JP3557483B2 - 半導体回路 - Google Patents
半導体回路Info
- Publication number
- JP3557483B2 JP3557483B2 JP1766994A JP1766994A JP3557483B2 JP 3557483 B2 JP3557483 B2 JP 3557483B2 JP 1766994 A JP1766994 A JP 1766994A JP 1766994 A JP1766994 A JP 1766994A JP 3557483 B2 JP3557483 B2 JP 3557483B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- converter
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5611—Multilevel memory cell with more than one control gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/16—Storage of analogue signals in digital stores using an arrangement comprising analogue/digital [A/D] converters, digital memories and digital/analogue [D/A] converters
Description
【０００１】
【産業上の利用分野】
本発明は、半導体回路に係り、特にアナログのデータを量子化し、多値のデータに変換してそれを静的に保持することができ、さらにその量子化のレベル数を外部信号により任意に設定することができる高機能半導体集積回路を提供するものである。
【０００２】
【従来の技術】
ビデオカメラなどの画像信号処理は従来イメージセンサで取り入れた莫大なアナログデータをそのつどディジタルに変換してディジタルコンピュータにより処理していた。
この手法では画素数の増大にともない、処理するべきデータ数が増加し、信号処理を実時間で行うことが不可能となる。
【０００３】
そこで入力データをアナログもしくは多値のままハードウエアレベルで完全並列に信号処理を行う必要があるが、そのためにはセンサから取り込んだアナログもしくは多値のデータや演算途中のデータを一時的に保管する回路が必要であった。
【０００４】
しかし、従来このような回路を実現するためには数多くの素子を必要とし、また多値の加算を電流加算で行っているために消費電力が多く、全ての画素センサの中に組み込んでハードウエアレベルの完全並列信号処理をすることは困難であった。
【０００５】
【発明が解決しようとする課題】
そこで本発明の目的は、簡単な回路を用いてアナログや多値のデータを取り入れて保存することのできる半導体回路を提供するものである。さらに、量子化のレベル数を外部信号により自由に変化できる多値のメモリを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体回路は、第１の信号を量子化された複数の信号からなる信号群に変換する第１の回路と、前記信号群を多値の第２の信号に変換する第２の回路と、前記第２の信号を前記第１の信号として前記第１の回路に帰還せしめる手段とから構成される半導体回路であって、前記信号群の少なくとも１つの信号を前記第２の回路の入力から電気的に隔絶する手段、及び、前記第２の信号を前記第２の回路の入力から電気的に隔絶された前記信号群の少なくとも１つの信号にかわり前記第２の回路の入力として帰還せしめる手段を有することを特徴とする。
【０００７】
また、前記第１の回路が入力信号を重みづけされた複数のバイナリ・デイジタルの信号に変換するＡ／Ｄコンバータにより構成され、前記第２の回路が重みづけされた複数のバイナリ・デイジタルの信号を多値の信号に変換するＤ／Ａコンバータによって構成されていることを特徴とする。
【０００８】
前記第１の回路または／および前記第２の回路は、基板上に一導電型の半導体領域を有し、この領域内に設けられた反対導電型のソース及びドレイン領域と、前記ソース及びドレイン領域を隔てる領域に絶縁膜を介して設けられた電位的にフローティング状態にあるフローティングゲート電極と、前記フローティングゲート電極と絶縁膜を介して容量結合する複数の入力ゲート電極とを有するニューロンＭＯＳトランジスタを少なくとも１個用いて、構成されるのが好ましい。
【０００９】
前記第２の回路がフローティングゲートを共有したＮ型ニューロンＭＯＳトランジスタとＰ型ニューロンＭＯＳトランジスタにより構成され、前記Ｎ型ニューロンＭＯＳトランジスタのソースと前記Ｐ型ニューロンＭＯＳトランジスタのソースが電気的に接続されており、前記信号群が該フローティングゲートと容量結合により電気的に結合しているのが好ましい。
【００１０】
【作用】
入力された第１の信号を量子化された複数の信号からなる信号群に変換する第１の回路と、この信号群を多値の第２の信号に変換する第２の回路とから構成し、第２の信号を第１の回路の入力部に帰還させることにより、アナログまたは多値で入力された第１の信号を所定の多値信号（第２の信号）に変換してラッチすることができる。
【００１１】
さらに、信号群の少なくとも１つの信号を第２の回路の入力から電気的に隔絶し、代わりに第２の信号を第２の回路の入力として帰還することにより、多値信号の量子化のレベルを変えることが可能となる。
また、第１の回路及び第２の回路は、ニューロンＭＯＳで構成することにより、素子数及び消費電力を大幅に削減することが可能となる。
【００１２】
【実施例】
以下に実施例を上げ本発明を詳細に説明するが、本発明がこれら実施例に限定されるものではないことはいうまでもない。
【００１３】
（実施例１）
本発明の第１の実施例を、図１（ａ）の回路を用いて説明する。これは入力端子から取り込んだ信号ＶＩＮを量子化された多値信号として出力する回路であるが、この量子化のレベル数を外部信号Φ１，Φ２で任意に変化することができる回路である。
【００１４】
この回路の動作を説明するために、Ｄ／Ａコンバータの出力をＤ／Ａコンバータの入力に帰還したときの動作について先に述べる。
図１（ｂ）は３ビットＤ／Ａコンバータを示している。バイナリ・ディジタルの３つの入力Ｘ，Ｙ，Ｚが入力され、多値の信号が出力される。この出力ＶＯＵＴは、
ＶＯＵＴ＝（４Ｘ＋２Ｙ＋Ｚ）／７ （１）
と表わされる。
【００１５】
この回路において、図１（ｃ）の様にＺが入力している端子にＤ／Ａコンバータの出力を帰還すると、式（１）において、Ｚ＝ＶＯＵＴとなり、
ＶＯＵＴ＝（４Ｘ＋２Ｙ＋ＶＯＵＴ）／７ （２）
が成り立つ。これより、出力ＶＯＵＴは、
ＶＯＵＴ＝（４Ｘ＋２Ｙ）／６ （３）
となることがわかる。この（３）式は、２ビットのＤ／Ａ変換器の入出力特性であることから、出力を入力に帰還することにより、出力が帰還されているその入力端子があたかも存在しないかのような入出力特性を実現することができる。
【００１６】
図１（ｄ）はＹとＺが入力する２つの端子に対して帰還をかけた図である。この場合は式（１）においてＹ＝ＶＯＵＴ，Ｚ＝ＶＯＵＴとなり、
ＶＯＵＴ＝（４Ｘ＋２ＶＯＵＴ＋ＶＯＵＴ）／７ （４）
が成り立つので、結局
ＶＯＵＴ＝４Ｘ／４＝Ｘ （５）
となる。これは、Ｘが１であれば１，０であれば０を出力する回路となる。
以上が、Ｄ／Ａコンバータの出力をＤ／Ａコンバータの入力に帰還したときの回路動作の説明である。
【００１７】
次に、図１（ａ）において、Ｄ／Ａコンバータの出力をＡ／Ｄコンバータの入力としてフィードバックをかける効果について説明する。図１（ｅ）はフィードバックがかかっていない場合の図である。この回路の入出力特性は、図１（ｆ）に示すように階段状の特性となる。このような入出力特性を持つ回路でフィードバックを形成すると、ＶＩＮ＝ＶＯＵＴの関係も同時に満たすことになり図中に示したような安定動作点が生じる。この場合８つの安定動作点が生じることになる。この回路は静的にこれらの８つの値を保持する機能があり、いわゆる多値のスタティックメモリとして用いることができる。
【００１８】
図１（ａ）の説明に戻るが、Φ１及びΦ２が両方ともオフのとき、つまりＡ／Ｄコンバータの出力が全てＤ／Ａコンバータに入力されているときには、回路の動作は図１（ｆ）に示したように８レベルのスタティックメモリとして機能することになる。
【００１９】
Φ１がオンになりＤ／Ａコンバータの最下位ビットの入力が実効的になくなると、３ビットＡ／Ｄコンバータは２ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは２ビットＤ／Ａコンバータとして機能するため、安定動作点は図１（ｇ）に示すようになる。図１（ｇ）において、階段状の特性は２ビットＡ／Ｄコンバータと２ビットＤ／Ａコンバータを用いて多値のメモリを構成した時のフィードバックをかけない場合の入出力特性である。フィードバックをかけることで、ＶＩＮ＝ＶＯＵＴの関係も同時に満たすことになり図中に示したような４つの安定動作点が生じる。
【００２０】
Φ２もオンになりＤ／Ａコンバータの２つの下位ビットの入力が実効的になくなると、３ビットＡ／Ｄコンバータは１ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは１ビットＤ／Ａコンバータとして機能するため、安定動作点は図１（ｈ）に示すようになる。つまりこの回路は１ビットのスタティックメモリとして機能する。
【００２１】
Φ２だけがオンになりＤ／Ａコンバータの真ん中のビットの入力だけが実効的になくなると、３ビットＡ／Ｄコンバータは２ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは２ビットＤ／Ａコンバータとして機能するが、これらは通常の２ビットＡ／Ｄコンバータ、Ｄ／Ａコンバータではなく、安定動作点は図１（ｉ）に示すようになる。つまりこの回路は入力信号が小さい領域と大きい領域に精度を持った変則的な４値のスタティックメモリとなる。
【００２２】
このように、外部から与える入力信号Φ１，Φ２により量子化のレベル数を自由に変えることができる多値のメモリが実現できる。
ここでは３ビットの回路について述べたが、これは任意のビット数でよいことは言うまでもない。
【００２３】
（実施例２）
本発明の第２の実施例を、図２の回路を用いて説明する。図２は図１（ａ）をニューロンＭＯＳトランジスタを用いて構成したものである。３ビットνＭＯＳＡ／Ｄコンバータと３ビットνＭＯＳＤ／Ａコンバータから構成されている。
【００２４】
ここで図２の回路動作を説明するために、まず最初にνＭＯＳの構造と動作原理について説明する。図８（ａ）は４入力のＮチャネルνＭＯＳトランジスタ（Ｎ−νＭＯＳ）の断面構造の１例を示したものであり、４０１は例えばＰ型のシリコン基板、４０２、４０３はＮ＋拡散層で形成されたソース及びドレイン、４０４はソース・ドレイン間のチャネル領域４０５上に設けられたゲート絶縁膜（例えばＳｉＯ２膜）、４０６は電気的に絶縁され電位的にフローティングの状態にあるフローティングゲート電極、４０７は例えばＳｉＯ２等の絶縁膜、４０８ａ、４０８ｂ、４０８ｃ、４０８ｄは入力ゲートで電極である。
【００２５】
図８（ｂ）はνＭＯＳ動作を解析するために さらに簡略化した図面である。各入力ゲート電極とフローティングゲート間の容量結合係数を図のようにＣ１、Ｃ２、Ｃ３、Ｃ４、フローティングゲートとシリコン基板間の容量結合係数をＣ０とすると、フローティングゲートの電位ΦＦは次式で与えられる。
ΦＦ＝（１／ＣＴＯＴ）（Ｃ１Ｖ１＋Ｃ２Ｖ２＋Ｃ３Ｖ３＋Ｃ４Ｖ４）
但し、ＣＴＯＴ＝Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
Ｖ１、Ｖ２、Ｖ３、Ｖ４はそれぞれ入力ゲート４０８ａ、４０８ｂ、４０８ｃ、４０８ｄに印加されている電圧であり、シリコン基板の電位は０Ｖ、すなわちアースされているとした。
【００２６】
今、ソース４０２の電位を０Ｖとする。即ちすべての電極の電位をソース基準として測定した値とする。そうすれば、フローティングゲート４０６を通常のゲート電極とみなせば通常のＮチャネルＭＯＳトランジスタと同じであり、そのゲート電位ΦＦがしきい値（ＶＴＨ ＊）より大となるとソース４０２、ドレイン４０３間の領域４０５に電子のチャネル（Ｎチャネル）が形成され、ソース・ドレイン間が電気的に接続される。即ち、
（１／ＣＴＯＴ）（Ｃ１Ｖ１＋Ｃ２Ｖ２＋Ｃ３Ｖ３＋Ｃ４Ｖ４）＞ＶＴＨ ＊
の条件が満たされたときνＭＯＳは導通（オン）するのである。
【００２７】
以上はＮチャネルνＭＯＳトランジスタについての説明であるが、図８（ａ）においてソース４０２、ドレイン４０３及び基板４０１をすべて反対導電型にしたデバイスも存在する。即ち、基板はＮ型であり、ソース・ドレインがＰ＋拡散層で形成されたνＭＯＳであり、これをＰチャネルＭＯＳトランジスタ（Ｐ−νＭＯＳ）と呼ぶ。
【００２８】
νＭＯＳ３ビットＡ／Ｄコンバータ中のインバータ２０１，２０２，２０３の閾値はそれぞれ３ＶＤＤ／１４，ＶＤＤ／２，１１ＶＤＤ／１４としており、これはイオン注入プロセスで実現できるが、νＭＯＳ構成にして入力端子の一部をＶＤＤあるいはグランドに接続することでも実現できる。そのほかのインバータの出力はＶＤＤ／２に設計している。
【００２９】
また、νＭＯＳインバータ２０５において、Ｃ１：Ｃ２：Ｃ３：Ｃ４は２：２：２：７に設計している。またνＭＯＳインバータ２０４においてＣ１：Ｃ２は４：７に設計している。
【００３０】
Ａ／Ｄコンバータの最上位ビット２０６の出力はインバータ２０２の閾値がＶＤＤ／２なので入力が０〜ＶＤＤ／２の時０、ＶＤＤ／２〜ＶＤＤの時は１となる。νＭＯＳインバータ２０５の入力電圧（ＶＩＮ）に対するフローティングゲートの電位ΦＦの変化を図３（ａ）、νＭＯＳインバータ２０４の入力電圧に対するフローティングゲートの電圧の変化を図３（ｂ）に示す。なお、図において、γは、
γ＝（ＣＴＯＴ−Ｃ０）／ＣＴＯＴ
で定義される値である。
【００３１】
図３（ａ）、（ｂ）より、入力電圧が０〜ＶＤＤ／１４の時は２０６，２０７，２０８の出力が（０，０，０）、ＶＤＤ／１４〜３ＶＤＤ／１４の時は（０，０，１）、３ＶＤＤ／１４〜５ＶＤＤ／１４の時は（０，１，０）、５ＶＤＤ／１４〜７ＶＤＤ／１４の時は（０，１，１）、７ＶＤＤ／１４〜９ＶＤＤ／１４の時は（１，０，０）、９ＶＤＤ／１４〜１１ＶＤＤ／１４の時は（１，０，１）、１１ＶＤＤ／１４〜１３ＶＤＤ／１４の時は（１，１，０）、１３ＶＤＤ／１４〜ＶＤＤの時は（１，１，１）となる。
【００３２】
３ビットνＭＯＳＤ／Ａコンバータ２０９はＮＭＯＳ及びＰＭＯＳのソースフォロワー構成になっており、ＮＭＯＳ及びＰＭＯＳのフローティングゲートから見た閾値を０にすると出力にはフローティングゲートの電圧がそのまま現われる。３ビットνＭＯＳＤ／Ａコンバータ２０９の入力端子の容量結合比（Ｃ１：Ｃ２：Ｃ３）は４：２：１となっており、Ａ／Ｄコンバータの３つの出力がすべて入力されているときには、フローティングゲートにはＡ／Ｄコンバータの３つの出力がゲート上で自動的にＤ／Ａ変換される。よって、３ビットνＭＯＳＤ／Ａコンバータ２０９の出力にはＡ／Ｄコンバータの３つの出力がＤ／Ａ変換されたものが現われる。
【００３３】
これにより、この回路の動作点は図１（ｆ）に示すようになり、Φ１，Φ２がともにオフで８レベルの多値スタティックメモリとして機能する。またこれは、実施例１で示したようにΦ１及びΦ２の値で量子化のレベル数を任意に変化することができる。
ここではインバータの閾値を指定していたが、これらは適宜変化してもよい。
【００３４】
（実施例３）
本発明の第３の実施例を、図４の回路を用いて説明する。図４は図１（ａ）をニューロンＭＯＳトランジスタを用いて構成したものであり、３ビットνＭＯＳＡ／Ｄコンバータと３ビットνＭＯＳＤ／Ａコンバータから構成されている。実施例２で示した回路との違いは、Ａ／Ｄコンバータ中のνＭＯＳインバータ３０８，３０９にはアナログ入力信号は直接入力されていないことである。インバータ３０１〜３０７は入力端子から見た見かけの閾値がそれぞれ、ＶＤＤ／１４，３ＶＤＤ／１４，５ＶＤＤ／１４，ＶＤＤ／２，９ＶＤＤ／１４，１１ＶＤＤ／１４，１３ＶＤＤ／１４と設計している。νＭＯＳインバータ３０８及び３０９の各入力間での結合容量比は全て同じである。
【００３５】
図５（ａ）にνＭＯＳインバータ３０９の、また図５（ｂ）にνＭＯＳインバータ３０８の入力電圧に対するフローティングゲートの電圧の変化を示す。
νＭＯＳインバータ３０９の７つの入力端子には常に３：４もしくは４：３の割合でＶＤＤとグランド電位が入力されるために、入力電圧に対するフローティングゲートの電圧の変化は３γＶＤＤ／７と４γＶＤＤ／７の間を交互に遷移する。またこの遷移は前段のインバータの反転により全て行われるために、フローティングゲート電圧は急峻に変化する。
【００３６】
νＭＯＳインバータ３０８の３つの入力端子には常に１：２もしくは２：１の割合でＶＤＤとグランド電位が入力されるために、入力電圧に対するフローティングゲートの電圧の変化はγＶＤＤ／３と２γＶＤＤ／３の間を交互に遷移する。またこの遷移も前段のインバータの反転により全て行われるために、フローティングゲート電圧は急峻に変化する。
【００３７】
この様に設計することで、νＭＯＳインバータの閾値がばらついたときでも、νＭＯＳインバータ３０８，３０９が反転する入力電圧は変動せず、閾値のばらつきによるＡ／Ｄコンバータ出力のビット落ちを防ぐことができ、図２の回路に比べて高精度のＡ／Ｄ変換が可能となる。
【００３８】
図６は、図４の回路について回路シミュレーションをした結果である。入力信号は正弦波３１２で、出力信号は３１３で示されている。出力は書き込みを制御する書き込み信号（図７）がオンのときには入力信号に一致しているが、書き込み信号がオフになると、最寄りの安定点に収束している。この結果から、Φ１，Φ２のオン、オフにより実時間で量子化の精度を変化できることがわかる。
【００３９】
以上において述べた回路中のニューロンＭＯＳトランジスタすべてにおいて、フローティングゲートにスイッチをつけてフローティングゲートの電位を任意の電位に適宜初期化してもよい。また電源電圧、トランジスタの閾値、容量の比率や値は例としてあげられている値以外に適宜設計に応じて任意の値を用いて良く、Ａ／Ｄコンバータ、Ｄ／Ａコンバータのビット数も用途に応じて任意で良いことは言うまでもない。
【００４０】
【発明の効果】
本発明により、量子化のレベル数を外部信号により自由に変化できる多値のメモリを簡単に実現することが可能となった。
しかも、ニューロンＭＯＳトランジスタを用いることで極めて少数の素子で実現できるため、ＬＳＩ化が容易である。従って、高速・実時間処理の要求される画像処理の分野を始めとし、多値を用いた新しい回路アーキテクチャなど、広範な応用分野を開拓することが可能となる。
【図面の簡単な説明】
【図１】本発明の基本構成を説明する回路図及び特性図である。
【図２】本発明の第１の実施例を示す概念図である。
【図３】実施例１のνＭＯＳインバータの入力電圧とフローティングゲートの電位の関係を示すグラフである。
【図４】本発明の第３の実施例を示す概念図である。
【図５】実施例３のνＭＯＳインバータの入力電圧とフローティングゲートの電位の関係を示すグラフである。
【図６】実施例３の回路シミュレーション結果を示すグラフである。
【図７】実施例３の書き込み信号を示すグラフである。
【図８】νＭＯＳトランジスタの構造及び基本原理を説明する概念図である。
【符号の説明】
２０１，２０２，２０３ インバータ、
２０４，２０５ νＭＯＳインバータ、
２０６〜２０８ Ａ／Ｄコンバータの出力、
２０９ ３ビットνＭＯＳＤ／Ａコンバータ、
３０１〜３０７ インバータ、
３０８，３０９ νＭＯＳインバータ、
３１０ ３ビットνＭＯＳＤ／Ａコンバータ、
３１２ 入力信号、
３１３ 出力信号、
４０１ Ｐ型のシリコン基板、
４０２，４０３ Ｎ＋拡散層ソース及びドレイン、
４０４ ゲート絶縁膜（例えばＳｉＯ２膜）、
４０６ フローティングゲート電極、
４０７ 絶縁膜、
４０８ａ，４０８ｂ，４０８ｃ，４０８ｄ 入力ゲート。
【産業上の利用分野】
本発明は、半導体回路に係り、特にアナログのデータを量子化し、多値のデータに変換してそれを静的に保持することができ、さらにその量子化のレベル数を外部信号により任意に設定することができる高機能半導体集積回路を提供するものである。
【０００２】
【従来の技術】
ビデオカメラなどの画像信号処理は従来イメージセンサで取り入れた莫大なアナログデータをそのつどディジタルに変換してディジタルコンピュータにより処理していた。
この手法では画素数の増大にともない、処理するべきデータ数が増加し、信号処理を実時間で行うことが不可能となる。
【０００３】
そこで入力データをアナログもしくは多値のままハードウエアレベルで完全並列に信号処理を行う必要があるが、そのためにはセンサから取り込んだアナログもしくは多値のデータや演算途中のデータを一時的に保管する回路が必要であった。
【０００４】
しかし、従来このような回路を実現するためには数多くの素子を必要とし、また多値の加算を電流加算で行っているために消費電力が多く、全ての画素センサの中に組み込んでハードウエアレベルの完全並列信号処理をすることは困難であった。
【０００５】
【発明が解決しようとする課題】
そこで本発明の目的は、簡単な回路を用いてアナログや多値のデータを取り入れて保存することのできる半導体回路を提供するものである。さらに、量子化のレベル数を外部信号により自由に変化できる多値のメモリを提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の半導体回路は、第１の信号を量子化された複数の信号からなる信号群に変換する第１の回路と、前記信号群を多値の第２の信号に変換する第２の回路と、前記第２の信号を前記第１の信号として前記第１の回路に帰還せしめる手段とから構成される半導体回路であって、前記信号群の少なくとも１つの信号を前記第２の回路の入力から電気的に隔絶する手段、及び、前記第２の信号を前記第２の回路の入力から電気的に隔絶された前記信号群の少なくとも１つの信号にかわり前記第２の回路の入力として帰還せしめる手段を有することを特徴とする。
【０００７】
また、前記第１の回路が入力信号を重みづけされた複数のバイナリ・デイジタルの信号に変換するＡ／Ｄコンバータにより構成され、前記第２の回路が重みづけされた複数のバイナリ・デイジタルの信号を多値の信号に変換するＤ／Ａコンバータによって構成されていることを特徴とする。
【０００８】
前記第１の回路または／および前記第２の回路は、基板上に一導電型の半導体領域を有し、この領域内に設けられた反対導電型のソース及びドレイン領域と、前記ソース及びドレイン領域を隔てる領域に絶縁膜を介して設けられた電位的にフローティング状態にあるフローティングゲート電極と、前記フローティングゲート電極と絶縁膜を介して容量結合する複数の入力ゲート電極とを有するニューロンＭＯＳトランジスタを少なくとも１個用いて、構成されるのが好ましい。
【０００９】
前記第２の回路がフローティングゲートを共有したＮ型ニューロンＭＯＳトランジスタとＰ型ニューロンＭＯＳトランジスタにより構成され、前記Ｎ型ニューロンＭＯＳトランジスタのソースと前記Ｐ型ニューロンＭＯＳトランジスタのソースが電気的に接続されており、前記信号群が該フローティングゲートと容量結合により電気的に結合しているのが好ましい。
【００１０】
【作用】
入力された第１の信号を量子化された複数の信号からなる信号群に変換する第１の回路と、この信号群を多値の第２の信号に変換する第２の回路とから構成し、第２の信号を第１の回路の入力部に帰還させることにより、アナログまたは多値で入力された第１の信号を所定の多値信号（第２の信号）に変換してラッチすることができる。
【００１１】
さらに、信号群の少なくとも１つの信号を第２の回路の入力から電気的に隔絶し、代わりに第２の信号を第２の回路の入力として帰還することにより、多値信号の量子化のレベルを変えることが可能となる。
また、第１の回路及び第２の回路は、ニューロンＭＯＳで構成することにより、素子数及び消費電力を大幅に削減することが可能となる。
【００１２】
【実施例】
以下に実施例を上げ本発明を詳細に説明するが、本発明がこれら実施例に限定されるものではないことはいうまでもない。
【００１３】
（実施例１）
本発明の第１の実施例を、図１（ａ）の回路を用いて説明する。これは入力端子から取り込んだ信号ＶＩＮを量子化された多値信号として出力する回路であるが、この量子化のレベル数を外部信号Φ１，Φ２で任意に変化することができる回路である。
【００１４】
この回路の動作を説明するために、Ｄ／Ａコンバータの出力をＤ／Ａコンバータの入力に帰還したときの動作について先に述べる。
図１（ｂ）は３ビットＤ／Ａコンバータを示している。バイナリ・ディジタルの３つの入力Ｘ，Ｙ，Ｚが入力され、多値の信号が出力される。この出力ＶＯＵＴは、
ＶＯＵＴ＝（４Ｘ＋２Ｙ＋Ｚ）／７ （１）
と表わされる。
【００１５】
この回路において、図１（ｃ）の様にＺが入力している端子にＤ／Ａコンバータの出力を帰還すると、式（１）において、Ｚ＝ＶＯＵＴとなり、
ＶＯＵＴ＝（４Ｘ＋２Ｙ＋ＶＯＵＴ）／７ （２）
が成り立つ。これより、出力ＶＯＵＴは、
ＶＯＵＴ＝（４Ｘ＋２Ｙ）／６ （３）
となることがわかる。この（３）式は、２ビットのＤ／Ａ変換器の入出力特性であることから、出力を入力に帰還することにより、出力が帰還されているその入力端子があたかも存在しないかのような入出力特性を実現することができる。
【００１６】
図１（ｄ）はＹとＺが入力する２つの端子に対して帰還をかけた図である。この場合は式（１）においてＹ＝ＶＯＵＴ，Ｚ＝ＶＯＵＴとなり、
ＶＯＵＴ＝（４Ｘ＋２ＶＯＵＴ＋ＶＯＵＴ）／７ （４）
が成り立つので、結局
ＶＯＵＴ＝４Ｘ／４＝Ｘ （５）
となる。これは、Ｘが１であれば１，０であれば０を出力する回路となる。
以上が、Ｄ／Ａコンバータの出力をＤ／Ａコンバータの入力に帰還したときの回路動作の説明である。
【００１７】
次に、図１（ａ）において、Ｄ／Ａコンバータの出力をＡ／Ｄコンバータの入力としてフィードバックをかける効果について説明する。図１（ｅ）はフィードバックがかかっていない場合の図である。この回路の入出力特性は、図１（ｆ）に示すように階段状の特性となる。このような入出力特性を持つ回路でフィードバックを形成すると、ＶＩＮ＝ＶＯＵＴの関係も同時に満たすことになり図中に示したような安定動作点が生じる。この場合８つの安定動作点が生じることになる。この回路は静的にこれらの８つの値を保持する機能があり、いわゆる多値のスタティックメモリとして用いることができる。
【００１８】
図１（ａ）の説明に戻るが、Φ１及びΦ２が両方ともオフのとき、つまりＡ／Ｄコンバータの出力が全てＤ／Ａコンバータに入力されているときには、回路の動作は図１（ｆ）に示したように８レベルのスタティックメモリとして機能することになる。
【００１９】
Φ１がオンになりＤ／Ａコンバータの最下位ビットの入力が実効的になくなると、３ビットＡ／Ｄコンバータは２ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは２ビットＤ／Ａコンバータとして機能するため、安定動作点は図１（ｇ）に示すようになる。図１（ｇ）において、階段状の特性は２ビットＡ／Ｄコンバータと２ビットＤ／Ａコンバータを用いて多値のメモリを構成した時のフィードバックをかけない場合の入出力特性である。フィードバックをかけることで、ＶＩＮ＝ＶＯＵＴの関係も同時に満たすことになり図中に示したような４つの安定動作点が生じる。
【００２０】
Φ２もオンになりＤ／Ａコンバータの２つの下位ビットの入力が実効的になくなると、３ビットＡ／Ｄコンバータは１ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは１ビットＤ／Ａコンバータとして機能するため、安定動作点は図１（ｈ）に示すようになる。つまりこの回路は１ビットのスタティックメモリとして機能する。
【００２１】
Φ２だけがオンになりＤ／Ａコンバータの真ん中のビットの入力だけが実効的になくなると、３ビットＡ／Ｄコンバータは２ビットＡ／Ｄコンバータとして、また３ビットＤ／Ａコンバータは２ビットＤ／Ａコンバータとして機能するが、これらは通常の２ビットＡ／Ｄコンバータ、Ｄ／Ａコンバータではなく、安定動作点は図１（ｉ）に示すようになる。つまりこの回路は入力信号が小さい領域と大きい領域に精度を持った変則的な４値のスタティックメモリとなる。
【００２２】
このように、外部から与える入力信号Φ１，Φ２により量子化のレベル数を自由に変えることができる多値のメモリが実現できる。
ここでは３ビットの回路について述べたが、これは任意のビット数でよいことは言うまでもない。
【００２３】
（実施例２）
本発明の第２の実施例を、図２の回路を用いて説明する。図２は図１（ａ）をニューロンＭＯＳトランジスタを用いて構成したものである。３ビットνＭＯＳＡ／Ｄコンバータと３ビットνＭＯＳＤ／Ａコンバータから構成されている。
【００２４】
ここで図２の回路動作を説明するために、まず最初にνＭＯＳの構造と動作原理について説明する。図８（ａ）は４入力のＮチャネルνＭＯＳトランジスタ（Ｎ−νＭＯＳ）の断面構造の１例を示したものであり、４０１は例えばＰ型のシリコン基板、４０２、４０３はＮ＋拡散層で形成されたソース及びドレイン、４０４はソース・ドレイン間のチャネル領域４０５上に設けられたゲート絶縁膜（例えばＳｉＯ２膜）、４０６は電気的に絶縁され電位的にフローティングの状態にあるフローティングゲート電極、４０７は例えばＳｉＯ２等の絶縁膜、４０８ａ、４０８ｂ、４０８ｃ、４０８ｄは入力ゲートで電極である。
【００２５】
図８（ｂ）はνＭＯＳ動作を解析するために さらに簡略化した図面である。各入力ゲート電極とフローティングゲート間の容量結合係数を図のようにＣ１、Ｃ２、Ｃ３、Ｃ４、フローティングゲートとシリコン基板間の容量結合係数をＣ０とすると、フローティングゲートの電位ΦＦは次式で与えられる。
ΦＦ＝（１／ＣＴＯＴ）（Ｃ１Ｖ１＋Ｃ２Ｖ２＋Ｃ３Ｖ３＋Ｃ４Ｖ４）
但し、ＣＴＯＴ＝Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
Ｖ１、Ｖ２、Ｖ３、Ｖ４はそれぞれ入力ゲート４０８ａ、４０８ｂ、４０８ｃ、４０８ｄに印加されている電圧であり、シリコン基板の電位は０Ｖ、すなわちアースされているとした。
【００２６】
今、ソース４０２の電位を０Ｖとする。即ちすべての電極の電位をソース基準として測定した値とする。そうすれば、フローティングゲート４０６を通常のゲート電極とみなせば通常のＮチャネルＭＯＳトランジスタと同じであり、そのゲート電位ΦＦがしきい値（ＶＴＨ ＊）より大となるとソース４０２、ドレイン４０３間の領域４０５に電子のチャネル（Ｎチャネル）が形成され、ソース・ドレイン間が電気的に接続される。即ち、
（１／ＣＴＯＴ）（Ｃ１Ｖ１＋Ｃ２Ｖ２＋Ｃ３Ｖ３＋Ｃ４Ｖ４）＞ＶＴＨ ＊
の条件が満たされたときνＭＯＳは導通（オン）するのである。
【００２７】
以上はＮチャネルνＭＯＳトランジスタについての説明であるが、図８（ａ）においてソース４０２、ドレイン４０３及び基板４０１をすべて反対導電型にしたデバイスも存在する。即ち、基板はＮ型であり、ソース・ドレインがＰ＋拡散層で形成されたνＭＯＳであり、これをＰチャネルＭＯＳトランジスタ（Ｐ−νＭＯＳ）と呼ぶ。
【００２８】
νＭＯＳ３ビットＡ／Ｄコンバータ中のインバータ２０１，２０２，２０３の閾値はそれぞれ３ＶＤＤ／１４，ＶＤＤ／２，１１ＶＤＤ／１４としており、これはイオン注入プロセスで実現できるが、νＭＯＳ構成にして入力端子の一部をＶＤＤあるいはグランドに接続することでも実現できる。そのほかのインバータの出力はＶＤＤ／２に設計している。
【００２９】
また、νＭＯＳインバータ２０５において、Ｃ１：Ｃ２：Ｃ３：Ｃ４は２：２：２：７に設計している。またνＭＯＳインバータ２０４においてＣ１：Ｃ２は４：７に設計している。
【００３０】
Ａ／Ｄコンバータの最上位ビット２０６の出力はインバータ２０２の閾値がＶＤＤ／２なので入力が０〜ＶＤＤ／２の時０、ＶＤＤ／２〜ＶＤＤの時は１となる。νＭＯＳインバータ２０５の入力電圧（ＶＩＮ）に対するフローティングゲートの電位ΦＦの変化を図３（ａ）、νＭＯＳインバータ２０４の入力電圧に対するフローティングゲートの電圧の変化を図３（ｂ）に示す。なお、図において、γは、
γ＝（ＣＴＯＴ−Ｃ０）／ＣＴＯＴ
で定義される値である。
【００３１】
図３（ａ）、（ｂ）より、入力電圧が０〜ＶＤＤ／１４の時は２０６，２０７，２０８の出力が（０，０，０）、ＶＤＤ／１４〜３ＶＤＤ／１４の時は（０，０，１）、３ＶＤＤ／１４〜５ＶＤＤ／１４の時は（０，１，０）、５ＶＤＤ／１４〜７ＶＤＤ／１４の時は（０，１，１）、７ＶＤＤ／１４〜９ＶＤＤ／１４の時は（１，０，０）、９ＶＤＤ／１４〜１１ＶＤＤ／１４の時は（１，０，１）、１１ＶＤＤ／１４〜１３ＶＤＤ／１４の時は（１，１，０）、１３ＶＤＤ／１４〜ＶＤＤの時は（１，１，１）となる。
【００３２】
３ビットνＭＯＳＤ／Ａコンバータ２０９はＮＭＯＳ及びＰＭＯＳのソースフォロワー構成になっており、ＮＭＯＳ及びＰＭＯＳのフローティングゲートから見た閾値を０にすると出力にはフローティングゲートの電圧がそのまま現われる。３ビットνＭＯＳＤ／Ａコンバータ２０９の入力端子の容量結合比（Ｃ１：Ｃ２：Ｃ３）は４：２：１となっており、Ａ／Ｄコンバータの３つの出力がすべて入力されているときには、フローティングゲートにはＡ／Ｄコンバータの３つの出力がゲート上で自動的にＤ／Ａ変換される。よって、３ビットνＭＯＳＤ／Ａコンバータ２０９の出力にはＡ／Ｄコンバータの３つの出力がＤ／Ａ変換されたものが現われる。
【００３３】
これにより、この回路の動作点は図１（ｆ）に示すようになり、Φ１，Φ２がともにオフで８レベルの多値スタティックメモリとして機能する。またこれは、実施例１で示したようにΦ１及びΦ２の値で量子化のレベル数を任意に変化することができる。
ここではインバータの閾値を指定していたが、これらは適宜変化してもよい。
【００３４】
（実施例３）
本発明の第３の実施例を、図４の回路を用いて説明する。図４は図１（ａ）をニューロンＭＯＳトランジスタを用いて構成したものであり、３ビットνＭＯＳＡ／Ｄコンバータと３ビットνＭＯＳＤ／Ａコンバータから構成されている。実施例２で示した回路との違いは、Ａ／Ｄコンバータ中のνＭＯＳインバータ３０８，３０９にはアナログ入力信号は直接入力されていないことである。インバータ３０１〜３０７は入力端子から見た見かけの閾値がそれぞれ、ＶＤＤ／１４，３ＶＤＤ／１４，５ＶＤＤ／１４，ＶＤＤ／２，９ＶＤＤ／１４，１１ＶＤＤ／１４，１３ＶＤＤ／１４と設計している。νＭＯＳインバータ３０８及び３０９の各入力間での結合容量比は全て同じである。
【００３５】
図５（ａ）にνＭＯＳインバータ３０９の、また図５（ｂ）にνＭＯＳインバータ３０８の入力電圧に対するフローティングゲートの電圧の変化を示す。
νＭＯＳインバータ３０９の７つの入力端子には常に３：４もしくは４：３の割合でＶＤＤとグランド電位が入力されるために、入力電圧に対するフローティングゲートの電圧の変化は３γＶＤＤ／７と４γＶＤＤ／７の間を交互に遷移する。またこの遷移は前段のインバータの反転により全て行われるために、フローティングゲート電圧は急峻に変化する。
【００３６】
νＭＯＳインバータ３０８の３つの入力端子には常に１：２もしくは２：１の割合でＶＤＤとグランド電位が入力されるために、入力電圧に対するフローティングゲートの電圧の変化はγＶＤＤ／３と２γＶＤＤ／３の間を交互に遷移する。またこの遷移も前段のインバータの反転により全て行われるために、フローティングゲート電圧は急峻に変化する。
【００３７】
この様に設計することで、νＭＯＳインバータの閾値がばらついたときでも、νＭＯＳインバータ３０８，３０９が反転する入力電圧は変動せず、閾値のばらつきによるＡ／Ｄコンバータ出力のビット落ちを防ぐことができ、図２の回路に比べて高精度のＡ／Ｄ変換が可能となる。
【００３８】
図６は、図４の回路について回路シミュレーションをした結果である。入力信号は正弦波３１２で、出力信号は３１３で示されている。出力は書き込みを制御する書き込み信号（図７）がオンのときには入力信号に一致しているが、書き込み信号がオフになると、最寄りの安定点に収束している。この結果から、Φ１，Φ２のオン、オフにより実時間で量子化の精度を変化できることがわかる。
【００３９】
以上において述べた回路中のニューロンＭＯＳトランジスタすべてにおいて、フローティングゲートにスイッチをつけてフローティングゲートの電位を任意の電位に適宜初期化してもよい。また電源電圧、トランジスタの閾値、容量の比率や値は例としてあげられている値以外に適宜設計に応じて任意の値を用いて良く、Ａ／Ｄコンバータ、Ｄ／Ａコンバータのビット数も用途に応じて任意で良いことは言うまでもない。
【００４０】
【発明の効果】
本発明により、量子化のレベル数を外部信号により自由に変化できる多値のメモリを簡単に実現することが可能となった。
しかも、ニューロンＭＯＳトランジスタを用いることで極めて少数の素子で実現できるため、ＬＳＩ化が容易である。従って、高速・実時間処理の要求される画像処理の分野を始めとし、多値を用いた新しい回路アーキテクチャなど、広範な応用分野を開拓することが可能となる。
【図面の簡単な説明】
【図１】本発明の基本構成を説明する回路図及び特性図である。
【図２】本発明の第１の実施例を示す概念図である。
【図３】実施例１のνＭＯＳインバータの入力電圧とフローティングゲートの電位の関係を示すグラフである。
【図４】本発明の第３の実施例を示す概念図である。
【図５】実施例３のνＭＯＳインバータの入力電圧とフローティングゲートの電位の関係を示すグラフである。
【図６】実施例３の回路シミュレーション結果を示すグラフである。
【図７】実施例３の書き込み信号を示すグラフである。
【図８】νＭＯＳトランジスタの構造及び基本原理を説明する概念図である。
【符号の説明】
２０１，２０２，２０３ インバータ、
２０４，２０５ νＭＯＳインバータ、
２０６〜２０８ Ａ／Ｄコンバータの出力、
２０９ ３ビットνＭＯＳＤ／Ａコンバータ、
３０１〜３０７ インバータ、
３０８，３０９ νＭＯＳインバータ、
３１０ ３ビットνＭＯＳＤ／Ａコンバータ、
３１２ 入力信号、
３１３ 出力信号、
４０１ Ｐ型のシリコン基板、
４０２，４０３ Ｎ＋拡散層ソース及びドレイン、
４０４ ゲート絶縁膜（例えばＳｉＯ２膜）、
４０６ フローティングゲート電極、
４０７ 絶縁膜、
４０８ａ，４０８ｂ，４０８ｃ，４０８ｄ 入力ゲート。
Claims (4)
- 第１の信号を量子化された複数の信号からなる信号群に変換する第１の回路と、前記信号群を多値の第２の信号に変換する第２の回路と、前記第２の信号を前記第１の信号として前記第１の回路に帰還せしめる手段とから構成される半導体回路であって、前記信号群の少なくとも１つの信号を前記第２の回路の入力から電気的に隔絶する手段、及び、前記第２の信号を前記第２の回路の入力から電気的に隔絶された前記信号群の少なくとも１つの信号にかわり前記第２の回路の入力として帰還せしめる手段を有することを特徴とする半導体回路。
- 前記第１の回路が入力信号を重みづけされた複数のバイナリ・デイジタルの信号に変換するＡ／Ｄコンバータにより構成され、前記第２の回路が重みづけされた複数のバイナリ・デイジタルの信号を多値の信号に変換するＤ／Ａコンバータによって構成されていることを特徴とする請求項１に記載の半導体回路。
- 前記第１の回路または／および前記第２の回路は、基板上に一導電型の半導体領域を有し、この領域内に設けられた反対導電型のソース及びドレイン領域と、前記ソース及びドレイン領域を隔てる領域に絶縁膜を介して設けられた電位的にフローティング状態にあるフローティングゲート電極と、前記フローティングゲート電極と絶縁膜を介して容量結合する複数の入力ゲート電極とを有するニューロンＭＯＳトランジスタを少なくとも１個用いて、構成されていることを特徴とする請求項１または２に記載の半導体回路。
- 前記第２の回路がフローティングゲートを共有したＮ型ニューロンＭＯＳトランジスタとＰ型ニューロンＭＯＳトランジスタにより構成され、前記Ｎ型ニューロンＭＯＳトランジスタのソースと前記Ｐ型ニューロンＭＯＳトランジスタのソースが電気的に接続されており、前記信号群が該フローティングゲートと容量結合により電気的に結合していることを特徴とする請求項３に記載の半導体回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1766994A JP3557483B2 (ja) | 1994-02-14 | 1994-02-14 | 半導体回路 |
| PCT/JP1995/000204 WO1995022146A1 (en) | 1994-02-14 | 1995-02-14 | Semiconductor circuit |
| US08/702,689 US5784018A (en) | 1994-02-14 | 1995-02-14 | Semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1766994A JP3557483B2 (ja) | 1994-02-14 | 1994-02-14 | 半導体回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07226085A JPH07226085A (ja) | 1995-08-22 |
| JP3557483B2 true JP3557483B2 (ja) | 2004-08-25 |
Family
ID=11950269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1766994A Expired - Fee Related JP3557483B2 (ja) | 1994-02-14 | 1994-02-14 | 半導体回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5784018A (ja) |
| JP (1) | JP3557483B2 (ja) |
| WO (1) | WO1995022146A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3200012B2 (ja) * | 1996-04-19 | 2001-08-20 | 株式会社東芝 | 記憶システム |
| JPH10224224A (ja) * | 1997-02-03 | 1998-08-21 | Sunao Shibata | 半導体演算装置 |
| JPH10283793A (ja) * | 1997-02-06 | 1998-10-23 | Sunao Shibata | 半導体回路 |
| JPH10260817A (ja) | 1997-03-15 | 1998-09-29 | Sunao Shibata | 半導体演算回路及びデ−タ処理装置 |
| JPH10257352A (ja) | 1997-03-15 | 1998-09-25 | Sunao Shibata | 半導体演算回路 |
| US6150851A (en) * | 1997-06-06 | 2000-11-21 | Tadahiro Ohmi | Charge transfer amplifier circuit, voltage comparator, and sense amplifier |
| JPH1196276A (ja) | 1997-09-22 | 1999-04-09 | Sunao Shibata | 半導体演算回路 |
| US7268809B2 (en) * | 1998-09-23 | 2007-09-11 | San Disk Corporation | Analog buffer memory for high-speed digital image capture |
| DE10207641A1 (de) * | 2002-02-22 | 2003-09-11 | Kid Systeme Gmbh | Informations- und Anzeigeeinrichtung für eine Versorgungseinheit eines Passagierflugzeuges |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01144861A (ja) * | 1987-12-01 | 1989-06-07 | Matsushita Electric Ind Co Ltd | 画像読取装置 |
-
1994
- 1994-02-14 JP JP1766994A patent/JP3557483B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-14 US US08/702,689 patent/US5784018A/en not_active Expired - Fee Related
- 1995-02-14 WO PCT/JP1995/000204 patent/WO1995022146A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO1995022146A1 (en) | 1995-08-17 |
| US5784018A (en) | 1998-07-21 |
| JPH07226085A (ja) | 1995-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258657A (en) | Neuron circuit | |
| US5587668A (en) | Semiconductor devices utilizing neuron MOS transistors | |
| CN101395803B (zh) | 电流开关电路和使用该电路的d/a转换器、半导体集成电路及通信设备 | |
| JP3278080B2 (ja) | 半導体集積回路 | |
| JPS5949022A (ja) | 多値論理回路 | |
| JP3557483B2 (ja) | 半導体回路 | |
| JP3487510B2 (ja) | 半導体装置 | |
| US5822497A (en) | Data sorting circuit | |
| JP3611340B2 (ja) | 半導体回路 | |
| JP3611041B2 (ja) | 半導体演算回路 | |
| KR19990022761A (ko) | 제 1 뉴런 ｍｏｓｆｅｔ 및 기준 소오스에 의해 제공되는 2개의 전기값을 비교하기 위한 회로 | |
| EP0685808A1 (en) | Computing device | |
| KR100838402B1 (ko) | 부트스트래핑 기법을 이용하는 샘플-앤-홀드 증폭기 및이를 구비하는 ｃｍｏｓ ａ／ｄ 변환기 | |
| US5260706A (en) | Priority encoder | |
| US5117235A (en) | Feedback comparison type analog-to-digital converter | |
| US6037885A (en) | Digital/analog converter using a floating gate MOS neuron transistor with capacitive coupling | |
| Chun et al. | SET/CMOS universal literal gate-based Analog-to-Digital converter | |
| US6700406B1 (en) | Multi-valued logical circuit with less latch-up | |
| JP3173279B2 (ja) | Ｄ型フリップフロップ及びマスタースレーブ型フリップフロップ | |
| JPH01223696A (ja) | 多値記憶回路 | |
| JP2023002450A (ja) | 三進数論理回路 | |
| JP3721373B2 (ja) | 多値論理回路 | |
| JPH0442713B2 (ja) | ||
| JPS61177009A (ja) | スイツチト・カレント・ミラ− | |
| JPS61232721A (ja) | 論理信号振幅変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |