JPH01144861A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH01144861A JPH01144861A JP62305046A JP30504687A JPH01144861A JP H01144861 A JPH01144861 A JP H01144861A JP 62305046 A JP62305046 A JP 62305046A JP 30504687 A JP30504687 A JP 30504687A JP H01144861 A JPH01144861 A JP H01144861A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion circuit
- circuit
- bias
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 55
- 238000005070 sampling Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000013642 negative control Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル複写機等に用いられる、多階調の
画像を読み取り、ディジタル信号に変換して出力する画
像読取装置に関するものである。
画像を読み取り、ディジタル信号に変換して出力する画
像読取装置に関するものである。
従来の技術
近年、多階調の画像を読み取る画像読取装置が要求され
つつある。
つつある。
多階調の画像を高精度に読み取る場合、イメージセンサ
の出力するアナログ画像信号に含まれる直流オフセット
成分が問題になる。従来、イメージセンサが間欠的に画
像信号を出力する場合、画像信号間の無信号期間を利用
して、アナログ画像信号の直流オフセント成分を除去す
る画像読取装置が考案されている(例えば特開昭60−
76876号公報)。
の出力するアナログ画像信号に含まれる直流オフセット
成分が問題になる。従来、イメージセンサが間欠的に画
像信号を出力する場合、画像信号間の無信号期間を利用
して、アナログ画像信号の直流オフセント成分を除去す
る画像読取装置が考案されている(例えば特開昭60−
76876号公報)。
以下、図面を参照しながら、無信号期間を利用して直流
オフセット成分を除去する、従来の画像読取装置の一例
について説明する。
オフセット成分を除去する、従来の画像読取装置の一例
について説明する。
第3図は上記した従来の画像読取装置の主要部を示すも
のである。第3図において、1はイメージセンサ、3は
A/D (アナログ/ディジタル)変換回路、5は直流
成分カット用コンデンサ、6はアナログスイッチであり
、リセット信号601によってオン・オフされる。
のである。第3図において、1はイメージセンサ、3は
A/D (アナログ/ディジタル)変換回路、5は直流
成分カット用コンデンサ、6はアナログスイッチであり
、リセット信号601によってオン・オフされる。
以上のように構成された画像読取装置について、以下そ
の動作の説明をする。
の動作の説明をする。
イメージセンサ出力信号101のタイミングチャートを
第4図(a)に示す、このように、イメージセンサ1は
、直流成分Vdcを含むアナログ画像信号を間欠的に出
力する。
第4図(a)に示す、このように、イメージセンサ1は
、直流成分Vdcを含むアナログ画像信号を間欠的に出
力する。
直流成分カット用コンデンサ5は、イメージセンサ出力
信号101の直流成分を除去する。第4図世)に示すよ
うに、無信号期間中の所定期間、リセット信号601は
ハイとなり、アナログスイッチ6がオンになって、A/
D変換回路入力信号303はグラウンドレベルに固定さ
れる。その後、アナログスイッチ6がオフになると、A
/D変換回路入力信号303における直流成分は保持さ
れ、A/D変換回路入力信号303は第4図(C)に示
すような波形となる。
信号101の直流成分を除去する。第4図世)に示すよ
うに、無信号期間中の所定期間、リセット信号601は
ハイとなり、アナログスイッチ6がオンになって、A/
D変換回路入力信号303はグラウンドレベルに固定さ
れる。その後、アナログスイッチ6がオフになると、A
/D変換回路入力信号303における直流成分は保持さ
れ、A/D変換回路入力信号303は第4図(C)に示
すような波形となる。
従って、直流オフセット成分の除去されたアナログ画像
信号がA/D変換回路3に入力され、ディジタル画像信
号に変換される。
信号がA/D変換回路3に入力され、ディジタル画像信
号に変換される。
発明が解決しようとする問題点
しかしながら、上記のような構成では、A/D変換回路
に起因する直流オフセットには対処できないため、A/
D変換回路で、基準電圧の変動、入力バッファアンプの
直流オフセット等が生じた場合、出力するディジタル画
像信号に直流オフセント成分が含まれてしまうという問
題点を有していた。
に起因する直流オフセットには対処できないため、A/
D変換回路で、基準電圧の変動、入力バッファアンプの
直流オフセット等が生じた場合、出力するディジタル画
像信号に直流オフセント成分が含まれてしまうという問
題点を有していた。
本発明は上記問題点に鑑み、アナログ画像信号の直流オ
フセットのみならず、A/D変換回路において生ずる直
流オフセットも除去し、正確なディジタル画像信号を得
ることのできる画像読取装置を提供するものである。
フセットのみならず、A/D変換回路において生ずる直
流オフセットも除去し、正確なディジタル画像信号を得
ることのできる画像読取装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の画像読取装置は、
間欠的に画像信号を出力するイメージセンサと、無信号
期間中に、直流バイアス制御信号によって、イメージセ
ンサ出力信号の直流バイアスを制御して直流オフセント
を除去し、画像信号出力時には、直流バイアスを保持す
る直流バイアス回路と、直流バイアス回路の出力信号を
ディジタル信号に変換するA/D変換回路と、A/D変
換回路のディジタル出力信号を直流バイアス制御信号に
変換し、直流バイアス回路に出力する負帰還回路という
構成を備えたものである。
間欠的に画像信号を出力するイメージセンサと、無信号
期間中に、直流バイアス制御信号によって、イメージセ
ンサ出力信号の直流バイアスを制御して直流オフセント
を除去し、画像信号出力時には、直流バイアスを保持す
る直流バイアス回路と、直流バイアス回路の出力信号を
ディジタル信号に変換するA/D変換回路と、A/D変
換回路のディジタル出力信号を直流バイアス制御信号に
変換し、直流バイアス回路に出力する負帰還回路という
構成を備えたものである。
作用
本発明は上記した構成によって、無信号期間中にA/D
変換回路のディジタル出力信号を負帰還して直流バイア
スを制御し、画像信号出力時には、その直流バイアスを
保持するため、イメージセンサ及びA/D変換回路の直
流オフセットを除去し、正確なディジタル画像信号を得
ることができる。
変換回路のディジタル出力信号を負帰還して直流バイア
スを制御し、画像信号出力時には、その直流バイアスを
保持するため、イメージセンサ及びA/D変換回路の直
流オフセットを除去し、正確なディジタル画像信号を得
ることができる。
実施例
以下本発明の一実施例の画像読取装置について、図面を
参照しながら説明する。
参照しながら説明する。
第1図は本発明の実施例における画像読取装置の主要部
を示すものである。第1図において、1はイメージセン
サ、2は直流バイアス回路であり、加算器21及びサン
プル・ホールド回路22からなる。
を示すものである。第1図において、1はイメージセン
サ、2は直流バイアス回路であり、加算器21及びサン
プル・ホールド回路22からなる。
3はA/D変換回路、4は負帰還回路であり、D/A変
換回路41、差動増幅器42、電圧源43からなる。
換回路41、差動増幅器42、電圧源43からなる。
以上のように構成された画像読取装置の読取回路につい
て、以下第1図を用いてその動作を説明する。
て、以下第1図を用いてその動作を説明する。
画像信号間の無信号期間中の所定期間、切り換え信号2
01によってサンプル・ホールド回路22はサンプル動
作を行い、前記所定時間以外には、ホールド動作を行う
。
01によってサンプル・ホールド回路22はサンプル動
作を行い、前記所定時間以外には、ホールド動作を行う
。
サンプル・ホールド回路22がサンプル動作を行ってい
る時、イメージセンサ1は一定の直流オフセット成分の
みを出力する。直流バイアス回路2、A/D変換回路3
、負帰還回路4は閉ループを構成し、A/D変換回路3
のディジタル出力信号301は、D/A (ディジタル
/アナログ)変換回路41によってアナログ信号に変換
され、差動増幅器42で電圧源43の出力との差が増幅
された後、サンプル・ホールド回路22、加算器21を
介してA/D変換回路3に帰還される。
る時、イメージセンサ1は一定の直流オフセット成分の
みを出力する。直流バイアス回路2、A/D変換回路3
、負帰還回路4は閉ループを構成し、A/D変換回路3
のディジタル出力信号301は、D/A (ディジタル
/アナログ)変換回路41によってアナログ信号に変換
され、差動増幅器42で電圧源43の出力との差が増幅
された後、サンプル・ホールド回路22、加算器21を
介してA/D変換回路3に帰還される。
従って、D/A変換回路41の出力と電圧源43の出力
とが等しくなるように、直流バイアス信号203が調整
されるため、イメージセンサ1及びA/D変換回路3の
直流オフセットに関わらず、A/D変換回路3のディジ
タル出力は、電圧源43の出力電圧に相当する所定のバ
イアス値に固定される。
とが等しくなるように、直流バイアス信号203が調整
されるため、イメージセンサ1及びA/D変換回路3の
直流オフセットに関わらず、A/D変換回路3のディジ
タル出力は、電圧源43の出力電圧に相当する所定のバ
イアス値に固定される。
サンプル・ホールド回路22がサンプル動作からホール
ド動作に切り換わると、サンプル・ホールド回路22は
、調整後の直流バイアス信号203の値を保持して、加
算器21に出力する。イメージセンサ1からアナログ画
像信号が出力されると、加算器21によって、イメージ
センサ1及びA/D変換回路3に起因する直流オフセッ
トが補償されるため、A/D変換回路3からは直流オフ
セットを除去され、かつ所定の直流バイアスの付加され
たディジタル画像信号が出力される。
ド動作に切り換わると、サンプル・ホールド回路22は
、調整後の直流バイアス信号203の値を保持して、加
算器21に出力する。イメージセンサ1からアナログ画
像信号が出力されると、加算器21によって、イメージ
センサ1及びA/D変換回路3に起因する直流オフセッ
トが補償されるため、A/D変換回路3からは直流オフ
セットを除去され、かつ所定の直流バイアスの付加され
たディジタル画像信号が出力される。
以上のように本実施例によれば、無信号期間中にA/D
変換回路のディジタル出力信号をD/A変換し、負帰還
して直流バイアスを制御し、画像信号出力時には、その
直流バイアスを保持することにより、イメージセンサ及
びA/D変換回路の直流オフセットを除去し、正確なデ
ィジタル画像信号を得ることができる。
変換回路のディジタル出力信号をD/A変換し、負帰還
して直流バイアスを制御し、画像信号出力時には、その
直流バイアスを保持することにより、イメージセンサ及
びA/D変換回路の直流オフセットを除去し、正確なデ
ィジタル画像信号を得ることができる。
以下本発明の第2の実施例について、図面を参照しなが
ら説明する。
ら説明する。
第2図は本発明の第2の実施例における画像読取装置の
主要部を示すものである。第2図において、1はイメー
ジセンサ、2は直流バイアス回路であり、直流成分カッ
ト用コンデンサ23、アナログスイッチ24、抵抗25
からなる。3はA/D変換回路であり、A/D変換器3
1、基準電圧源32、基準電圧源33からなる。A/D
変換器310入力の下限値、上限値はそれぞれ基準電圧
源32、基準電圧源33によって定められている。また
、A/D変換器31はディジタル出力信号として、アン
ダーフロー出力信号302を持つ、4は負帰還回路であ
り、レベル変換回路44によって構成されている。レベ
ル変換回路44はディジタル入力がハイの時出力電圧が
+Vとなり、入力がローの時出力電圧が一■となる。
主要部を示すものである。第2図において、1はイメー
ジセンサ、2は直流バイアス回路であり、直流成分カッ
ト用コンデンサ23、アナログスイッチ24、抵抗25
からなる。3はA/D変換回路であり、A/D変換器3
1、基準電圧源32、基準電圧源33からなる。A/D
変換器310入力の下限値、上限値はそれぞれ基準電圧
源32、基準電圧源33によって定められている。また
、A/D変換器31はディジタル出力信号として、アン
ダーフロー出力信号302を持つ、4は負帰還回路であ
り、レベル変換回路44によって構成されている。レベ
ル変換回路44はディジタル入力がハイの時出力電圧が
+Vとなり、入力がローの時出力電圧が一■となる。
以上のように構成された画像読取装置の読取回路につい
て、以下第2図及び第5図を用いてその動作を説明する
。
て、以下第2図及び第5図を用いてその動作を説明する
。
画像信号間の無信号期間中の所定期間、切り換え信号2
01によってアナログスイッチ24はオンとなり、直流
バイアス回路2、A/D変換回路3、負帰還回路4は閉
ループを構成する。このとき、イメージセンサ1は一定
の直流オフセット成分のみを出力する。
01によってアナログスイッチ24はオンとなり、直流
バイアス回路2、A/D変換回路3、負帰還回路4は閉
ループを構成する。このとき、イメージセンサ1は一定
の直流オフセット成分のみを出力する。
A/D変換回路入力信号303の電位が、A/D変換回
路30入力の下限値v1より低い時、アンダーフロー信
号302がハイとなり、レベル変換回路44の出力する
直流バイアス制御信号401の電位は+Vとなる。抵抗
25、アナログスイッチ24を通じて直流成分カット用
コンデンサ23に電荷が供給され、A/D変換回路入力
信号303の電位は上昇する。また、A/D変換回路入
力信号303の電位が、A/D変換回路3の入力の下限
値71以上の時は、アンダーフロー信号302がローと
なり、直流バイアス制御信号401の電位は−Vとなっ
て、A/D変換回路入力信号303の電位は下降する。
路30入力の下限値v1より低い時、アンダーフロー信
号302がハイとなり、レベル変換回路44の出力する
直流バイアス制御信号401の電位は+Vとなる。抵抗
25、アナログスイッチ24を通じて直流成分カット用
コンデンサ23に電荷が供給され、A/D変換回路入力
信号303の電位は上昇する。また、A/D変換回路入
力信号303の電位が、A/D変換回路3の入力の下限
値71以上の時は、アンダーフロー信号302がローと
なり、直流バイアス制御信号401の電位は−Vとなっ
て、A/D変換回路入力信号303の電位は下降する。
このようにしてイメージセンサ出力信号101の直流バ
イアスが調整され、A/D変換回路入力信号303の電
位は、イメージセンサ1及びA/D変換回路3の直流オ
フセットに関わらず、下限値V1の近傍に収束する。ア
ンダーフロー信号302、直流バイアス制御信号401
、A/D変換回路入力信号303のタイミングチャート
を第5図(a)、(bl、(C)に示す。ただし、ここ
では各回路における遅延を考慮している。
イアスが調整され、A/D変換回路入力信号303の電
位は、イメージセンサ1及びA/D変換回路3の直流オ
フセットに関わらず、下限値V1の近傍に収束する。ア
ンダーフロー信号302、直流バイアス制御信号401
、A/D変換回路入力信号303のタイミングチャート
を第5図(a)、(bl、(C)に示す。ただし、ここ
では各回路における遅延を考慮している。
切り換え信号201によってアナログスイッチ24がオ
フとなると、直流バイアス回路2は、調整後の直流バイ
アスの値を保持する。イメージセンサ1からアナログ画
像信号が出力されると、直流バイアス回路2によって、
イメージセンサ1及びA/D変換回路3に起因する直流
オフセットが補償されるため、A/D変換回路3からは
直流オフセットを除去されたディジタル画像信号が出力
される。
フとなると、直流バイアス回路2は、調整後の直流バイ
アスの値を保持する。イメージセンサ1からアナログ画
像信号が出力されると、直流バイアス回路2によって、
イメージセンサ1及びA/D変換回路3に起因する直流
オフセットが補償されるため、A/D変換回路3からは
直流オフセットを除去されたディジタル画像信号が出力
される。
以上のように第2の実施例によれば、A/D変換回路の
アンダーフロー信号をレベル変換して負帰還することに
より、簡単な構成で、イメージセンサ及びA/D変換回
路の直流オフセフ)を除去し、正確なディジタル画像信
号を得ることができる。また第2の実施例では、帰還回
路において直流オフセットが発生しないため、より正確
にオフ、セット除去ができる。
アンダーフロー信号をレベル変換して負帰還することに
より、簡単な構成で、イメージセンサ及びA/D変換回
路の直流オフセフ)を除去し、正確なディジタル画像信
号を得ることができる。また第2の実施例では、帰還回
路において直流オフセットが発生しないため、より正確
にオフ、セット除去ができる。
発明の効果
以上のように本発明は、間欠的に画像信号を出力するイ
メージセンサと、無信号期間中に、直流バイアス制御信
号によって、イメージセンサ出力信号の直流バイアスを
制御して直流オフセントを除去し、画像信号出力時には
、直流バイアスを保持する直流バイアス回路と、直流バ
イアス回路の出力信号をディジタル信号に変換するA/
D変換回路と、A/D変換回路のディジタル出力信号を
直流バイアス制御信号に変換し、直流バイアス回路に出
力する負帰還回路を設けることにより、A/D変換回路
のディジタル出力信号を負帰還して直流バイアスを制御
することができ、イメージセンサ及びA/D変換回路の
直流オフセットを除去して正確なディジタル画像信号を
得ることができる。
メージセンサと、無信号期間中に、直流バイアス制御信
号によって、イメージセンサ出力信号の直流バイアスを
制御して直流オフセントを除去し、画像信号出力時には
、直流バイアスを保持する直流バイアス回路と、直流バ
イアス回路の出力信号をディジタル信号に変換するA/
D変換回路と、A/D変換回路のディジタル出力信号を
直流バイアス制御信号に変換し、直流バイアス回路に出
力する負帰還回路を設けることにより、A/D変換回路
のディジタル出力信号を負帰還して直流バイアスを制御
することができ、イメージセンサ及びA/D変換回路の
直流オフセットを除去して正確なディジタル画像信号を
得ることができる。
第1図は本発明の一実施例における画像読取装置の主要
部を示すブロック図、第2図は、本発明の第2の実施例
における画像読取装置の主要部を示すブロック図、第3
図は、従来の画像読取装置の主要部を示すブロック図、
第4図は、従来の画像読取装置の動作時における各信号
のタイミングチャート、第5図は、本発明の第2の実施
例における画像読取装置の負帰還動作時における各信号
のタイミングチャートである。 1・・・・・・イメージセンサ、2・・・・・・直流バ
イアス回路、3・・・・・・A/D変換回路、4・・・
・・・負帰還回路、302・・・・・・アンダーフロー
信号、401・・・・・・直流バイアス制御信号。 代理人の氏名 弁理士 中尾敏男 はか1名2− 直流
バイアス回路 4− 灸S1回路 第1図 c″ 豐 − づ w& 城 塚
部を示すブロック図、第2図は、本発明の第2の実施例
における画像読取装置の主要部を示すブロック図、第3
図は、従来の画像読取装置の主要部を示すブロック図、
第4図は、従来の画像読取装置の動作時における各信号
のタイミングチャート、第5図は、本発明の第2の実施
例における画像読取装置の負帰還動作時における各信号
のタイミングチャートである。 1・・・・・・イメージセンサ、2・・・・・・直流バ
イアス回路、3・・・・・・A/D変換回路、4・・・
・・・負帰還回路、302・・・・・・アンダーフロー
信号、401・・・・・・直流バイアス制御信号。 代理人の氏名 弁理士 中尾敏男 はか1名2− 直流
バイアス回路 4− 灸S1回路 第1図 c″ 豐 − づ w& 城 塚
Claims (2)
- (1)間欠的に画像信号を出力するイメージセンサと、
画像信号間の無信号期間中の所定期間において、直流バ
イアス制御信号によって、イメージセンサ出力信号の直
流バイアスを可変して出力し、前記所定期間以外には、
直流バイアスを保持して出力する直流バイアス回路と、
直流バイアス回路の出力信号をディジタル信号に変換す
るA/D変換回路と、A/D変換回路のディジタル出力
信号を直流バイアス制御信号に変換し、直流バイアス回
路に出力する負帰還回路とを備えたことを特徴とする画
像読取装置。 - (2)A/D変換回路はディジタル出力信号として、ア
ンダーフロー信号或いはオーバーフロー信号を出力し、
負帰還回路は前記アンダーフロー信号或いはオーバーフ
ロー信号を直流バイアス制御信号に変換して出力するこ
とを特徴とする、特許請求の範囲第(1)項記載の画像
読取装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62305046A JPH01144861A (ja) | 1987-12-01 | 1987-12-01 | 画像読取装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62305046A JPH01144861A (ja) | 1987-12-01 | 1987-12-01 | 画像読取装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01144861A true JPH01144861A (ja) | 1989-06-07 |
Family
ID=17940460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62305046A Pending JPH01144861A (ja) | 1987-12-01 | 1987-12-01 | 画像読取装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01144861A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995022146A1 (en) * | 1994-02-14 | 1995-08-17 | Tadashi Shibata | Semiconductor circuit |
-
1987
- 1987-12-01 JP JP62305046A patent/JPH01144861A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1995022146A1 (en) * | 1994-02-14 | 1995-08-17 | Tadashi Shibata | Semiconductor circuit |
US5784018A (en) * | 1994-02-14 | 1998-07-21 | Tadahiro Ohmi | Semiconductor circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5660165A (en) | Picture reader | |
EP0578021A3 (en) | Hearing aid | |
JPS5946131B2 (ja) | 符号化回路 | |
JPH01144861A (ja) | 画像読取装置 | |
JPS56126390A (en) | A-d converting circuit of video signal | |
JPS5675775A (en) | Facsimile device | |
JP2520162B2 (ja) | 相関2重サンプリング回路 | |
JP3945389B2 (ja) | 時間電圧変換器及び方法 | |
JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
JPH0345081A (ja) | ドリフト補正回路 | |
JPS60197016A (ja) | アナログ・デジタル変換回路装置 | |
JPS5787266A (en) | Reproducing system for digitized direct current | |
JP2777408B2 (ja) | クランプ回路 | |
EP0269860A2 (en) | Digital to analog converter apparatus | |
JPH0575895A (ja) | 映像信号の自動利得調整回路 | |
JPH04196763A (ja) | 画像読取装置 | |
JPS6058634B2 (ja) | デイジタル映像信号レベルコントロ−ル回路 | |
JPS63175582A (ja) | 信号処理回路 | |
JPS5597782A (en) | Solid-state pickup unit | |
JPS6072490A (ja) | 出力信号処理回路 | |
JPS57199368A (en) | Picture signal correction system | |
JPS6024716A (ja) | 信号補間回路 | |
JPS63267064A (ja) | クランプ回路 | |
JPH02268009A (ja) | 直流オフセット補償回路を有するアナログ回路 | |
JPH01208081A (ja) | 複数画面表示処理装置 |