KR950020698A - 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로 - Google Patents

동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로 Download PDF

Info

Publication number
KR950020698A
KR950020698A KR1019930028378A KR930028378A KR950020698A KR 950020698 A KR950020698 A KR 950020698A KR 1019930028378 A KR1019930028378 A KR 1019930028378A KR 930028378 A KR930028378 A KR 930028378A KR 950020698 A KR950020698 A KR 950020698A
Authority
KR
South Korea
Prior art keywords
signal
power supply
input
supply voltage
transistor
Prior art date
Application number
KR1019930028378A
Other languages
English (en)
Other versions
KR0130037B1 (ko
Inventor
서보성
김종영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930028378A priority Critical patent/KR0130037B1/ko
Priority to JP6315322A priority patent/JPH07235869A/ja
Priority to US08/359,458 priority patent/US5532620A/en
Publication of KR950020698A publication Critical patent/KR950020698A/ko
Application granted granted Critical
Publication of KR0130037B1 publication Critical patent/KR0130037B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체집적회로에서 특히 외부로 부터 공급되는 티티엘레벨 또는 이 씨엘레벨의 신호를 내부 씨모오스레벨의 신호로 정형하여 출력하는 입력버퍼회로에 관한 것으로, 본 발명에 의한 입력버퍼는 전원전압이 전압레벨을 감지하는 전원전압감지신호 VccDet의 제어에 따라 스위칭동작이 결정되는 구동트랜지스터를 구비하는 기술을 개시하고 있다. 이로부터 동작전압이 변동되어도 별도의 마스크변경이 필요없는 효과가 발생한다. 그리고 단일마스크의 사용으로도 다수개의 동작전압에 대응가능하게 하여 비용의 단축 및 제품의 출하시간을 단축시키는 효과가 발생한다.

Description

동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 입력버퍼회로의 제2실시예를 보여주는 회로도,
제8도는 본 발명에 의한 입력버퍼회로의 제5실시예를 보여주는 회로도.

Claims (17)

  1. 반도체집적회로에 있어서, 전원전압이 공급되는 전원전압단자와, 상기 전원전압단자로 공급되는 전원전압을 소오스전원으로 입력하여 상기 전원전압의 레벨을 검출하고, 이 검출레벨에 응답된 전원전압감지신호를 출력하는 전원전압감지신호발생회로와, 외부신호를 내부신호로 정형하고, 이 정형된 신호를 출력하는 출력경로상에 상기 전원전압감지신호의 레벨에 응답하여 스위칭동작하는 스위칭수단을 포함하는 입력버퍼를 각각 구비하고, 상기 전원전압감지신호가 인에이블되어 공급될시에 상기 입력버퍼의 스위칭수단이 도통하여 상기 정형된 신호의 출력동작을 가속시키는 동작을 수행함을 특징으로 하는 반도체집적회로.
  2. 제1항에 있어서, 상기 전원전압감지신호발생회로가, 정전압레벨을 가지는 기준신호와 상기 전원전압이 소정의 저항수단을 거쳐 레벨다운된 신호를 각각 2입력으로 하는 차동증폭회로로 구성함을 특징으로 하는 반도체집적회로.
  3. 제2항에 있어서, 상기 입력버퍼가, 상기 외부신호를 제어입력하고 상기 전원전압단자와 출력노드와의 사이에 전류경로가 형성되는 제1풀엎트랜지스터와, 상기 외부신호를 제어입력하고 접지전압단자와 상기 출력노드와의 사이에 전류경로가 형성되는 풀다운트랜지스터와, 상기 전원전압감지신호를 제어입력하고 상기 전원전압단자와 출력노드와의 사이에 전류경로가 형성된 상기 스위칭수단으로 구성함을 특징으로 하는 반도체집적회로.
  4. 반도체집적회로에 있어서, 외부로 부터 공급되는 입력신호를 제어입력하고 전원전원전압단자와 출력노드와의 사이에 전류경로가 형성되는 제1풀엎트랜지스터와, 상기 입력신호를 제어입력하고 접지전압단자와 상기 출력노드와의 사이에 전류경로가 형성되는 풀다운트랜지스터와, 동작전압의 종류에 따라 논리레벨이 결정되는 전원전압감지신호를 제어입력하고 상기 전원전압단자와 출력노드와의 사이에 전류경로가 형성된 제2풀엎트랜지스터를 구비함을 특징으로 하는 반도체집적회로.
  5. 제4항에 있어서, 상기 전원전압감지신호가, 동일칩상에 구비되는 기준전압발생회로의 출력신호와 전원전압이 소정레벨로 강하된 신호를 각각 2입력으로 하는 차동증폭회로로 부터 출력됨을 특징으로 하는 입력버퍼회로.
  6. 제5항에 있어서, 상기 전원전압감지신호가, 상기 동작전압이 5V인 경우에는 논리 “하이”로 입력되고 상기 동작전압이 3.3V인 경우에는 논리 “로우”로 출력됨을 특징으로 하는 입력버퍼회로.
  7. 제4항에 있어서, 상기 입력버퍼회로가, 상기 출력노드와 접지전압단자와의 사이에 전류경로가 형성되고 상기 전원전압감지신호를 제어입력하는 구동트랜지스터를 더 구비함을 특징으로 하는 입력버퍼회로.
  8. 반도체집적회로에 있어서, 외부로 부터 공급되는 입력신호를 제어입력하고 전원전압단자와 출력노드와의 사이에 전류경로가 형성되는 제1풀엎트랜지스터와, 상기 입력신호를 제어입력하고 접지전압단자와 상기 출력노드와의 사이에 전류경로가 형성되는 풀다운트랜지스터와, 동작전압의 종류에 따라 논리레벨이 결정되는 전원전압감지신호를 게이트입력하고 상기 전원전압단자에 소오스단자가 접속된 제1피모오스트랜지스터와, 상기 입력신호를 게이트입력하고 상기 제1피모오스트랜지스터의 드레인단자와 출력노드와의 사이에 채널이 형성된 제2피모오스트랜지스터와, 상기 입력신호를 게이트입력하고 상기 출력노드에 드레인단자가 접속된 제1엔모오스트랜지스터와, 상기 전원전압감지신호를 게이트입력하고 상기 제1엔모오스트랜지스터의 소오스단자와 접지전압단자와의 사이에 채널이 형성된 제1엔모오스트랜지스터를 구비함을 특징으로 하는 입력버퍼회로.
  9. 제8항에 있어서, 상기 전원전압감지신호가, 동일칩상에 구비되는 기준전압발생회로의 출력신호와 전원전압이 소정레벨로 강하된 신호를 각각 2입력으로 하는 차동증폭회로로 부터 출력됨을 특징으로 하는 입력버퍼회로.
  10. 제8항에 있어서, 상기 전원전압감지신호가, 상기 동작전압이 5V인 경우에는 논리 “하이”로 입력되고 상기 동작전압이 3.3V인 경우에는 논리 “로우”로 출력됨을 특징으로 하는 입력버퍼회로.
  11. 반도체집적회로에 있어서, 전원전압단자에 소오스단자가 접속되고 칩 외부로 부터 공급되어 내부신호로 정형된 칩선택신호를 게이트입력하는 제1피모오스트랜지스터와, 칩 외부로 부터 공급되는 입력신호를 게이트입력하고 상기 제1피모오스트랜지스터의 드레인단자와 출력노드와의 사이에 채널이 형성되는 제2피모오스트랜지스터와, 상기 칩선택신호를 게이트입력하고 상기 전원전압단자에 소오스단자가 접속되는 제3피모오스트랜지스터와, 동작전압의 종류에 따라 논리레벨이 결정되는 전원전압감지신호를 게이트입력하고 상기 제3피모오스트랜지스터의 드레인 단자와 출력노드와의 사이에 채널이 형성되는 제4피모오스트랜지스터와, 상기 입력신호를 게이트입력하고 상기 접지전압단자와 상기 출력노드와의 사이에 채널이 형성되는 제1엔모오스트랜지스터와, 상기 칩선택신호를 게이트입력하고 상기 출력노드와 접지전압단자와의 사이에 채널이 형성된 제2엔모오스트랜지스터를 구비함을 특징으로 하는 입력버퍼회로.
  12. 제11항에 있어서, 상기 전원전압감지신호가, 동일칩상에 구비되는 기준전압발생회로의 출력신호와 전원전압이 소정레벨로 강하된 신호를 각각 2입력으로 하는 차동증폭회로로 부터 출력됨을 특징으로 하는 입력버퍼회로.
  13. 제12항에 있어서, 상기 전원전압감지신호가, 상기 동작전압이 5V인 경우에는 논리 “하이”로 입력되고 상기 동작전압이 3.3V인 경우에는 논리 “로우”로 출력됨을 특징으로 하는 입력버퍼회로.
  14. 제11항에 있어서, 상기 입력버퍼회로가, 상기 전원전압감지신호를 게이트입력하고 상기 출력노드에 드레인단자가 접속된 제3엔모오스트랜지스터와, 상기 칩선택신호를 게이트입력하고 상기 제3엔모오스트랜지스터의 소오스단자와 상기 접지전압단자와의 사이에 채널이 형성된 제4엔모오스트랜지스터를 더 구비함을 특징으로 하는 입력버퍼회로.
  15. 반도체집적회로에 있어서, 전원전압단자에 소오스단자가 접속되고 칩 외부로 부터 공급되어 내부신호로 정형된 칩선택신호를 게이트입력하는 제1피모오스트랜지스터와, 칩 외부로 부터 공급되는 입력신호를 게이트입력하고 상기 제1피모오스트랜지스터의 드레인단자와 출력노드와의 사이에 채널이 형성되는 제2피모오스트랜지스터와, 동작전압의 종류에 따라 논리레벨이 결정되는 전원전압감지신호를 게이트입력하고 상기 전원전압단자에 소오스단자가 접속되는 제3피모오스트랜지스터와, 상기 칩선택신호를 게이트입력하고 상기 제3피모오스트랜지스터의 드레인단자와 출력노드와의 사이에 채널이 형성되는 제4피모오스트랜지스터와, 상기 입력신호를 게이트 입력하고, 상기 접지전압단자와 상기 출력노드와의 사이에 채널이 형성되는 제1엔모오스트랜지스터와, 상기 칩 선택신호를 게이트입력하고 상기 출력노드와 접지전압단자와의 사이에 채널이 형성된 제2엔모오스트랜지스터와, 상기 칩선택신호를 게이트입력하고 상기 출력노드에 드레인단자가 접속된 제3모오스트랜지스터와, 상기 전원전압감지신호를 게이트입력하고 상기 제3엔모오스트랜지스터의 소오스단자와 상기 접지전압단자와의 사이에 채널이 형성된 제4엔모오스트랜지스터를 구비함을 특징으로 하는 입력버퍼회로.
  16. 제15항에 있어서, 상기 전원전압감지신호가, 동일칩상에 구비되는 기준전압발생회로의 출력신호와 전원전압이 소정레벨로 강하된 신호를 각각 2입력으로 하는 차동증폭회로로 부터 출력됨을 특징으로 하는 입력버퍼회로.
  17. 제16항에 있어서, 상기 전원전압감지신호가, 상기 동작전압이 5V인 경우에는 논리 “하이”로 입력되고 상기 동작전압이 3.3V인 경우에는 논리 “로우”로 출력됨을 특징으로 하는 입력버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930028378A 1993-12-18 1993-12-18 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로 KR0130037B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930028378A KR0130037B1 (ko) 1993-12-18 1993-12-18 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
JP6315322A JPH07235869A (ja) 1993-12-18 1994-12-19 入力バッファ
US08/359,458 US5532620A (en) 1993-12-18 1994-12-19 Input buffer circuit capable of corresponding to variation of operating voltage in semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930028378A KR0130037B1 (ko) 1993-12-18 1993-12-18 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로

Publications (2)

Publication Number Publication Date
KR950020698A true KR950020698A (ko) 1995-07-24
KR0130037B1 KR0130037B1 (ko) 1998-04-06

Family

ID=19371583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930028378A KR0130037B1 (ko) 1993-12-18 1993-12-18 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로

Country Status (3)

Country Link
US (1) US5532620A (ko)
JP (1) JPH07235869A (ko)
KR (1) KR0130037B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422011B1 (ko) * 2001-11-05 2004-03-11 주식회사 티엘아이 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5578941A (en) * 1995-08-23 1996-11-26 Micron Technology, Inc. Voltage compensating CMOS input buffer circuit
US5627785A (en) * 1996-03-15 1997-05-06 Micron Technology, Inc. Memory device with a sense amplifier
JPH09321603A (ja) * 1996-05-28 1997-12-12 Oki Electric Ind Co Ltd 多電源半導体集積回路
KR19980034730A (ko) * 1996-11-08 1998-08-05 김영환 외부 인터페이스 전압 자동검출 반도체 장치
US5933026A (en) * 1997-04-11 1999-08-03 Intel Corporation Self-configuring interface architecture on flash memories
US6628552B1 (en) 1997-04-11 2003-09-30 Intel Corporation Self-configuring input buffer on flash memories
US5896338A (en) * 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
JP3019805B2 (ja) * 1997-06-19 2000-03-13 日本電気株式会社 Ｃｍｏｓ論理回路
US6023174A (en) * 1997-07-11 2000-02-08 Vanguard International Semiconductor Corporation Adjustable, full CMOS input buffer for TTL, CMOS, or low swing input protocols
US6005415A (en) * 1997-07-18 1999-12-21 International Business Machines Corporation Switching circuit for large voltages
US5966030A (en) * 1997-08-05 1999-10-12 Lsi Logic Corporation Output buffer with regulated voltage biasing for driving voltages greater than transistor tolerance
US5940338A (en) * 1997-08-22 1999-08-17 Micron Technology, Inc. Memory device with a sense amplifier
US5942917A (en) * 1997-12-29 1999-08-24 Intel Corporation High speed ratioed CMOS logic structures for a pulsed input environment
US6084433A (en) * 1998-04-03 2000-07-04 Adaptec, Inc. Integrated circuit SCSI input receiver having precision high speed input buffer with hysteresis
US7102421B1 (en) * 1998-04-20 2006-09-05 Vanguard International Semiconductor Corporation Dynamically adjustable on-chip supply voltage generation
GB2340682B (en) * 1998-08-10 2003-11-05 Sgs Thomson Microelectronics Variable threshold inverter
US6300800B1 (en) 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US6724601B2 (en) * 2001-03-16 2004-04-20 Integrated Device Technology, Inc. ESD protection circuit
KR100808581B1 (ko) * 2001-12-28 2008-03-03 주식회사 하이닉스반도체 글리치 방지 기능을 갖는 입력 버퍼 회로
US7327620B2 (en) * 2004-06-10 2008-02-05 Mircon Technology, Inc. Differential input buffer for receiving signals relevant to low power
JP2006013166A (ja) * 2004-06-25 2006-01-12 Sharp Corp 発光ダイオード駆動回路、及びそれを備えた光送信デバイス、並びに電子機器
JP2007019811A (ja) * 2005-07-07 2007-01-25 Oki Electric Ind Co Ltd ドミノｃｍｏｓ論理回路
JP2008021038A (ja) * 2006-07-11 2008-01-31 Fujitsu Ltd コモンクロック方式におけるクロック信号制御方法、及び集積回路装置
US7642809B2 (en) * 2007-02-06 2010-01-05 Rapid Bridge Llc Die apparatus having configurable input/output and control method thereof
US8643418B2 (en) * 2011-06-02 2014-02-04 Micron Technology, Inc. Apparatus and methods for altering the timing of a clock signal
JP2013162151A (ja) * 2012-02-01 2013-08-19 Asahi Kasei Electronics Co Ltd 入力バッファ回路
JP7099904B2 (ja) 2018-08-21 2022-07-12 株式会社メガチップス デコーダ回路およびデコーダ回路の設計方法
JP7151325B2 (ja) * 2018-09-25 2022-10-12 富士電機株式会社 ドライバ回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61118023A (ja) * 1984-11-14 1986-06-05 Toshiba Corp Ｍｏｓ型半導体集積回路の入力ゲ−ト回路
JPH01286619A (ja) * 1988-05-13 1989-11-17 Nec Corp 入力回路
KR910005609B1 (ko) * 1988-07-19 1991-07-31 삼성전자 주식회사 복수전압 ic용 입력신호 로직 판별회로
JPH02138612A (ja) * 1988-11-18 1990-05-28 Fujitsu Ltd バスドライブ回路
JPH02161817A (ja) * 1988-12-14 1990-06-21 Nec Corp インバーター回路
JP2724872B2 (ja) * 1989-04-12 1998-03-09 三菱電機株式会社 半導体集積回路用入力回路
JPH0353712A (ja) * 1989-07-21 1991-03-07 Nec Corp 入力バッファ回路
JPH0621801A (ja) * 1992-07-03 1994-01-28 Seiko Epson Corp 半導体集積装置
JPH06104726A (ja) * 1992-09-24 1994-04-15 Fujitsu Ltd 入力回路
JPH06140914A (ja) * 1992-10-22 1994-05-20 Mitsubishi Electric Corp 半導体集積回路
US5343086A (en) * 1992-11-06 1994-08-30 Intel Corporation Automatic voltage detector control circuitry
JPH06224734A (ja) * 1992-12-01 1994-08-12 Nec Corp 入力回路
US5418476A (en) * 1994-07-28 1995-05-23 At&T Corp. Low voltage output buffer with improved speed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422011B1 (ko) * 2001-11-05 2004-03-11 주식회사 티엘아이 출력 신호의 직류 전압 성분이 설정 전압으로 제어되며,입력 신호의 교류 전압 성분에 신속히 응답하는 입력 버퍼

Also Published As

Publication number Publication date
US5532620A (en) 1996-07-02
KR0130037B1 (ko) 1998-04-06
JPH07235869A (ja) 1995-09-05

Similar Documents

Publication Publication Date Title
KR950020698A (ko) 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US4812679A (en) Power-on reset circuit
US6127841A (en) CMOS buffer having stable threshold voltage
KR930005027A (ko) 내부 전원 발생 회로
US6759876B2 (en) Semiconductor integrated circuit
US5083045A (en) High voltage follower and sensing circuit
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR920020497A (ko) 센스 앰프 회로를 갖는 반도체 ic장치
JPH0229115A (ja) 出力回路
US7061322B2 (en) Low voltage differential amplifier circuit and bias control technique enabling accommodation of an increased range of input levels
KR960006283A (ko) 데이타 출력버터
KR930006978A (ko) 씨모스 셀프 부스트 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JP2985564B2 (ja) ダイナミック回路
JPH01159897A (ja) センスアンプ
KR0136421B1 (ko) 잡음을 억제시키는 출력 버퍼
US7085177B2 (en) Maximum swing thin oxide levelshifter
JPH09191578A (ja) 集積回路出力バッファ
KR960039347A (ko) 반도체 집적 회로
JPH0555905A (ja) Ｃｍｏｓ論理ゲート
KR0147469B1 (ko) 출력 노이즈 감소회로
JP2541289B2 (ja) 出力回路
KR0157956B1 (ko) 출력 버퍼회로
JPH04372222A (ja) 半導体回路装置
JPH07235183A (ja) 半導体メモリ装置の入力バッファ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111101

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20121031

Year of fee payment: 16

EXPY Expiration of term