JP2007019811A - ドミノcmos論理回路 - Google Patents
ドミノcmos論理回路 Download PDFInfo
- Publication number
- JP2007019811A JP2007019811A JP2005198733A JP2005198733A JP2007019811A JP 2007019811 A JP2007019811 A JP 2007019811A JP 2005198733 A JP2005198733 A JP 2005198733A JP 2005198733 A JP2005198733 A JP 2005198733A JP 2007019811 A JP2007019811 A JP 2007019811A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- transistor
- inverter
- node
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】 プリチャージ動作時にオン状態となって内部ノードN1を電源電位VDDに充電するPMOS1と、論理動作時にオン状態となって内部ノードN2を接地電位GNDに接続するNMOS2と、複数の入力信号INa,INbに従って内部ノードN1,N2間をオン/オフ制御する論理回路網10Aと、この内部ノードN1のレベルを反転して出力信号OUTを出力するインバータ3Aを備えたドミノCMOS論理回路において、論理回路網10Aを複数のDMOS11d,12dで構成し、インバータ3AをNMOS3nとPDMOS3dで構成すると共に、回路全体をSOI基板上に形成する。
【選択図】 図1
Description
このドミノCMOS論理回路は、AND(論理積)ゲートを構成するもので、電源電位VDDと内部ノードN1との間に設けられてプリチャージ信号PCによってオン/オフ制御されるPチャネルMOSトランジスタ(以下、「PMOS」という)1と、接地電位GNDと内部ノードN2との間に設けられてプリチャージ信号PCによってPMOS1とは相補的にオン/オフ制御されるNチャネルMOSトランジスタ(以下、「NMOS」という)2を有している。
まず、プリチャージ信号PCがレベル“L”にされると共に、入力信号INa,INbに所定の論理レベル“H”または“L”が与えられる。
本発明は、ドミノCMOS論理回路の動作速度を更に向上させることを目的としたものである。
このドミノCMOS論理回路は、SOI(Silicon On Insulator)基板上に構成されている。SOI基板は、例えば、シリコン基板の表面全体に熱酸化等の処理を施して二酸化シリコン等の絶縁層を設け、この絶縁基板の上にシリコン薄膜を形成したものである。
まず、プリチャージ信号PCがレベル“L”にされると共に、入力信号INa,INbに所定の論理レベル“H”または“L”が与えられる。
このシミュレーションでは、電源電位VDDを1V、通常のMOSの閾値を0.2V、DMOSの閾値を−0.05Vとし、入力信号INa,INbを“L”から“H”に変化させたときの出力信号OUT(実施例1)の波形を太線で示している。また、比較のために、図2の出力信号OUT(従来例)を破線で示している。この図3に示すように、入力信号INa,INbが共に“H”(0.5V以上)になってから、出力信号OUTが“H”になるまでの時間(遅延時間)は、実施例1で約25ps、従来例では約70psであり、本実施例1により、遅延時間を60%程度短縮できることがわかる。
(1) 論理回路網10AはANDゲート対応の回路であるが、回路構成を変更することで、所望の論理回路を形成することができる。
(2) 図1のようなドミノCMOS論理回路を複数個組み合わせ、一定周期で繰り返されるクロック信号をプリチャージ信号PCとして各ドミノCMOS論理回路に共通に与えることにより、複雑な論理動作を行う回路を構成することができる。
2,3n NMOS(NチャネルMOSトランジスタ)
2A,11t,12t DTMOS(ダイナミック閾値型MOSトランジスタ)
3A インバータ
3d PDMOS(デプレッション型PチャネルMOSトランジスタ)
10A,10B 論理回路網
11d,12d NDMOS(デプレッション型NチャネルMOSトランジスタ)
Claims (3)
- プリチャージ動作時にオン状態となって第1のノードを電源電位に充電する第1のトランジスタと、論理動作時にオン状態となって第2のノードを接地電位に接続する第2のトランジスタと、複数の入力信号に従って導通状態が制御される複数のトランジスタで構成され、該入力信号の論理演算結果に従って前記第1及び第2のノード間をオン/オフ制御する論理回路網と、前記第1のノードのレベルを反転して出力信号として出力するインバータとを備えたドミノCMOS論理回路において、
前記論理回路網をデプレッション型のMOSトランジスタで構成し、前記インバータをNチャネルMOSトランジスタとデプレッション型のPチャネルMOSトランジスタとで構成すると共に、これらの第1及び第2のトランジスタ、論理回路網及びインバータをSOI基板上に形成したことを特徴とするドミノCMOS論理回路。 - 前記第2のトランジスタをボディ領域がゲート電極と電気的に接続されたダイナミック閾値型のMOSトランジスタで構成したことを特徴とする請求項1記載のドミノCMOS論理回路。
- プリチャージ動作時にオン状態となって第1のノードを電源電位に充電する第1のトランジスタと、論理動作時にオン状態となって第2のノードを接地電位に接続する第2のトランジスタと、複数の入力信号に従って導通状態が制御される複数のトランジスタで構成され、該入力信号の論理演算結果に従って前記第1及び第2のノード間をオン/オフ制御する論理回路網と、前記第1のノードのレベルを反転して出力信号として出力するインバータとを備えたドミノCMOS論理回路において、
前記第2のトランジスタと前記論理回路網のトランジスタをボディ領域がゲート電極と電気的に接続されたダイナミック閾値型のMOSトランジスタで構成し、前記インバータをNチャネルMOSトランジスタとダイナミック閾値型のPチャネルMOSトランジスタとで構成すると共に、これらの第1と第2のトランジスタ、論理回路網及びインバータをSOI基板上に形成したことを特徴とするドミノCMOS論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198733A JP2007019811A (ja) | 2005-07-07 | 2005-07-07 | ドミノcmos論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005198733A JP2007019811A (ja) | 2005-07-07 | 2005-07-07 | ドミノcmos論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007019811A true JP2007019811A (ja) | 2007-01-25 |
Family
ID=37756572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005198733A Pending JP2007019811A (ja) | 2005-07-07 | 2005-07-07 | ドミノcmos論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007019811A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013009313A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013009325A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
JP2013009311A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2015002231A (ja) * | 2013-06-14 | 2015-01-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939124A (ja) * | 1982-08-27 | 1984-03-03 | Toshiba Corp | Cmos論理回路 |
JPH01288109A (ja) * | 1988-05-16 | 1989-11-20 | Matsushita Electric Ind Co Ltd | バイモス型論理回路 |
JPH04150225A (ja) * | 1990-10-09 | 1992-05-22 | Seiko Epson Corp | 電界効果トランジスタ回路 |
JPH0758629A (ja) * | 1993-08-11 | 1995-03-03 | Nec Kansai Ltd | 半導体装置 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
JPH0846507A (ja) * | 1994-07-26 | 1996-02-16 | Yamaha Corp | 半導体集積回路 |
JPH08251012A (ja) * | 1995-03-15 | 1996-09-27 | Mitsubishi Electric Corp | Cmos論理回路 |
JPH1051291A (ja) * | 1996-07-31 | 1998-02-20 | Nkk Corp | Ttl入力回路 |
JPH10247848A (ja) * | 1997-03-03 | 1998-09-14 | Nippon Telegr & Teleph Corp <Ntt> | ダイナミック型論理回路および自己同期型パイプラインデータパス回路 |
JPH10294663A (ja) * | 1997-04-18 | 1998-11-04 | Sharp Corp | Mos論理回路及びこのmos論理回路を備えた半導体装置 |
JPH11163359A (ja) * | 1997-12-01 | 1999-06-18 | Mitsubishi Electric Corp | Soi構造のcmos回路 |
JP2003101407A (ja) * | 2001-09-21 | 2003-04-04 | Sharp Corp | 半導体集積回路 |
-
2005
- 2005-07-07 JP JP2005198733A patent/JP2007019811A/ja active Pending
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5939124A (ja) * | 1982-08-27 | 1984-03-03 | Toshiba Corp | Cmos論理回路 |
JPH01288109A (ja) * | 1988-05-16 | 1989-11-20 | Matsushita Electric Ind Co Ltd | バイモス型論理回路 |
JPH04150225A (ja) * | 1990-10-09 | 1992-05-22 | Seiko Epson Corp | 電界効果トランジスタ回路 |
JPH0758629A (ja) * | 1993-08-11 | 1995-03-03 | Nec Kansai Ltd | 半導体装置 |
JPH07235869A (ja) * | 1993-12-18 | 1995-09-05 | Samsung Electron Co Ltd | 入力バッファ |
JPH0846507A (ja) * | 1994-07-26 | 1996-02-16 | Yamaha Corp | 半導体集積回路 |
JPH08251012A (ja) * | 1995-03-15 | 1996-09-27 | Mitsubishi Electric Corp | Cmos論理回路 |
JPH1051291A (ja) * | 1996-07-31 | 1998-02-20 | Nkk Corp | Ttl入力回路 |
JPH10247848A (ja) * | 1997-03-03 | 1998-09-14 | Nippon Telegr & Teleph Corp <Ntt> | ダイナミック型論理回路および自己同期型パイプラインデータパス回路 |
JPH10294663A (ja) * | 1997-04-18 | 1998-11-04 | Sharp Corp | Mos論理回路及びこのmos論理回路を備えた半導体装置 |
JPH11163359A (ja) * | 1997-12-01 | 1999-06-18 | Mitsubishi Electric Corp | Soi構造のcmos回路 |
JP2003101407A (ja) * | 2001-09-21 | 2003-04-04 | Sharp Corp | 半導体集積回路 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013009313A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013009325A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
JP2013009311A (ja) * | 2011-05-20 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2016136725A (ja) * | 2011-05-20 | 2016-07-28 | 株式会社半導体エネルギー研究所 | 半導体集積回路 |
JP2015002231A (ja) * | 2013-06-14 | 2015-01-05 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3641511B2 (ja) | 半導体装置 | |
US9515662B2 (en) | Level shifter | |
US8390336B2 (en) | Semiconductor apparatus and breakdown voltage control method of the same | |
JPH10303735A (ja) | トランスミッション・ゲート | |
CN210780725U (zh) | 电路 | |
JP2009505588A (ja) | 漏れ電流を減少した集積回路 | |
JP2007035672A (ja) | 半導体集積回路装置 | |
JP2006270027A (ja) | 半導体装置および相補形mis論理回路 | |
US6998668B2 (en) | Semiconductor integrated circuit device including a level shifter | |
JP2007042797A (ja) | 半導体集積回路 | |
JP2013150219A (ja) | 半導体集積回路 | |
JP2007019811A (ja) | ドミノcmos論理回路 | |
US20110049631A1 (en) | Semiconductor integrated circuit having insulated gate field effect transistors | |
KR102071686B1 (ko) | 트라이스테이트 게이트 | |
JP3730963B2 (ja) | 半導体集積回路 | |
JP2009260832A (ja) | 半導体装置 | |
US6744288B1 (en) | Driver with bulk switching MOS power transistor | |
US7170772B1 (en) | Apparatus and method for dynamic control of double gate devices | |
JP2006229270A (ja) | トランジスタ論理回路 | |
JPH1041807A (ja) | Cmos集積回路の動作特性の最適化 | |
US20100182076A1 (en) | Semiconductor integrated circuit device | |
US6538493B2 (en) | Semiconductor integrated circuit | |
JPH10187270A (ja) | 半導体集積回路装置 | |
US20070267702A1 (en) | Dynamic threshold P-channel MOSFET for ultra-low voltage ultra-low power applications | |
JPH10189883A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080304 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110712 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |