JP2016136725A - 半導体集積回路 - Google Patents

半導体集積回路 Download PDF

Info

Publication number
JP2016136725A
JP2016136725A JP2016011401A JP2016011401A JP2016136725A JP 2016136725 A JP2016136725 A JP 2016136725A JP 2016011401 A JP2016011401 A JP 2016011401A JP 2016011401 A JP2016011401 A JP 2016011401A JP 2016136725 A JP2016136725 A JP 2016136725A
Authority
JP
Japan
Prior art keywords
transistor
drain
source
oxide semiconductor
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016011401A
Other languages
English (en)
Other versions
JP6076516B2 (ja
Inventor
修平 長塚
Shuhei Nagatsuka
修平 長塚
裕人 八窪
Hiroto Yakubo
裕人 八窪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016136725A publication Critical patent/JP2016136725A/ja
Application granted granted Critical
Publication of JP6076516B2 publication Critical patent/JP6076516B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】記憶装置の消費電力を低減し、記憶装置の面積を低減し、記憶装置を構成するトランジスタの数を低減する半導体集積回路を提供する。【解決手段】第１の出力信号及び第２の出力信号の電位を比較する比較器２０１と、第１の酸化物半導体トランジスタ１０１及び第１のシリコントランジスタ１１５を有する第１のメモリ部２０２と、第２の酸化物半導体トランジスタ１０２及び第２のシリコントランジスタ１１６を有する第２のメモリ部２０３と、当該第１の出力信号及び当該第２の出力信号の電位を確定する出力電位確定器２０４とを有する。当該第１の酸化物半導体トランジスタのソース又はドレインの一方は、当該第１のシリコントランジスタのゲートに電気的に接続されており、当該第２の酸化物半導体トランジスタのソース又はドレインの一方は、当該第２のシリコントランジスタのゲートに電気的に接続されている。【選択図】図２

Description

開示される発明の一態様は、酸化物半導体層を有する半導体集積回路に関する。
中央演算処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの
信号処理装置は、その用途によって多種多様な構成を有している。信号処理装置は、一般
的に、データやプログラムを記憶するためのメインメモリの他に、レジスタ、キャッシュ
メモリなど、各種の記憶回路が設けられている。レジスタは、演算処理やプログラムの実
行状態の保持などのために一時的にデータ信号を保持する役割を担っている。また、キャ
ッシュメモリは、演算装置とメインメモリの間に介在し、低速なメインメモリへのアクセ
スを減らして演算処理を高速化させることを目的として設けられている。
当該レジスタを構成する回路として、ラッチ回路が挙げられる（特許文献１参照）。ラッ
チ回路の具体的な回路構成としては、例えば、２つのクロックドインバータ及び１つのイ
ンバータを有するラッチ回路が挙げられる。
ラッチ回路として、例えば強誘電体キャパシタを用いたラッチ回路が知られている（特許
文献１参照）。
特開２００５−２３６３５５号公報
ラッチ回路では、高電位基準電位である電源電位Ｖｘから低電位基準電位（例えば接地電
位ＧＮＤ）との間にリーク電流のパスが複数存在する。そのため、ラッチ回路が待機状態
の場合では、消費電力が大きい。
以上を鑑みて、開示される発明の一様態において、記憶装置の消費電力を低減することを
課題の一とする。
開示される発明の一様態において、記憶装置の面積を低減することを課題の一とする。
開示される発明の一様態において、記憶装置を構成するトランジスタの数を低減すること
を課題の一とする。
開示される発明の一様態の記憶装置は、第１のトランジスタ、第２のトランジスタ、第３
のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、第７
のトランジスタ、第８のトランジスタ、及び第９のトランジスタを有している。
第１のトランジスタ及び第２のトランジスタの２つのトランジスタとして、例えば酸化物
半導体層にチャネルが形成されるトランジスタ（酸化物半導体トランジスタ）を用いる。
当該酸化物半導体トランジスタはリーク電流（オフ電流ともいう）が極小という利点を有
する。なお当該酸化物半導体トランジスタは、ｎチャネル型トランジスタである。
第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、
第７のトランジスタ、第８のトランジスタ、及び第９のトランジスタの７つのトランジス
タとして、例えばシリコン（珪素）層にチャネルが形成されるトランジスタ（シリコント
ランジスタ）を用いる。また第３のトランジスタ、第４のトランジスタ、第５のトランジ
スタ、及び第６のトランジスタの４つのトランジスタとして、ｐチャネル型トランジスタ
を用いる。第７のトランジスタ、第８のトランジスタ、及び第９のトランジスタの３つの
トランジスタとして、ｎチャネル型トランジスタを用いる。
第１のトランジスタのゲートには、クロック信号ＣＬＫと位相が反転した信号ＣＬＫＢが
入力され、第２のトランジスタのゲートと電気的に接続されている。第１のトランジスタ
のソース又はドレインの一方には、入力信号Ａが入力される。第１のトランジスタのソー
ス又はドレインの他方は、第７のトランジスタのゲートと電気的に接続されている。なお
第１のトランジスタのソース又はドレインの他方と第７のトランジスタのゲートとの接続
部分をノードＭ１とする。
第２のトランジスタのゲートには、クロック信号ＣＬＫと位相が反転した信号ＣＬＫＢが
入力され、第１のトランジスタのゲートと電気的に接続されている。第２のトランジスタ
のソース又はドレインの一方には、入力信号Ａと位相が反転した信号ＡＢが入力される。
第２のトランジスタのソース又はドレインの他方は、第８のトランジスタのゲートと電気
的に接続されている。なお第２のトランジスタのソース又はドレインの他方と第８のトラ
ンジスタのゲートとの接続部分をノードＭ２とする。
第３のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第３のトランジス
タのソース又はドレインの一方は、電源電位が入力され、第４のトランジスタのソース又
はドレインの一方、第５のトランジスタのソース又はドレインの一方、第６のトランジス
タのソース又はドレインの一方と電気的に接続されている。第３のトランジスタのソース
又はドレインの他方から、出力信号ＯＵＴ２が出力される。第３のトランジスタのソース
又はドレインの他方は、第４のトランジスタのソース又はドレインの他方、第５のトラン
ジスタのゲート、第７のトランジスタのソース又はドレインの一方と電気的に接続されて
いる。
第４のトランジスタのゲートから出力信号ＯＵＴ１が出力される。第４のトランジスタの
ゲートは、第５のトランジスタのソース又はドレインの他方、第６のトランジスタのソー
ス又はドレインの他方、第８のトランジスタのソース又はドレインの一方と電気的に接続
されている。第４のトランジスタのソース又はドレインの一方は、電源電位が入力され、
第３のトランジスタのソース又はドレインの一方、第５のトランジスタのソース又はドレ
インの一方、第６のトランジスタのソース又はドレインの一方と電気的に接続されている
。第４のトランジスタのソース又はドレインの他方から出力信号ＯＵＴ２が出力される。
第４のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はド
レインの他方、第５のトランジスタのゲート、第７のトランジスタのソース又はドレイン
の一方と電気的に接続されている。
第５のトランジスタのゲートから、出力信号ＯＵＴ２が出力される。第５のトランジスタ
のゲートは、第３のトランジスタのソース又はドレインの他方、第４のトランジスタのソ
ース又はドレインの他方、第７のトランジスタのソース又はドレインの一方と電気的に接
続されている。第５のトランジスタのソース又はドレインの一方は、電源電位が入力され
、第３のトランジスタのソース又はドレインの一方、第４のトランジスタのソース又はド
レインの一方、第６のトランジスタのソース又はドレインの一方と電気的に接続されてい
る。第５のトランジスタのソース又はドレインの他方から、出力信号ＯＵＴ１が出力され
る。第５のトランジスタのソース又はドレインの他方は、第４のトランジスタのゲート、
第６のトランジスタのソース又はドレインの他方、第８のトランジスタのソース又はドレ
インの一方と電気的に接続されている。
第６のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第６のトランジス
タのソース又はドレインの一方は、電源電位が入力され、第３のトランジスタのソース又
はドレインの一方、第４のトランジスタのソース又はドレインの一方、第５のトランジス
タのソース又はドレインの一方と電気的に接続されている。第６のトランジスタのソース
又はドレインの他方から、出力信号ＯＵＴ１が出力される。第６のトランジスタのソース
又はドレインの他方は、第４のトランジスタのゲート、第５のトランジスタのソース又は
ドレインの他方、第８のトランジスタのソース又はドレインの一方と電気的に接続されて
いる。
第７のトランジスタのゲートは、第１のトランジスタのソース又はドレインの他方と電気
的に接続されている。第７のトランジスタのソース又はドレインの一方から、出力信号Ｏ
ＵＴ２が出力される。第７のトランジスタのソース又はドレインの一方は、第３のトラン
ジスタのソース又はドレインの他方、第４のトランジスタのソース又はドレインの他方、
第５のトランジスタのゲートと電気的に接続されている。第７のトランジスタのソース又
はドレインの他方は、第８のトランジスタのソース又はドレインの他方、第９のトランジ
スタのソース又はドレインの一方と電気的に接続されている。
第８のトランジスタのゲートは、第２のトランジスタのソース又はドレインの他方と電気
的に接続されている。第８のトランジスタのソース又はドレインの一方から、出力信号Ｏ
ＵＴ１が出力される。第８のトランジスタのソース又はドレインの一方は、第４のトラン
ジスタのゲート、第５のトランジスタのソース又はドレインの他方、第６のトランジスタ
のソース又はドレインの他方と電気的に接続されている。第８のトランジスタのソース又
はドレインの他方は、第７のトランジスタのソース又はドレインの他方、第９のトランジ
スタのソース又はドレインの一方と電気的に接続されている。
第９のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第９のトランジス
タのソース又はドレインの一方は、第７のトランジスタのソース又はドレインの他方、第
８のトランジスタのソース又はドレインの他方と電気的に接続されている。第９のトラン
ジスタのソース又はドレインの他方は、低電位基準電位、例えば接地電位ＧＮＤが印加さ
れる。
当該記憶装置では、高電位基準電位である電源電位から低電位基準電位までにリーク電流
のパスが１つしか存在しない。リーク電流のパスが１つしか存在しないため、待機状態の
記憶装置の消費電力を低減することができる。
開示される発明の一様態の別の記憶装置は、第１のトランジスタ、第２のトランジスタ、
第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、
第７のトランジスタ、第８のトランジスタ、及び第９のトランジスタを有している。
第１のトランジスタ及び第２のトランジスタの２つのトランジスタとして、例えば酸化物
半導体トランジスタを用いる。
第３のトランジスタ、第４のトランジスタ、第５のトランジスタ、第６のトランジスタ、
第７のトランジスタ、第８のトランジスタ、及び第９のトランジスタの７つのトランジス
タとして、例えばシリコントランジスタを用いる。また第３のトランジスタ、第４のトラ
ンジスタ、第５のトランジスタ、及び第６のトランジスタの４つのトランジスタとして、
ｎチャネル型トランジスタを用いる。第７のトランジスタ、第８のトランジスタ、及び第
９のトランジスタの３つのトランジスタとして、ｐチャネル型トランジスタを用いる。
第１のトランジスタのゲートには、クロック信号ＣＬＫが入力され、第２のトランジスタ
のゲートと電気的に接続されている。第１のトランジスタのソース又はドレインの一方に
は、入力信号Ａが入力される。第１のトランジスタのソース又はドレインの他方は、第７
のトランジスタのゲートと電気的に接続されている。なお第１のトランジスタのソース又
はドレインの他方と第７のトランジスタのゲートとの接続部分をノードＭ３とする。
第２のトランジスタのゲートには、クロック信号ＣＬＫが入力され、第１のトランジスタ
のゲートと電気的に接続されている。第２のトランジスタのソース又はドレインの一方に
は、入力信号Ａと位相が反転した信号ＡＢが入力される。第２のトランジスタのソース又
はドレインの他方は、第８のトランジスタのゲートと電気的に接続されている。なお第２
のトランジスタのソース又はドレインの他方と第８のトランジスタのゲートとの接続部分
をノードＭ４とする。
第３のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第３のトランジス
タのソース又はドレインの一方は、低電位基準電位、例えば接地電位ＧＮＤが入力され、
第４のトランジスタのソース又はドレインの一方、第５のトランジスタのソース又はドレ
インの一方、第６のトランジスタのソース又はドレインの一方と電気的に接続されている
。第３のトランジスタのソース又はドレインの他方から、出力信号ＯＵＴ２が出力される
。第３のトランジスタのソース又はドレインの他方は、第４のトランジスタのソース又は
ドレインの他方、第５のトランジスタのゲート、第７のトランジスタのソース又はドレイ
ンの一方と電気的に接続されている。
第４のトランジスタのゲートから出力信号ＯＵＴ１が出力される。第４のトランジスタの
ゲートは、第５のトランジスタのソース又はドレインの他方、第６のトランジスタのソー
ス又はドレインの他方、第８のトランジスタのソース又はドレインの一方と電気的に接続
されている。第４のトランジスタのソース又はドレインの一方は、低電位基準電位、例え
ば接地電位ＧＮＤが入力され、第３のトランジスタのソース又はドレインの一方、第５の
トランジスタのソース又はドレインの一方、第６のトランジスタのソース又はドレインの
一方と電気的に接続されている。第４のトランジスタのソース又はドレインの他方から出
力信号ＯＵＴ２が出力される。第４のトランジスタのソース又はドレインの他方は、第３
のトランジスタのソース又はドレインの他方、第５のトランジスタのゲート、第７のトラ
ンジスタのソース又はドレインの一方と電気的に接続されている。
第５のトランジスタのゲートから、出力信号ＯＵＴ２が出力される。第５のトランジスタ
のゲートは、第３のトランジスタのソース又はドレインの他方、第４のトランジスタのソ
ース又はドレインの他方、第７のトランジスタのソース又はドレインの一方と電気的に接
続されている。第５のトランジスタのソース又はドレインの一方は、低電位基準電位、例
えば接地電位ＧＮＤが入力され、第３のトランジスタのソース又はドレインの一方、第４
のトランジスタのソース又はドレインの一方、第６のトランジスタのソース又はドレイン
の一方と電気的に接続されている。第５のトランジスタのソース又はドレインの他方から
、出力信号ＯＵＴ１が出力される。第５のトランジスタのソース又はドレインの他方は、
第４のトランジスタのゲート、第６のトランジスタのソース又はドレインの他方、第８の
トランジスタのソース又はドレインの一方と電気的に接続されている。
第６のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第６のトランジス
タのソース又はドレインの一方は低電位基準電位、例えば接地電位ＧＮＤが入力され、第
３のトランジスタのソース又はドレインの一方、第４のトランジスタのソース又はドレイ
ンの一方、第５のトランジスタのソース又はドレインの一方と電気的に接続されている。
第６のトランジスタのソース又はドレインの他方から、出力信号ＯＵＴ１が出力される。
第６のトランジスタのソース又はドレインの他方は、第４のトランジスタのゲート、第５
のトランジスタのソース又はドレインの他方、第８のトランジスタのソース又はドレイン
の一方と電気的に接続されている。
第７のトランジスタのゲートは、第１のトランジスタのソース又はドレインの他方と電気
的に接続されている。第７のトランジスタのソース又はドレインの一方から、出力信号Ｏ
ＵＴ２が出力される。第７のトランジスタのソース又はドレインの一方は、第３のトラン
ジスタのソース又はドレインの他方、第４のトランジスタのソース又はドレインの他方、
第５のトランジスタのゲートと電気的に接続されている。第７のトランジスタのソース又
はドレインの他方は、第８のトランジスタのソース又はドレインの他方、第９のトランジ
スタのソース又はドレインの一方と電気的に接続されている。
第８のトランジスタのゲートは、第２のトランジスタのソース又はドレインの他方と電気
的に接続されている。第８のトランジスタのソース又はドレインの一方から、出力信号Ｏ
ＵＴ１が出力される。第８のトランジスタのソース又はドレインの一方は、第４のトラン
ジスタのゲート、第５のトランジスタのソース又はドレインの他方、第６のトランジスタ
のソース又はドレインの他方と電気的に接続されている。第８のトランジスタのソース又
はドレインの他方は、第７のトランジスタのソース又はドレインの他方、第９のトランジ
スタのソース又はドレインの一方と電気的に接続されている。
第９のトランジスタのゲートには、クロック信号ＣＬＫが入力される。第９のトランジス
タのソース又はドレインの一方は、第７のトランジスタのソース又はドレインの他方、第
８のトランジスタのソース又はドレインの他方と電気的に接続されている。第９のトラン
ジスタのソース又はドレインの他方は、電源電位が印加される。
上記記憶装置では、高電位基準電位である電源電位から低電位基準電位までにリーク電流
のパスが１つしか存在しない。リーク電流のパスが１つしか存在しないため、待機状態の
記憶装置の消費電力を低減ことができる。
また上記酸化物半導体トランジスタ及びシリコントランジスタを重畳して形成することで
、記憶装置の面積を低減することができる。
また上記記憶装置は、９つのトランジスタによって構成される。これは従来の記憶装置が
有するトランジスタの数より少ない。よって開示される発明により、記憶装置を構成する
トランジスタの数を低減することができる。
なお、開示される発明の一様態の記憶装置は、酸化物半導体又はシリコン（珪素）を用い
た半導体装置であると言える。
開示される発明の一様態は、第１の出力信号及び第２の出力信号の電位を比較する比較器
と、酸化物半導体層にチャネル形成領域が形成される第１の酸化物半導体トランジスタ及
びシリコン層にチャネル形成領域が形成される第１のシリコントランジスタを有する第１
のメモリ部と、第２の酸化物半導体トランジスタ及び第２のシリコントランジスタを有す
る第２のメモリ部と、当該第１の出力信号及び当該第２の出力信号の電位を確定する出力
電位確定器とを有し、当該第１の酸化物半導体トランジスタのソース又はドレインの一方
は、当該第１のシリコントランジスタのゲートに電気的に接続されており、当該第２の酸
化物半導体トランジスタのソース又はドレインの一方は、当該第２のシリコントランジス
タのゲートに電気的に接続されており、当該第１の出力信号は当該比較器及び当該第１の
メモリ部から出力され、当該第２の出力信号は当該比較器及び当該第２のメモリ部から出
力されることを特徴とする半導体集積回路に関する。
開示される発明の一様態において、当該比較器は、高電位基準電位と接続され、当該出力
電位確定器は、低電位基準電位と接続されていることを特徴とする。
開示される発明の一様態において、当該第１のシリコントランジスタ及び当該第２のシリ
コントランジスタは、ｎチャネル型トランジスタであることを特徴とする。
開示される発明の一様態において、当該比較器は、低電位基準電位と接続され、当該出力
電位確定器は、高電位基準電位と接続されていることを特徴とする。
開示される発明の一様態において、当該第１のシリコントランジスタ及び当該第２のシリ
コントランジスタは、ｐチャネル型トランジスタであることを特徴とする。
開示される発明の一様態において、当該第１の酸化物半導体トランジスタのソース又はド
レインの一方及び当該第１のシリコントランジスタのゲートと接続する第１の保持容量、
及び、当該第２の酸化物半導体トランジスタのソース又はドレインの一方及び当該第２の
シリコントランジスタのゲートと接続する第２の保持容量が設けられていることを特徴と
する。
開示される発明の一様態において、当該第１の酸化物半導体トランジスタ及び当該第２の
酸化物半導体トランジスタは、当該第１のシリコントランジスタ及び当該第２のシリコン
トランジスタに重畳して形成されることを特徴とする。
開示される発明の一様態は、高電位基準電位と接続され、第１の出力信号及び第２の出力
信号の電位を比較する比較器と、酸化物半導体層にチャネル形成領域が形成される第１の
酸化物半導体トランジスタ及び第２の酸化物半導体トランジスタを有する第１のメモリ部
と、第３の酸化物半導体トランジスタ及び第４の酸化物半導体トランジスタを有する第２
のメモリ部と、低電位基準電位と接続され、当該第１の出力信号及び当該第２の出力信号
の電位を確定する出力電位確定器とを有し、当該第１の酸化物半導体トランジスタのソー
ス又はドレインの一方は、当該第２の酸化物半導体トランジスタのゲートに電気的に接続
されており、当該第３の酸化物半導体トランジスタのソース又はドレインの一方は、当該
第４の酸化物半導体トランジスタのゲートに電気的に接続されており、当該第１の出力信
号は当該比較器及び当該第１のメモリ部から出力され、当該第２の出力信号は当該比較器
及び当該第２のメモリ部から出力されることを特徴とする半導体集積回路に関する。
開示される発明の一様態において、当該第１の酸化物半導体トランジスタのソース又はド
レインの一方及び当該第２の酸化物半導体トランジスタのゲートと接続する第１の保持容
量、及び、当該第３の酸化物半導体トランジスタのソース又はドレインの一方及び当該第
４の酸化物半導体トランジスタのゲートと接続する第２の保持容量が設けられていること
を特徴とする。
開示される発明の一様態において、当該比較器は、４つのトランジスタを有することを特
徴とする。
開示される発明の一様態において、当該比較器のトランジスタのそれぞれは、ｐチャネル
型シリコントランジスタであることを特徴とする。
開示される発明の一様態において、当該比較器のトランジスタのそれぞれは、ｎチャネル
型シリコントランジスタであることを特徴とする。
開示される発明の一様態において、当該比較器のトランジスタのそれぞれは、酸化物半導
体トランジスタであることを特徴とする。
開示される発明の一様態において、当該出力電位確定器は、１つのトランジスタを有する
ことを特徴とする。
開示される発明の一様態において、当該出力電位確定器のトランジスタは、ｎチャネル型
シリコントランジスタであることを特徴とする。
開示される発明の一様態において、当該出力電位確定器のトランジスタは、酸化物半導体
トランジスタであることを特徴とする。
開示される発明の一様態において、当該出力電位確定器のトランジスタは、ｐチャネル型
シリコントランジスタであることを特徴とする。
開示される発明の一様態により、記憶装置の消費電力を低減することができる。
開示される発明の一様態により、記憶装置の面積を低減することができる。
開示される発明の一様態により、記憶装置を構成するトランジスタの数を低減することが
できる。
記憶装置のブロック図。 記憶装置の回路図。 ラッチ回路、インバータ、クロックドインバータの回路図。 ラッチ回路の回路図。 記憶装置の回路図。 記憶装置の動作を示すタイミングチャート。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 記憶装置のブロック図。 記憶装置の回路図。 記憶装置の回路図。 記憶装置の動作を示すタイミングチャート。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 記憶装置の動作を示す図。 酸化物半導体トランジスタの断面図。 記憶装置の構成を示す断面図。 記憶装置を用いたＣＰＵのブロック図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 酸化物材料の構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 計算に用いたトランジスタの断面構造を説明する図。 酸化物半導体膜を用いたトランジスタ特性のグラフ。 試料１のトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 試料２であるトランジスタのＢＴ試験後のＶｇ−Ｉｄ特性を示す図。 Ｉｄおよび電界効果移動度のＶｇ依存性を示す図。 基板温度としきい値電圧の関係および基板温度と電界効果移動度の関係を示す図。 試料Ａおよび試料ＢのＸＲＤスペクトルを示す図。 トランジスタのオフ電流と測定時基板温度との関係を示す図。 トランジスタの構造を示す図。 トランジスタの構造を示す図。 酸化物材料の構造を説明する図。
以下、本明細書に開示された発明の実施の態様について、図面を参照して説明する。但し
、本明細書に開示された発明は多くの異なる態様で実施することが可能であり、本明細書
に開示された発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変
更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限
定して解釈されるものではない。なお、以下に示す図面において、同一部分又は同様な機
能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお本明細書に開示された発明において、半導体装置とは、半導体を利用することで機能
する素子及び装置全般を指し、電子回路、表示装置、発光装置等を含む電気装置およびそ
の電気装置を搭載した電子機器をその範疇とする。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、説明を分かりやすくす
るために、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示す
る発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同
を避けるために付すものであり、数的に限定するものではないことを付記する。
［実施の形態１］
＜記憶装置の構成＞
図１に本実施の形態の記憶装置のブロック図を示す。図１に示す記憶装置１００は、比較
器２０１、メモリ部２０２、メモリ部２０３、出力電位確定器２０４を有している。
比較器２０１は、出力信号ＯＵＴ１及び出力信号ＯＵＴ２の電位の比較を行う機能を有す
る。比較器２０１は、高電位基準電位である電源電位Ｖｘ及びクロック信号ＣＬＫが入力
される。また比較器２０１は、メモリ部２０２と電気的に接続され、出力信号ＯＵＴ２を
出力する。また比較器２０１は、メモリ部２０３と電気的に接続され、出力信号ＯＵＴ１
を出力する。
具体的な動作は後述するが、出力信号ＯＵＴ１又は出力信号ＯＵＴ２のいずれか一方がロ
ーレベル電位（ＶＳＳ）となったとき、比較器２０１により、出力信号ＯＵＴ１又は出力
信号ＯＵＴ２の他方にハイレベル電位（ＶＤＤ）が供給される。
メモリ部２０２は、データ信号を記憶する機能を有する。メモリ部２０２は、クロック信
号ＣＬＫと位相が反転した信号ＣＬＫＢ、及び入力信号Ａが入力される。またメモリ部２
０２は、比較器２０１に電気的に接続され、出力信号ＯＵＴ２を出力する。またメモリ部
２０２は、メモリ部２０３及び出力電位確定器２０４と電気的に接続されている。
メモリ部２０３は、データ信号を記憶する機能を有する。メモリ部２０３は、クロック信
号ＣＬＫと位相が反転した信号ＣＬＫＢ、及び入力信号Ａと位相が反転した信号ＡＢが入
力される。またメモリ部２０３は、比較器２０１に電気的に接続され、出力信号ＯＵＴ１
を出力する。またメモリ部２０３は、メモリ部２０２及び出力電位確定器２０４と電気的
に接続されている。
出力電位確定器２０４は、出力信号ＯＵＴ１及び出力信号ＯＵＴ２の電位を確定する機能
を有する。出力電位確定器２０４は、クロック信号ＣＬＫが入力される。また出力電位確
定器２０４は、メモリ部２０２及びメモリ部２０３と電気的に接続されている。また出力
電位確定器２０４は、低電位基準電位、例えば接地電位ＧＮＤが入力される。
なお本実施の形態の記憶装置１００では、高電位基準電位である電源電位Ｖｘは常にハイ
レベル電位（ＶＤＤ）であり、低電位基準電位は、ローレベル電位（ＶＳＳ）、例えば接
地電位ＧＮＤである。
比較器２０１は、出力信号ＯＵＴ１及び出力信号ＯＵＴ２の電位を比較する。クロック信
号ＣＬＫがハイレベル電位（ＶＤＤ）の時、出力信号ＯＵＴ１又は出力信号ＯＵＴ２のい
ずれか一方がローレベル電位（ＶＳＳ）となると、比較器２０１を介して、出力信号ＯＵ
Ｔ１又は出力信号ＯＵＴ２のいずれか他方に、電源電位Ｖｘからハイレベル電位（ＶＤＤ
）が供給される（後述の期間Ｔ２及び期間Ｔ４参照）。
メモリ部２０２及びメモリ部２０３はそれぞれ、クロック信号ＣＬＫがローレベル電位（
ＶＳＳ）の時に、入力信号Ａ及び信号ＡＢが入力される。またメモリ部２０２及びメモリ
部２０３はそれぞれ、入力された入力信号Ａ及び信号ＡＢを保持する（プリチャージ）（
後述の期間Ｔ１及び期間Ｔ３参照）。
またクロック信号ＣＬＫがハイレベル電位（ＶＤＤ）の時に、メモリ部２０２及びメモリ
部２０３は、それぞれ入力された入力信号Ａ及び信号ＡＢを出力する（後述の期間Ｔ２及
び期間Ｔ４参照）。
出力電位確定器２０４は、クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）の時に導通状
態となり、記憶装置１００に低電位基準電位、例えば接地電位ＧＮＤを供給する。
図２に本実施の形態の記憶装置１００の詳細な回路図を示す。
図２に示す記憶装置１００は、第１のトランジスタ１０１、第２のトランジスタ１０２、
第３のトランジスタ１１１、第４のトランジスタ１１２、第５のトランジスタ１１３、第
６のトランジスタ１１４、第７のトランジスタ１１５、第８のトランジスタ１１６、及び
第９のトランジスタ１１７を有している。
比較器２０１は、第３のトランジスタ１１１、第４のトランジスタ１１２、第５のトラン
ジスタ１１３、第６のトランジスタ１１４によって形成されている。メモリ部２０２は、
第１のトランジスタ１０１及び第７のトランジスタ１１５によって形成されている。メモ
リ部２０３は、第２のトランジスタ１０２及び第８のトランジスタ１１６によって形成さ
れている。出力電位確定器２０４は、第９のトランジスタ１１７によって形成されている
。
第１のトランジスタ１０１及び第２のトランジスタ１０２の２つのトランジスタとして、
例えば酸化物半導体層にチャネルが形成されるトランジスタ（酸化物半導体トランジスタ
）を用いる。当該酸化物半導体トランジスタはリーク電流（オフ電流ともいう）が極めて
小さいという利点を有する。なお当該酸化物半導体トランジスタは、ｎチャネル型トラン
ジスタである。
第３のトランジスタ１１１、第４のトランジスタ１１２、第５のトランジスタ１１３、第
６のトランジスタ１１４、第７のトランジスタ１１５、第８のトランジスタ１１６、及び
第９のトランジスタ１１７の７つのトランジスタとして、例えばシリコン（珪素）層にチ
ャネルが形成されるトランジスタ（シリコントランジスタ）を用いる。当該シリコン（珪
素）層は、単結晶珪素層、微結晶珪素層、非晶質珪素層であってもよい。また第３のトラ
ンジスタ１１１、第４のトランジスタ１１２、第５のトランジスタ１１３、及び第６のト
ランジスタ１１４の４つのトランジスタとして、ｐチャネル型トランジスタを用いる。第
７のトランジスタ１１５、第８のトランジスタ１１６、及び第９のトランジスタ１１７の
３つのトランジスタとして、ｎチャネル型トランジスタを用いる。
なおｎチャネル型トランジスタである第７のトランジスタ１１５、第８のトランジスタ１
１６、及び第９のトランジスタ１１７の３つのトランジスタは、シリコントランジスタで
なくてもよく、第１のトランジスタ１０１及び第２のトランジスタ１０２と同様に、酸化
物半導体トランジスタであってもよい。
第１のトランジスタ１０１のゲートには、クロック信号ＣＬＫと位相が反転した信号ＣＬ
ＫＢが入力され、第２のトランジスタ１０２のゲートと電気的に接続されている。第１の
トランジスタ１０１のソース又はドレインの一方には、入力信号Ａが入力される。第１の
トランジスタ１０１のソース又はドレインの他方は、第７のトランジスタ１１５のゲート
と電気的に接続されている。なお第１のトランジスタ１０１のソース又はドレインの他方
と第７のトランジスタ１１５のゲートとの接続部分をノードＭ１とする。
第２のトランジスタ１０２のゲートには、クロック信号ＣＬＫと位相が反転した信号ＣＬ
ＫＢが入力され、第１のトランジスタ１０１のゲートと電気的に接続されている。第２の
トランジスタ１０２のソース又はドレインの一方には、入力信号Ａと位相が反転した信号
ＡＢが入力される。第２のトランジスタ１０２のソース又はドレインの他方は、第８のト
ランジスタ１１６のゲートと電気的に接続されている。なお第２のトランジスタ１０２の
ソース又はドレインの他方と第８のトランジスタ１１６のゲートとの接続部分をノードＭ
２とする。
第３のトランジスタ１１１のゲートには、クロック信号ＣＬＫが入力される。第３のトラ
ンジスタ１１１のソース又はドレインの一方は、電源電位Ｖｘが入力され、第４のトラン
ジスタ１１２のソース又はドレインの一方、第５のトランジスタ１１３のソース又はドレ
インの一方、第６のトランジスタ１１４のソース又はドレインの一方と電気的に接続され
ている。第３のトランジスタ１１１のソース又はドレインの他方から、出力信号ＯＵＴ２
が出力される。第３のトランジスタ１１１のソース又はドレインの他方は、第４のトラン
ジスタ１１１のソース又はドレインの他方、第５のトランジスタ１１３のゲート、第７の
トランジスタ１１５のソース又はドレインの一方と電気的に接続されている。
第４のトランジスタ１１２のゲートから出力信号ＯＵＴ１が出力される。第４のトランジ
スタ１１２のゲートは、第５のトランジスタ１１３のソース又はドレインの他方、第６の
トランジスタ１１４のソース又はドレインの他方、第８のトランジスタ１１６のソース又
はドレインの一方と電気的に接続されている。第４のトランジスタ１１２のソース又はド
レインの一方は、電源電位Ｖｘが入力され、第３のトランジスタ１１１のソース又はドレ
インの一方、第５のトランジスタ１１３のソース又はドレインの一方、第６のトランジス
タ１１４のソース又はドレインの一方と電気的に接続されている。第４のトランジスタ１
１２のソース又はドレインの他方から出力信号ＯＵＴ２が出力される。第４のトランジス
タ１１２のソース又はドレインの他方は、第３のトランジスタ１１１のソース又はドレイ
ンの他方、第５のトランジスタ１１３のゲート、第７のトランジスタ１１５のソース又は
ドレインの一方と電気的に接続されている。
第５のトランジスタ１１３のゲートから、出力信号ＯＵＴ２が出力される。第５のトラン
ジスタ１１３のゲートは、第３のトランジスタ１１１のソース又はドレインの他方、第４
のトランジスタ１１２のソース又はドレインの他方、第７のトランジスタ１１５のソース
又はドレインの一方と電気的に接続されている。第５のトランジスタ１１３のソース又は
ドレインの一方は、電源電位Ｖｘが入力され、第３のトランジスタ１１１のソース又はド
レインの一方、第４のトランジスタ１１２のソース又はドレインの一方、第６のトランジ
スタ１１４のソース又はドレインの一方と電気的に接続されている。第５のトランジスタ
１１３のソース又はドレインの他方から、出力信号ＯＵＴ１が出力される。第５のトラン
ジスタ１１３のソース又はドレインの他方は、第４のトランジスタ１１２のゲート、第６
のトランジスタ１１４のソース又はドレインの他方、第８のトランジスタ１１６のソース
又はドレインの一方と電気的に接続されている。
第６のトランジスタ１１４のゲートには、クロック信号ＣＬＫが入力される。第６のトラ
ンジスタ１１４のソース又はドレインの一方は、電源電位Ｖｘが入力され、第３のトラン
ジスタ１１１のソース又はドレインの一方、第４のトランジスタ１１２のソース又はドレ
インの一方、第５のトランジスタ１１３のソース又はドレインの一方と電気的に接続され
ている。第６のトランジスタ１１４のソース又はドレインの他方から、出力信号ＯＵＴ１
が出力される。第６のトランジスタ１１４のソース又はドレインの他方は、第４のトラン
ジスタ１１２のゲート、第５のトランジスタ１１３のソース又はドレインの他方、第８の
トランジスタ１１６のソース又はドレインの一方と電気的に接続されている。
第７のトランジスタ１１５のゲートは、第１のトランジスタ１０１のソース又はドレイン
の他方と電気的に接続されている。第７のトランジスタ１１５のソース又はドレインの一
方から、出力信号ＯＵＴ２が出力される。第７のトランジスタ１１５のソース又はドレイ
ンの一方は、第３のトランジスタ１１１のソース又はドレインの他方、第４のトランジス
タ１１２のソース又はドレインの他方、第５のトランジスタ１１３のゲートと電気的に接
続されている。第７のトランジスタ１１５のソース又はドレインの他方は、第８のトラン
ジスタ１１６のソース又はドレインの他方、第９のトランジスタ１１７のソース又はドレ
インの一方と電気的に接続されている。
第８のトランジスタ１１６のゲートは、第２のトランジスタ１０２のソース又はドレイン
の他方と電気的に接続されている。第８のトランジスタ１１６のソース又はドレインの一
方から、出力信号ＯＵＴ１が出力される。第８のトランジスタ１１６のソース又はドレイ
ンの一方は、第４のトランジスタ１１２のゲート、第５のトランジスタ１１３のソース又
はドレインの他方、第６のトランジスタ１１４のソース又はドレインの他方と電気的に接
続されている。第８のトランジスタ１１６のソース又はドレインの他方は、第７のトラン
ジスタ１１５のソース又はドレインの他方、第９のトランジスタ１１７のソース又はドレ
インの一方と電気的に接続されている。
第９のトランジスタ１１７のゲートには、クロック信号ＣＬＫが入力される。第９のトラ
ンジスタ１１７のソース又はドレインの一方は、第７のトランジスタ１１５のソース又は
ドレインの他方、第８のトランジスタ１１６のソース又はドレインの他方と電気的に接続
されている。第９のトランジスタ１１７のソース又はドレインの他方は、低電位基準電位
、例えば接地電位ＧＮＤが印加される。
本実施の形態の記憶装置１００が待機状態の場合、リーク電流のパスは、高電位基準電位
である電源電位Ｖｘから低電位基準電位である接地電位ＧＮＤまで１つしか存在しない。
リーク電流のパスが１つしか存在しないため、待機状態の記憶装置１００の消費電力を抑
えることができる。
比較として従来のラッチ回路を図３に示す。図３（Ａ）に示すラッチ回路１２０は、クロ
ックドインバータ１２１、インバータ１２２、クロックドインバータ１２３を有している
。
クロックドインバータ１２１の入力端子は、ラッチ回路１２０の入力端子ＩＮとして機能
する。クロックドインバータ１２１の出力端子は、インバータ１２２の入力端子及びクロ
ックドインバータ１２３の出力端子と電気的に接続されている。
インバータ１２２の入力端子は、クロックドインバータ１２１の出力端子及びクロックド
インバータ１２３の出力端子と電気的に接続されている。インバータ１２２の出力端子は
、クロックドインバータ１２３の入力端子に電気的に接続されており、ラッチ回路１２０
の出力端子ＯＵＴとして機能する。
クロックドインバータ１２３の入力端子は、インバータ１２２の出力端子に電気的に接続
されており、ラッチ回路１２０の出力端子ＯＵＴとして機能する。クロックドインバータ
１２１の出力端子は、インバータ１２２の入力端子及びクロックドインバータ１２３の出
力端子と電気的に接続されている。
インバータ１２２として用いることが可能な回路構成の例を図３（Ｂ）に示す。
図３（Ｂ）に示されるインバータ１３０は、ｐチャネル型トランジスタであるトランジス
タ１３１及びｎチャネル型トランジスタであるトランジスタ１３２を有している。
インバータ１３０のトランジスタ１３１のゲートは、トランジスタ１３２のゲートと電気
的に接続されており、インバータ１３０の入力端子ＩＮとして機能する。トランジスタ１
３１のソース又はドレインの一方は、電源電位Ｖｘが印加される。トランジスタ１３１の
ソース又はドレインの他方は、トランジスタ１３２のソース又はドレインの一方と電気的
に接続されており、インバータ１３０の出力端子ＯＵＴとして機能する。
インバータ１３０のトランジスタ１３２のゲートは、トランジスタ１３１のゲートと電気
的に接続されており、インバータ１３０の入力端子ＩＮとして機能する。トランジスタ１
３２のソース又はドレインの一方は、トランジスタ１３１のソース又はドレインの他方と
電気的に接続されており、インバータ１３０の出力端子ＯＵＴとして機能する。トランジ
スタ１３２のソース又はドレインの他方は、低電位基準電位、例えば接地電位ＧＮＤが印
加される。
クロックドインバータ１２１及びクロックドインバータ１２３のそれぞれとして用いるこ
とが可能な回路構成の例を図３（Ｃ）に示す。
図３（Ｃ）に示すクロックドインバータ１４０は、ｐチャネル型トランジスタであるトラ
ンジスタ１４１、ｐチャネル型トランジスタであるトランジスタ１４２、ｎチャネル型ト
ランジスタであるトランジスタ１４３、ｎチャネル型トランジスタであるトランジスタ１
４４を有している。
トランジスタ１４１のゲートは、トランジスタ１４４のゲートと電気的に接続されており
、クロックドインバータ１４０の入力端子ＩＮとして機能する。トランジスタ１４１のソ
ース又はドレインの一方は、電源電位Ｖｘが印加される。トランジスタ１４１のソース又
はドレインの他方は、トランジスタ１４２のソース又はドレインの一方と電気的に接続さ
れている。
トランジスタ１４２のゲートには、クロック信号ＣＬＫが入力される。トランジスタ１４
２のソース又はドレインの一方は、トランジスタ１４１のソース又はドレインの他方と電
気的に接続されている。トランジスタ１４２のソース又はドレインの他方は、トランジス
タ１４３のソース又はドレインの一方と電気的に接続され、クロックドインバータ１４０
の出力端子ＯＵＴとして機能する。
トランジスタ１４３のゲートには、クロック信号ＣＬＫと位相が反転した信号ＣＬＫＢが
入力される。トランジスタ１４３のソース又はドレインの一方は、トランジスタ１４２の
ソース又はドレインの他方と電気的に接続され、クロックドインバータ１４０の出力端子
ＯＵＴとして機能する。トランジスタ１４３のソース又はドレインの他方は、トランジス
タ１４４のソース又はドレインの一方と電気的に接続されている。
トランジスタ１４４のゲートは、トランジスタ１４１のゲートと電気的に接続されており
、クロックドインバータ１４０の入力端子ＩＮとして機能する。トランジスタ１４４のソ
ース又はドレインの一方は、トランジスタ１４３のソース又はドレインの他方と電気的に
接続されている。トランジスタ１４４のソース又はドレインの他方は、低電位基準電位、
例えば接地電位ＧＮＤが印加される。
インバータ１２２としてインバータ１３０、クロックドインバータ１２１及びクロックド
インバータ１２３のそれぞれとしてクロックドインバータ１４０（クロックドインバータ
１４０Ａ及びクロックドインバータ１４０Ｂ）を用いた場合のラッチ回路１２０の具体的
な回路構成を図４に示す。なお図４において、クロックドインバータ１４０Ａ及びクロッ
クドインバータ１４０Ｂ、並びにそれぞれに含まれるトランジスタは、クロックドインバ
ータ１４０と同様であり、それぞれ「Ａ」及び「Ｂ」を追加して表記している。
図４に示されるように、ラッチ回路１２０において、高電位基準電位である電源電位Ｖｘ
から低電位基準電位（接地電位ＧＮＤ）へのリーク電流のパスは３つ存在する（パスＩ１
〜パスＩ３）。よってラッチ回路１２０の待機状態における消費電力は増大する恐れがあ
る。
一方、上述のように、本実施の形態の記憶装置１００は、高電位基準電位である電源電位
Ｖｘから低電位基準電位（接地電位ＧＮＤ）へのリーク電流のパスは１つである。そのた
め、本実施の形態の記憶装置１００の待機状態での消費電力が低減できる。
また本実施の形態の記憶装置１００では、２つの酸化物半導体トランジスタ及び７つのシ
リコントランジスタの合計９つのトランジスタが形成されている。一方、図４に示すラッ
チ回路１２０では、１０個のトランジスタが形成されている。このように、本実施の形態
により、記憶装置を構成するトランジスタの数を低減することができる。
酸化物半導体トランジスタは、上述のようにリーク電流が極めて小さい。そのため、記憶
装置１００への電源電位の供給を停止しても、例えば酸化物半導体トランジスタである第
１のトランジスタ１０１のソース又はドレインの他方及び第７のトランジスタ１１５のゲ
ートとの間に蓄えられている電荷は保持される。よって、電源電位の供給を再開した場合
、記憶装置１００への電源電位の供給を停止する前の状態から動作を開始することができ
る。
本実施の形態の記憶装置１００における酸化物半導体トランジスタの特性は、リーク電流
が極めて小さい。具体的には、本実施の形態の記憶装置１００における該酸化物半導体ト
ランジスタとして、リーク電流が１×１０−１５Ａ以下、好ましくは、１×１０−１９Ａ
以下のトランジスタを用いる。リーク電流が上述の値より大きいと、記憶装置１００の不
揮発性が失われ、データに変動が起こり、記憶装置１００が正しく動作しない恐れがある
。
このように、記憶装置１００は電源電位の供給を停止してもデータが消失しない。すなわ
ち、本実施の形態の記憶装置１００は、不揮発性の記憶回路である。電源電電位の供給を
停止してもデータが消失しないので、記憶装置１００が待機状態の時は、電源電位の供給
を停止することが可能である。このように、不揮発性の記憶装置１００では待機状態で電
源電位の供給を停止した場合、記憶装置１００の消費電力をさらに低減することができる
。
また本実施の形態の記憶装置１００において、酸化物半導体トランジスタとシリコントラ
ンジスタは上下に重畳して形成することが可能である（後述）。そのため、記憶装置１０
０の占有面積を小さくすることができる。
＜記憶装置の駆動方法＞
図６に、本実施の形態の記憶装置１００を駆動するためのタイミングチャートを示す。
＜期間Ｔ１（図７）＞
まず図６の期間Ｔ１では、クロック信号ＣＬＫがローレベル電位（ＶＳＳ）、信号ＣＬＫ
Ｂがハイレベル電位（ＶＤＤ）、入力信号Ａがハイレベル電位（ＶＤＤ）、入力信号Ａと
位相が反転した信号ＡＢはローレベル電位（ＶＳＳ）である。なお本実施の形態の記憶装
置１００では、電源電位Ｖｘは常にハイレベル電位（ＶＤＤ）であり、低電位基準電位は
ローレベル電位（ＶＳＳ）、例えば接地電位ＧＮＤである。
クロック信号ＣＬＫがローレベル電位（ＶＳＳ）であるので、ｐチャネル型トランジスタ
であるトランジスタ１１１及びトランジスタ１１４は、それぞれゲートにローレベル電位
（ＶＳＳ）が入力される。これにより、トランジスタ１１１及びトランジスタ１１４は導
通状態（オン状態ともいう）となる。これにより、出力信号ＯＵＴ１及び出力信号ＯＵＴ
２は、それぞれハイレベル電位（ＶＤＤ）となる。
出力信号ＯＵＴ１及び出力信号ＯＵＴ２がそれぞれハイレベル電位（ＶＤＤ）であるので
、ｐチャネル型トランジスタであるトランジスタ１１２及びトランジスタ１１３は、それ
ぞれゲートにハイレベル電位（ＶＤＤ）が入力される。そのため、ｐチャネル型トランジ
スタであるトランジスタ１１２及びトランジスタ１１３は非導通状態（オフ状態ともいう
）となる。
信号ＣＬＫＢがハイレベル電位（ＶＤＤ）であるので、酸化物半導体トランジスタ（ｎチ
ャネル型トランジスタ）であるトランジスタ１０１及びトランジスタ１０２は、導通状態
となる。このため、入力信号Ａ（期間Ｔ１においてはハイレベル電位（ＶＤＤ））がトラ
ンジスタ１０１を介して、ノードＭ１及びトランジスタ１１５のゲートに入力される。同
様に、信号ＡＢ（期間Ｔ１においてはローレベル電位（ＶＳＳ））がトランジスタ１０２
を介して、ノードＭ２及びトランジスタ１１６のゲートに入力される。
本実施の形態では、ノードＭ１及びノードＭ２にそれぞれ入力信号Ａ及び信号ＡＢが入力
されることを、プリチャージと呼ぶ。期間Ｔ１において、ノードＭ１及びノードＭ２には
、それぞれハイレベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）が入力される。
またｎチャネル型トランジスタであるトランジスタ１１５は、ゲートにハイレベル電位（
ＶＤＤ）である入力信号Ａが入力されるので、導通状態となる。ｎチャネル型トランジス
タであるトランジスタ１１６は、ゲートにローレベル電位（ＶＳＳ）である信号ＡＢが入
力されるので、非導通状態となる。ｎチャネル型トランジスタであるトランジスタ１１７
は、ゲートにローレベル電位（ＶＳＳ）のクロック信号ＣＬＫが入力されるので、非導通
状態となる。
以上期間Ｔ１では、出力信号ＯＵＴ１及び出力信号ＯＵＴ２は、どちらもハイレベル電位
（ＶＤＤ）である。また期間Ｔ１において、入力信号Ａ及び信号ＡＢが、それぞれノード
Ｍ１及びノードＭ２に書き込まれる。
＜期間Ｔ２（図８）＞
期間Ｔ２では、クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）、信号ＣＬＫＢがローレ
ベル電位（ＶＳＳ）となる。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）であるので、ｐチャネル型トランジスタ
であるトランジスタ１１１及びトランジスタ１１４は、非導通状態となる。これにより、
出力信号ＯＵＴ１及び出力信号ＯＵＴ２に電源電位Ｖｘの供給がなくなる。
また信号ＣＬＫＢがローレベル電位（ＶＳＳ）であるので、酸化物半導体トランジスタ（
ｎチャネル型トランジスタ）であるトランジスタ１０１及びトランジスタ１０２は非導通
状態となる。酸化物半導体トランジスタは上述のようにリーク電流が極小のため、ノード
Ｍ１及びノードＭ２の電荷は保持される。期間Ｔ１において、ノードＭ１はハイレベル電
位（ＶＤＤ）及びノードＭ２はローレベル電位（ＶＳＳ）であったため、ハイレベル電位
（ＶＤＤ）がゲートに入力されるトランジスタ１１５は導通状態のままであり、ローレベ
ル電位（ＶＳＳ）がゲートに入力されるトランジスタ１１６は非導通状態のままである。
またｎチャネル型トランジスタであるトランジスタ１１７は、ゲートにハイレベル電位（
ＶＤＤ）であるクロック信号ＣＬＫが入力されるため、導通状態となる。
トランジスタ１１７が導通状態であるので、トランジスタ１１７のソース及びドレインの
電位は、低電位基準電位（例えば接地電位ＧＮＤ）である。本実施の形態では、上述のよ
うに、低電位基準電位は、ローレベル電位（ＶＳＳ）、例えば接地電位ＧＮＤである。そ
のため、トランジスタ１１７のソース及びドレインの電位は、ローレベル電位（ＶＳＳ）
である。
トランジスタ１１７のソース又はドレインの一方の電位がローレベル電位（ＶＳＳ）であ
るため、トランジスタ１１５のソース又はドレインの他方もローレベル電位（ＶＳＳ）で
ある。上述のように、トランジスタ１１５は導通状態であるので、トランジスタ１１５の
ソース又はドレインの一方もローレベル電位（ＶＳＳ）である。
トランジスタ１１５のソース又はドレインの一方がローレベル電位（ＶＳＳ）であるため
、出力信号ＯＵＴ２もローレベル電位（ＶＳＳ）となる。
またトランジスタ１１５のソース又はドレインの一方がローレベル電位（ＶＳＳ）である
ため、ｐチャネル型トランジスタであるトランジスタ１１３のゲートには、ローレベル電
位（ＶＳＳ）が入力される。そのため、トランジスタ１１３は導通状態となる。
トランジスタ１１３が導通状態であるので、ハイレベル電位（ＶＤＤ）である電源電位Ｖ
ｘは、トランジスタ１１３を介して、ハイレベル電位（ＶＤＤ）の出力信号ＯＵＴ１とし
て出力される。
出力信号ＯＵＴ１がハイレベル電位（ＶＤＤ）であるので、トランジスタ１１２のゲート
の電位もハイレベル電位（ＶＤＤ）となる。そのため、トランジスタ１１２は非導通状態
である。
また期間Ｔ２の途中で、入力信号Ａはハイレベル電位（ＶＤＤ）からローレベル電位（Ｖ
ＳＳ）に変化する。しかしトランジスタ１０１が非導通状態であるので、出力信号ＯＵＴ
１及び出力信号ＯＵＴ２には影響しない。また、入力信号Ａに応じて信号ＡＢはローレベ
ル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に変化する。しかし上述と同様に、トラ
ンジスタ１０２が非導通状態であるので、出力信号ＯＵＴ１及び出力信号ＯＵＴ２には影
響しない。
以上期間Ｔ２では、期間Ｔ１にてノードＭ１及びノードＭ２にそれぞれ書き込まれた入力
信号Ａ及び信号ＡＢに基づいて、記憶装置１００が動作する。期間Ｔ２において、出力信
号ＯＵＴ１及び出力信号ＯＵＴ２は、それぞれハイレベル電位（ＶＤＤ）及びローレベル
電位（ＶＳＳ）である。
なお期間Ｔ２では、酸化物半導体トランジスタであるトランジスタ１０１及びトランジス
タ１０２は非導通状態となる。しかし出力信号ＯＵＴ１及び出力信号ＯＵＴ２は一定の電
位で出力される。本明細書では、このように酸化物半導体トランジスタが非導通状態でも
、記憶装置１００が一定の電位を有する出力信号を出力し続ける状態を、記憶装置１００
が待機状態であると呼ぶ。本実施の形態において、期間Ｔ２では記憶装置１００は待機状
態である。
＜期間Ｔ３（図９）＞
期間Ｔ３では、クロック信号ＣＬＫ及び信号ＣＬＫＢは、それぞれローレベル電位（ＶＳ
Ｓ）及びハイレベル電位（ＶＤＤ）であり、期間Ｔ１と同様である。ただし期間Ｔ３では
、入力信号Ａ及び信号ＡＢがローレベル電位（ＶＳＳ）及びハイレベル電位（ＶＤＤ）で
あり、入力信号Ａ及び信号ＡＢは期間Ｔ１とは逆の位相となっている。
期間Ｔ３において、トランジスタ１０１、トランジスタ１０２、トランジスタ１１１、ト
ランジスタ１１２、トランジスタ１１３、トランジスタ１１４、トランジスタ１１７の動
作については、期間Ｔ１と同様である。
トランジスタ１１５のゲート及びノードＭ１には、導通状態のトランジスタ１０１を介し
て、ローレベル電位（ＶＳＳ）である入力信号Ａが入力される。またトランジスタ１１６
のゲート及びノードＭ２には、導通状態のトランジスタ１０２を介して、ハイレベル電位
（ＶＤＤ）である信号ＡＢが入力される。
すなわち、期間Ｔ３では、期間Ｔ１と逆の位相の電位がノードＭ１及びノードＭ２に入力
（プリチャージ）される。
＜期間Ｔ４（図１０）＞
期間Ｔ４では、クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）、信号ＣＬＫＢがローレ
ベル電位（ＶＳＳ）となり、期間Ｔ２と同様である。ただし期間Ｔ３の終わりにおいて、
ノードＭ１及びノードＭ２は、それぞれローレベル電位（ＶＳＳ）及びハイレベル電位（
ＶＤＤ）となっている。
期間Ｔ４において、トランジスタ１０１、トランジスタ１０２、トランジスタ１１１、ト
ランジスタ１１４、トランジスタ１１７の動作については、期間Ｔ２と同様である。
期間Ｔ４において、酸化物半導体トランジスタ（ｎチャネル型トランジスタ）であるトラ
ンジスタ１０１及びトランジスタ１０２は非導通状態となる。酸化物半導体トランジスタ
は上述のようにリーク電流が極小のため、ノードＭ１及びノードＭ２の電荷は保持されて
いる。
期間Ｔ３において、ノードＭ１はローレベル電位（ＶＳＳ）及びノードＭ２はハイレベル
電位（ＶＤＤ）であったため、ローレベル電位（ＶＳＳ）がゲートに入力されるトランジ
スタ１１５は非導通状態となり、ハイレベル電位（ＶＤＤ）がゲートに入力されるトラン
ジスタ１１６は導通状態となる。
期間Ｔ２と同様に、トランジスタ１１７は導通状態である。またトランジスタ１１７のソ
ース又はドレインの一方の電位がローレベル電位（ＶＳＳ）であるため、トランジスタ１
１７のソース又はドレインの他方もローレベル電位（ＶＳＳ）である。上述のように、ト
ランジスタ１１６は導通状態であるので、トランジスタ１１６のソース又はドレインの一
方もローレベル電位（ＶＳＳ）である。
トランジスタ１１６のソース又はドレインの一方がローレベル電位（ＶＳＳ）であるため
、出力信号ＯＵＴ１もローレベル電位（ＶＳＳ）となる。
またトランジスタ１１６のソース又はドレインの一方がローレベル電位（ＶＳＳ）である
ため、ｐチャネル型トランジスタであるトランジスタ１１２のゲートには、ローレベル電
位（ＶＳＳ）が入力される。そのため、トランジスタ１１２は導通状態となる。
トランジスタ１１２が導通状態であるので、ハイレベル電位（ＶＤＤ）である電源電位Ｖ
ｘは、トランジスタ１１２を介して、ハイレベル電位（ＶＤＤ）の出力信号ＯＵＴ２とし
て出力される。
出力信号ＯＵＴ２がハイレベル電位（ＶＤＤ）であるので、トランジスタ１１３のゲート
の電位もハイレベル電位（ＶＤＤ）となる。そのため、トランジスタ１１３は非導通状態
である。
以上期間Ｔ４では、期間Ｔ３にてノードＭ１及びノードＭ２にそれぞれ書き込まれた入力
信号Ａ及び信号ＡＢに基づいて、記憶装置１００が動作する。期間Ｔ４において、出力信
号ＯＵＴ１及び出力信号ＯＵＴ２は、それぞれローレベル電位（ＶＳＳ）及びハイレベル
電位（ＶＤＤ）である。
なお期間Ｔ４でも、酸化物半導体トランジスタであるトランジスタ１０１及びトランジス
タ１０２は非導通状態となる。しかし出力信号ＯＵＴ１及び出力信号ＯＵＴ２は一定の電
位で出力される。よって、期間Ｔ４でも記憶装置１００は待機状態であると言える。
なお図５に示すように、第１のトランジスタ１０１のソース又はドレインの他方と第７の
トランジスタ１１５のゲートとの接続部分（ノードＭ１）、並びに、第２のトランジスタ
１０２のソース又はドレインの他方と第８のトランジスタ１１６のゲートとの接続部分（
ノードＭ２）に、それぞれ保持容量（保持容量１６１及び保持容量１６２）を設けてもよ
い。
図５に示すように保持容量１６１及び保持容量１６２を設けた場合、クロック信号ＣＬＫ
がローレベル電位（ＶＳＳ）の時に、ノードＭ１及びノードＭ２に入力信号Ａ及び信号Ａ
Ｂが入力されるのと同時に、保持容量１６１及び保持容量１６２にもそれぞれ入力信号Ａ
及び信号ＡＢが入力される。保持容量１６１及び保持容量１６２に入力された入力信号Ａ
及び信号ＡＢは、保持容量１６１及び保持容量１６２に保持される。
またノードＭ１及びノードＭ２と同様に、保持容量１６１及び保持容量１６２に保持され
た入力信号Ａ及び信号ＡＢは、クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）の時に、
それぞれトランジスタ１１５のゲート及びトランジスタ１１６のゲートに出力される。
本実施の形態の記憶装置１００は、保持容量１６１及び保持容量１６２が設けられなくて
も動作する。しかし、保持容量１６１及び保持容量１６２が設けられた記憶装置１００は
、保持容量１６１及び保持容量１６２が設けられない場合よりも安定に動作する。
以上本実施の形態により、記憶装置のリーク電流のパスを低減することができる。
また本実施の形態により、記憶装置の消費電力を低減することができる。
また本実施の形態により、記憶装置の面積を低減することができる。
また本実施の形態により、記憶装置を構成するトランジスタの数を低減することができる
。
［実施の形態２］
＜記憶装置の構成＞
本実施の形態では、実施の形態１とは異なる構成の記憶装置について説明する。
図１１に本実施の形態の記憶装置のブロック図を示す。図１１に示す記憶装置２５０は、
比較器２５１、メモリ部２５２、メモリ部２５３、出力電位確定器２５４を有している。
比較器２５１は、低電位基準電位、例えば接地電位ＧＮＤ及びクロック信号ＣＬＫが入力
される。また比較器２５１は、メモリ部２５２と電気的に接続され、出力信号ＯＵＴ２を
出力する。また比較器２５１は、メモリ部２５３と電気的に接続され、出力信号ＯＵＴ１
を出力する。
メモリ部２５２は、クロック信号ＣＬＫ及び入力信号Ａが入力される。またメモリ部２５
２は、比較器２５１に電気的に接続され、出力信号ＯＵＴ２を出力する。またメモリ部２
５２は、メモリ部２５３及び出力電位確定器２５４と電気的に接続されている。
メモリ部２５３は、クロック信号ＣＬＫ及び入力信号Ａと位相が反転した信号ＡＢが入力
される。またメモリ部２５３は、比較器２５１に電気的に接続され、出力信号ＯＵＴ１を
出力する。またメモリ部２５３は、メモリ部２５２及び出力電位確定器２５４と電気的に
接続されている。
出力電位確定器２５４は、クロック信号ＣＬＫが入力される。また出力電位確定器２５４
は、メモリ部２５２及びメモリ部２５３と電気的に接続されている。また出力電位確定器
２５４は、電源電位Ｖｘが入力される。
なお本実施の形態の記憶装置２５０では、高電位基準電位である電源電位Ｖｘは常にハイ
レベル電位（ＶＤＤ）であり、低電位基準電位は、ローレベル電位（ＶＳＳ）、例えば接
地電位ＧＮＤである。
図１２に本実施の形態の記憶装置２５０の詳細な回路図を示す。
図１２に示す記憶装置２５０は、第１のトランジスタ２２１、第２のトランジスタ２２２
、第３のトランジスタ２１１、第４のトランジスタ２１２、第５のトランジスタ２１３、
第６のトランジスタ２１４、第７のトランジスタ２１５、第８のトランジスタ２１６、及
び第９のトランジスタ２１７を有している。
比較器２５１は、第３のトランジスタ２１１、第４のトランジスタ２１２、第５のトラン
ジスタ２１３、第６のトランジスタ２１４によって形成されている。メモリ部２５２は、
第１のトランジスタ２２１及び第７のトランジスタ２１５によって形成されている。メモ
リ部２５３は、第２のトランジスタ２２２及び第８のトランジスタ２１６によって形成さ
れている。出力電位確定器２５４は、第９のトランジスタ２１７によって形成されている
。
第１のトランジスタ２２１及び第２のトランジスタ２２２の２つのトランジスタとして、
例えば酸化物半導体トランジスタを用いる。当該酸化物半導体トランジスタはリーク電流
（オフ電流ともいう）が極小という利点を有する。なお当該酸化物半導体トランジスタは
、ｎチャネル型トランジスタである。
第３のトランジスタ２１１、第４のトランジスタ２１２、第５のトランジスタ２１３、第
６のトランジスタ２１４、第７のトランジスタ２１５、第８のトランジスタ２１６、及び
第９のトランジスタ２１７の７つのトランジスタとして、例えばシリコントランジスタを
用いる。また第３のトランジスタ２１１、第４のトランジスタ２１２、第５のトランジス
タ２１３、及び第６のトランジスタ２１４の４つのトランジスタとして、ｎチャネル型ト
ランジスタを用いる。第７のトランジスタ２１５、第８のトランジスタ２１６、及び第９
のトランジスタ２１７の３つのトランジスタとして、ｐチャネル型トランジスタを用いる
。
なおｎチャネル型トランジスタである第３のトランジスタ２１１、第４のトランジスタ２
１２、第５のトランジスタ２１３、及び第６のトランジスタ２１４の３つのトランジスタ
は、シリコントランジスタでなくてもよく、第１のトランジスタ２２１及び第２のトラン
ジスタ２２２と同様に、酸化物半導体トランジスタであってもよい。
第１のトランジスタ２２１のゲートには、クロック信号ＣＬＫが入力され、第２のトラン
ジスタ２２２のゲートと電気的に接続されている。第１のトランジスタ２２１のソース又
はドレインの一方には、入力信号Ａが入力される。第１のトランジスタ２２１のソース又
はドレインの他方は、第７のトランジスタ２１５のゲートと電気的に接続されている。な
お第１のトランジスタ２２１のソース又はドレインの他方と第７のトランジスタ２１５の
ゲートとの接続部分をノードＭ３とする。
第２のトランジスタ２２２のゲートには、クロック信号ＣＬＫが入力され、第１のトラン
ジスタ２２１のゲートと電気的に接続されている。第２のトランジスタ２２２のソース又
はドレインの一方には、入力信号Ａと位相が反転した信号ＡＢが入力される。第２のトラ
ンジスタ２２２のソース又はドレインの他方は、第８のトランジスタ２１６のゲートと電
気的に接続されている。なお第２のトランジスタ２２２のソース又はドレインの他方と第
８のトランジスタ２１６のゲートとの接続部分をノードＭ４とする。
第３のトランジスタ２１１のゲートには、クロック信号ＣＬＫが入力される。第３のトラ
ンジスタ２１１のソース又はドレインの一方は、低電位基準電位、例えば接地電位ＧＮＤ
が入力され、第４のトランジスタ２１２のソース又はドレインの一方、第５のトランジス
タ２１３のソース又はドレインの一方、第６のトランジスタ２１４のソース又はドレイン
の一方と電気的に接続されている。第３のトランジスタ２１１のソース又はドレインの他
方から、出力信号ＯＵＴ２が出力される。第３のトランジスタ２１１のソース又はドレイ
ンの他方は、第４のトランジスタ２１２のソース又はドレインの他方、第５のトランジス
タ２１３のゲート、第７のトランジスタ２１５のソース又はドレインの一方と電気的に接
続されている。
第４のトランジスタ２１２のゲートから出力信号ＯＵＴ１が出力される。第４のトランジ
スタ２１２のゲートは、第５のトランジスタ２１３のソース又はドレインの他方、第６の
トランジスタ２１４のソース又はドレインの他方、第８のトランジスタ２１６のソース又
はドレインの一方と電気的に接続されている。第４のトランジスタ２１２のソース又はド
レインの一方は、低電位基準電位、例えば接地電位ＧＮＤが入力され、第３のトランジス
タ２１１のソース又はドレインの一方、第５のトランジスタ２１３のソース又はドレイン
の一方、第６のトランジスタ２１４のソース又はドレインの一方と電気的に接続されてい
る。第４のトランジスタ２１２のソース又はドレインの他方から出力信号ＯＵＴ２が出力
される。第４のトランジスタ２１２のソース又はドレインの他方は、第３のトランジスタ
２１１のソース又はドレインの他方、第５のトランジスタ２１３のゲート、第７のトラン
ジスタ２１５のソース又はドレインの一方と電気的に接続されている。
第５のトランジスタ２１３のゲートから、出力信号ＯＵＴ２が出力される。第５のトラン
ジスタ２１３のゲートは、第３のトランジスタ２１１のソース又はドレインの他方、第４
のトランジスタ２１２のソース又はドレインの他方、第７のトランジスタ２１５のソース
又はドレインの一方と電気的に接続されている。第５のトランジスタ２１３のソース又は
ドレインの一方は、低電位基準電位、例えば接地電位ＧＮＤが入力され、第３のトランジ
スタ２１１のソース又はドレインの一方、第４のトランジスタ２１２のソース又はドレイ
ンの一方、第６のトランジスタ２１４のソース又はドレインの一方と電気的に接続されて
いる。第５のトランジスタ２１３のソース又はドレインの他方から、出力信号ＯＵＴ１が
出力される。第５のトランジスタ２１３のソース又はドレインの他方は、第４のトランジ
スタ２１２のゲート、第６のトランジスタ２１４のソース又はドレインの他方、第８のト
ランジスタ２１６のソース又はドレインの一方と電気的に接続されている。
第６のトランジスタ２１４のゲートには、クロック信号ＣＬＫが入力される。第６のトラ
ンジスタ２１４のソース又はドレインの一方は低電位基準電位、例えば接地電位ＧＮＤが
入力され、第３のトランジスタ２１１のソース又はドレインの一方、第４のトランジスタ
２１２のソース又はドレインの一方、第５のトランジスタ２１３のソース又はドレインの
一方と電気的に接続されている。第６のトランジスタ２１４のソース又はドレインの他方
から、出力信号ＯＵＴ１が出力される。第６のトランジスタ２１４のソース又はドレイン
の他方は、第４のトランジスタ２１２のゲート、第５のトランジスタ２１３のソース又は
ドレインの他方、第８のトランジスタ２１６のソース又はドレインの一方と電気的に接続
されている。
第７のトランジスタ２１５のゲートは、第１のトランジスタ２２１のソース又はドレイン
の他方と電気的に接続されている。第７のトランジスタ２１５のソース又はドレインの一
方から、出力信号ＯＵＴ２が出力される。第７のトランジスタ２１５のソース又はドレイ
ンの一方は、第３のトランジスタ２１１のソース又はドレインの他方、第４のトランジス
タ２１２のソース又はドレインの他方、第５のトランジスタ２１３のゲートと電気的に接
続されている。第７のトランジスタ２１５のソース又はドレインの他方は、第８のトラン
ジスタ２１６のソース又はドレインの他方、第９のトランジスタ２１７のソース又はドレ
インの一方と電気的に接続されている。
第８のトランジスタ２１６のゲートは、第２のトランジスタ２２２のソース又はドレイン
の他方と電気的に接続されている。第８のトランジスタ２１６のソース又はドレインの一
方から、出力信号ＯＵＴ１が出力される。第８のトランジスタ２１６のソース又はドレイ
ンの一方は、第４のトランジスタ２１２のゲート、第５のトランジスタ２１３のソース又
はドレインの他方、第６のトランジスタ２１４のソース又はドレインの他方と電気的に接
続されている。第８のトランジスタ２１６のソース又はドレインの他方は、第７のトラン
ジスタ２１５のソース又はドレインの他方、第９のトランジスタ２１７のソース又はドレ
インの一方と電気的に接続されている。
第９のトランジスタ２１７のゲートには、クロック信号ＣＬＫが入力される。第９のトラ
ンジスタ２１７のソース又はドレインの一方は、第７のトランジスタ２１５のソース又は
ドレインの他方、第８のトランジスタ２１６のソース又はドレインの他方と電気的に接続
されている。第９のトランジスタ２１７のソース又はドレインの他方は、電源電位Ｖｘが
印加される。
本実施の形態の記憶装置２５０が待機状態の場合、リーク電流のパスは、高電位基準電位
である電源電位Ｖｘから低電位基準電位である接地電位ＧＮＤまで１つしか存在しない。
リーク電流のパスが１つしか存在しないため、待機状態の記憶装置２５０の消費電力を抑
えることができる。
また実施の形態１と同様に、本実施の形態の記憶装置２５０では、２つの酸化物半導体ト
ランジスタ及び７つのシリコントランジスタの合計９つのトランジスタが形成されている
。このように、本実施の形態により、記憶装置を構成するトランジスタの数を低減するこ
とができる。
また図１３に示すように、第１のトランジスタ２２１のソース又はドレインの他方と第７
のトランジスタ２１５のゲートとの接続部分（ノードＭ３）、並びに、第２のトランジス
タ２２２のソース又はドレインの他方と第８のトランジスタ２１６のゲートとの接続部分
（ノードＭ４）に、それぞれ保持容量（保持容量２６１及び保持容量２６２）を設けても
よい。保持容量２６１及び保持容量２６２を設けた記憶装置２５０の動作については後述
する。
＜記憶装置の駆動方法＞
図１４に、本実施の形態の記憶装置２５０を駆動するためのタイミングチャートを示す。
＜期間Ｔ１（図１５）＞
まず図１４の期間Ｔ１では、クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）、入力信号
Ａがハイレベル電位（ＶＤＤ）、入力信号Ａと位相が反転した信号ＡＢはローレベル電位
（ＶＳＳ）である。なお本実施の形態の記憶装置２５０では、高電位基準電位である電源
電位Ｖｘは常にハイレベル電位（ＶＤＤ）であり、低電位基準電位は、ローレベル電位（
ＶＳＳ）、例えば接地電位ＧＮＤである。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）であるので、ｎチャネル型トランジスタ
であるトランジスタ２１１及びトランジスタ２１４は、それぞれゲートにハイレベル電位
（ＶＤＤ）が入力される。これにより、トランジスタ２１１及びトランジスタ２１４は導
通状態となる。これにより、出力信号ＯＵＴ１及び出力信号ＯＵＴ２は、それぞれ低電位
基準電位、例えば接地電位ＧＮＤと同電位（ローレベル電位（ＶＳＳ））となる。
出力信号ＯＵＴ１及び出力信号ＯＵＴ２がそれぞれローレベル電位（ＶＳＳ）であるので
、ｎチャネル型トランジスタであるトランジスタ２１２及びトランジスタ２１３は、それ
ぞれゲートにローレベル電位（ＶＳＳ）が入力される。そのため、ｎチャネル型トランジ
スタであるトランジスタ２１２及びトランジスタ２１３は非導通状態となる。
クロック信号ＣＬＫがハイレベル電位（ＶＤＤ）であるので、酸化物半導体トランジスタ
（ｎチャネル型トランジスタ）であるトランジスタ２２１及びトランジスタ２２２は、導
通状態となる。このため、入力信号Ａ（期間Ｔ１においてはハイレベル電位（ＶＤＤ））
がトランジスタ２２１を介して、ノードＭ３及びトランジスタ２１５のゲートに入力され
る。
なお図１３に示すように保持容量２６１及び保持容量２６２を設けた場合、ノードＭ３に
入力信号Ａが入力されるのと同時に、保持容量２６１に入力信号Ａが入力される。入力さ
れた入力信号Ａは、ノードＭ３及び保持容量２６１に保持される。
同様に、信号ＡＢ（期間Ｔ１においてはローレベル電位（ＶＳＳ））がトランジスタ２２
２を介して、ノードＭ４及びトランジスタ２１６のゲートに入力される。
なお図１３に示すように保持容量２６１及び保持容量２６２を設けた場合、ノードＭ４に
信号ＡＢが入力されるのと同時に、保持容量２６２に信号ＡＢが入力される。入力された
信号ＡＢは、ノードＭ４及び保持容量２６２に保持される。
本実施の形態では、保持容量２６１及び保持容量２６２が設けられる場合は、ノードＭ３
及びノードＭ４に加えて当該保持容量２６１及び保持容量２６２に、それぞれ入力信号Ａ
及び信号ＡＢが入力されることを、プリチャージと呼ぶ。期間Ｔ１において、ノードＭ３
及びノードＭ４には、それぞれハイレベル電位（ＶＤＤ）及びローレベル電位（ＶＳＳ）
が入力される。
またｐチャネル型トランジスタであるトランジスタ２１５は、ゲートにハイレベル電位（
ＶＤＤ）である入力信号Ａが入力されるので、非導通状態となる。ｐチャネル型トランジ
スタであるトランジスタ２１６は、ゲートにローレベル電位（ＶＳＳ）である信号ＡＢが
入力されるので、導通状態となる。ｐチャネル型トランジスタであるトランジスタ２１７
は、ゲートにハイレベル電位（ＶＤＤ）のクロック信号ＣＬＫが入力されるので、導通状
態となる。
以上期間Ｔ１では、出力信号ＯＵＴ１及び出力信号ＯＵＴ２は、どちらもローレベル電位
（ＶＳＳ）である。また期間Ｔ１において、入力信号Ａ及び信号ＡＢが、それぞれノード
Ｍ３及びノードＭ４に書き込まれる。
＜期間Ｔ２（図１６）＞
期間Ｔ２では、クロック信号ＣＬＫがローレベル電位（ＶＳＳ）となる。
クロック信号ＣＬＫがローレベル電位（ＶＳＳ）であるので、ｎチャネル型トランジスタ
であるトランジスタ２１１及びトランジスタ２１４は、非導通状態となる。これにより、
出力信号ＯＵＴ１及び出力信号ＯＵＴ２に低電位基準電位、例えば接地電位ＧＮＤの供給
がなくなる。
またクロック信号ＣＬＫがローレベル電位（ＶＳＳ）であるので、酸化物半導体トランジ
スタ（ｎチャネル型トランジスタ）であるトランジスタ２２１及びトランジスタ２２２は
非導通状態となる。酸化物半導体トランジスタは上述のようにリーク電流が極小のため、
ノードＭ３及びノードＭ４の電荷は保持される。期間Ｔ１において、ノードＭ３はハイレ
ベル電位（ＶＤＤ）及びノードＭ４はローレベル電位（ＶＳＳ）であったため、ハイレベ
ル電位（ＶＤＤ）がゲートに入力されるトランジスタ２１５は非導通状態となり、ローレ
ベル電位（ＶＳＳ）がゲートに入力されるトランジスタ２１６は導通状態となる。
また保持容量２６１及び保持容量２６２が設けられている場合は、ノードＭ３及びノード
Ｍ４と同様に、保持容量２６１及び保持容量２６２に保持された入力信号Ａ及び信号ＡＢ
は、それぞれトランジスタ２１５のゲート及びトランジスタ２１６のゲートに出力される
。
またｐチャネル型トランジスタであるトランジスタ２１７は、ゲートにローレベル電位（
ＶＳＳ）であるクロック信号ＣＬＫが入力されるため、導通状態となる。
トランジスタ２１７が導通状態であるので、トランジスタ２１７のソース及びドレインの
電位は、電源電位Ｖｘである。本実施の形態では、上述のように、電源電位Ｖｘは、ハイ
レベル電位（ＶＤＤ）である。そのため、トランジスタ２１７のソース及びドレインの電
位は、ハイレベル電位（ＶＤＤ）である。
トランジスタ２１７のソース又はドレインの一方の電位が、ハイレベル電位（ＶＤＤ）で
あるため、トランジスタ２１６のソース又はドレインの他方もハイレベル電位（ＶＤＤ）
である。上述のように、トランジスタ２１６は導通状態であるので、トランジスタ２１６
のソース又はドレインの一方もハイレベル電位（ＶＤＤ）である。
トランジスタ２１６のソース又はドレインの一方がハイレベル電位（ＶＤＤ）であるため
、出力信号ＯＵＴ１もハイレベル電位（ＶＤＤ）となる。
またトランジスタ２１６のソース又はドレインの一方がハイレベル電位（ＶＤＤ）である
ため、ｎチャネル型トランジスタであるトランジスタ２１２のゲートには、ハイレベル電
位（ＶＤＤ）が入力される。そのため、トランジスタ２１２は導通状態となる。
トランジスタ２１２が導通状態であるので、ローレベル電位（ＶＳＳ）である低電位基準
電位、例えば接地電位ＧＮＤは、トランジスタ２１２を介して、ローレベル電位（ＶＳＳ
）の出力信号ＯＵＴ２として出力される。
出力信号ＯＵＴ２がローレベル電位（ＶＳＳ）であるので、トランジスタ２１３のゲート
の電位もローレベル電位（ＶＳＳ）となる。そのため、トランジスタ２１３は非導通状態
である。
また期間Ｔ２の途中で、入力信号Ａはハイレベル電位（ＶＤＤ）からローレベル電位（Ｖ
ＳＳ）に変化する。しかしトランジスタ２２１が非導通状態であるので、出力信号ＯＵＴ
１及び出力信号ＯＵＴ２には影響しない。また、入力信号Ａに応じて信号ＡＢはローレベ
ル電位（ＶＳＳ）からハイレベル電位（ＶＤＤ）に変化する。しかし上述と同様に、トラ
ンジスタ２２２が非導通状態であるので、出力信号ＯＵＴ１及び出力信号ＯＵＴ２には影
響しない。
以上期間Ｔ２では、期間Ｔ１にてノードＭ３及びノードＭ４にそれぞれ書き込まれた入力
信号Ａ及び信号ＡＢに基づいて、記憶装置２５０が動作する。期間Ｔ２において、出力信
号ＯＵＴ１及び出力信号ＯＵＴ２は、それぞれハイレベル電位（ＶＤＤ）及びローレベル
電位（ＶＳＳ）である。
なお期間Ｔ２では、酸化物半導体トランジスタであるトランジスタ２２１及びトランジス
タ２２２は非導通状態となる。しかし出力信号ＯＵＴ１及び出力信号ＯＵＴ２は一定の電
位で出力される。よって、期間Ｔ２では記憶装置２５０は待機状態であると言える。
＜期間Ｔ３（図１７）＞
期間Ｔ３では、クロック信号ＣＬＫハイレベル電位（ＶＤＤ）であり、期間Ｔ１と同様で
ある。ただし期間Ｔ３では、入力信号Ａ及び信号ＡＢがローレベル電位（ＶＳＳ）及びハ
イレベル電位（ＶＤＤ）であり、入力信号Ａ及び信号ＡＢは期間Ｔ１とは逆の位相となっ
ている。
期間Ｔ３において、トランジスタ２２１、トランジスタ２２２、トランジスタ２１１、ト
ランジスタ２１２、トランジスタ２１３、トランジスタ２１４、トランジスタ２１７の動
作については、期間Ｔ１と同様である。
トランジスタ２１５のゲート及びノードＭ３には、導通状態のトランジスタ２２１を介し
て、ローレベル電位（ＶＳＳ）である入力信号Ａが入力される。またトランジスタ２１６
のゲート及びノードＭ４には、導通状態のトランジスタ２２２を介して、ハイレベル電位
（ＶＤＤ）である信号ＡＢが入力される。
すなわち、期間Ｔ３では、期間Ｔ１と逆の位相の電位がノードＭ３及びノードＭ４に入力
（プリチャージ）される。
なお図１３に示すように、保持容量２６１及び保持容量２６２が設けられた場合には、そ
れぞれノードＭ３及びノードＭ４と同様の信号が入力される。入力された信号は、保持容
量２６１及び保持容量２６２それぞれにおいて保持される。
＜期間Ｔ４（図１８）＞
期間Ｔ４では、クロック信号ＣＬＫがローレベル電位（ＶＳＳ）となり、期間Ｔ２と同様
である。ただし期間Ｔ３の終わりにおいて、ノードＭ３及びノードＭ４は、それぞれロー
レベル電位（ＶＳＳ）及びハイレベル電位（ＶＤＤ）となっている。
期間Ｔ４において、トランジスタ２２１、トランジスタ２２２、トランジスタ２１１、ト
ランジスタ２１４、トランジスタ２１７の動作については、期間Ｔ２と同様である。
期間Ｔ４において、酸化物半導体トランジスタ（ｎチャネル型トランジスタ）であるトラ
ンジスタ２２１及びトランジスタ２２２は非導通状態となる。酸化物半導体トランジスタ
は上述のようにリーク電流が極小のため、ノードＭ３及びノードＭ４の電荷は保持されて
いる。
期間Ｔ３において、ノードＭ３はローレベル電位（ＶＳＳ）及びノードＭ４はハイレベル
電位（ＶＤＤ）であったため、ローレベル電位（ＶＳＳ）がゲートに入力されるトランジ
スタ２１５は導通状態となり、ハイレベル電位（ＶＤＤ）がゲートに入力されるトランジ
スタ２１６は非導通状態となる。
また保持容量２６１及び保持容量２６２が設けられている場合は、ノードＭ３及びノード
Ｍ４と同様に、保持容量２６１及び保持容量２６２に保持された入力信号Ａ及び信号ＡＢ
は、それぞれトランジスタ２１５のゲート及びトランジスタ２１６のゲートに出力される
。
期間Ｔ２と同様に、トランジスタ２１７は導通状態である。またトランジスタ２１７のソ
ース又はドレインの一方の電位がハイレベル電位（ＶＤＤ）であるため、トランジスタ２
１５のソース又はドレインの他方もハイレベル電位（ＶＤＤ）である。上述のように、ト
ランジスタ２１５は導通状態であるので、トランジスタ２１５のソース又はドレインの一
方もハイレベル電位（ＶＤＤ）である。
トランジスタ２１５のソース又はドレインの一方がハイレベル電位（ＶＤＤ）であるため
、出力信号ＯＵＴ２もハイレベル電位（ＶＤＤ）となる。
またトランジスタ２１５のソース又はドレインの一方がハイレベル電位（ＶＤＤ）である
ため、ｎチャネル型トランジスタであるトランジスタ２１３のゲートには、ハイレベル電
位（ＶＤＤ）が入力される。そのため、トランジスタ２１３は導通状態となる。
トランジスタ２１３が導通状態であるので、ローレベル電位（ＶＳＳ）である低電位基準
電位（接地電位ＧＮＤ）は、トランジスタ２１３を介して、ローレベル電位（ＶＳＳ）の
出力信号ＯＵＴ１として出力される。
出力信号ＯＵＴ１がローレベル電位（ＶＳＳ）であるので、トランジスタ２１２のゲート
の電位もローレベル電位（ＶＳＳ）となる。そのため、トランジスタ２１２は非導通状態
である。
以上期間Ｔ４では、期間Ｔ３にてノードＭ３及びノードＭ４にそれぞれ書き込まれた入力
信号Ａ及び信号ＡＢに基づいて、記憶装置２５０が動作する。期間Ｔ４において、出力信
号ＯＵＴ１及び出力信号ＯＵＴ２は、それぞれローレベル電位（ＶＳＳ）及びハイレベル
電位（ＶＤＤ）である。
なお期間Ｔ４でも、酸化物半導体トランジスタであるトランジスタ２２１及びトランジス
タ２２２は非導通状態となる。しかし出力信号ＯＵＴ１及び出力信号ＯＵＴ２は一定の電
位で出力される。よって、期間Ｔ４でも記憶装置２５０は待機状態であると言える。
また、本実施の形態の記憶装置２５０は、保持容量２６１及び保持容量２６２が設けられ
なくても動作する。しかし、保持容量２６１及び保持容量２６２が設けられた記憶装置２
５０は、保持容量２６１及び保持容量２６２が設けられない場合よりも安定に動作する。
以上本実施の形態により、記憶装置のリーク電流のパスを低減することができる。
また本実施の形態により、記憶装置の消費電力を低減することができる。
また本実施の形態により、記憶装置の面積を低減することができる。
また本実施の形態により、記憶装置を構成するトランジスタの数を低減することができる
。
［実施の形態３］
本実施の形態では、酸化物半導体トランジスタについて説明する。
図１９（Ａ）に示す酸化物半導体トランジスタ９０１は、絶縁膜９０２上に形成された、
活性層として機能する酸化物半導体層９０３と、酸化物半導体層９０３上に形成されたソ
ース電極９０４及びドレイン電極９０５と、酸化物半導体層９０３、ソース電極９０４及
びドレイン電極９０５上のゲート絶縁膜９０６と、ゲート絶縁膜９０６上において酸化物
半導体層９０３と重なる位置に設けられたゲート電極９０７とを有する。
図１９（Ａ）に示す酸化物半導体トランジスタ９０１は、ゲート電極９０７が酸化物半導
体層９０３の上に形成されているトップゲート型であり、なおかつ、ソース電極９０４及
びドレイン電極９０５が酸化物半導体層９０３の上に形成されているトップコンタクト型
である。そして、酸化物半導体トランジスタ９０１は、ソース電極９０４及びドレイン電
極９０５と、ゲート電極９０７とが重なっていない。すなわち、ソース電極９０４及びド
レイン電極９０５とゲート電極９０７との間には、ゲート絶縁膜９０６の膜厚よりも大き
い間隔が設けられている。よって、酸化物半導体トランジスタ９０１は、ソース電極９０
４及びドレイン電極９０５とゲート電極９０７との間に形成される寄生容量を小さく抑え
ることができるので、高速動作を実現することができる。
また、酸化物半導体層９０３は、ゲート電極９０７が形成された後に酸化物半導体層９０
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
０８を有する。また、酸化物半導体層９０３のうち、ゲート絶縁膜９０６を間に挟んでゲ
ート電極９０７と重なる領域がチャネル形成領域９０９である。酸化物半導体層９０３で
は、一対の高濃度領域９０８の間にチャネル形成領域９０９が設けられている。高濃度領
域９０８を形成するためのドーパントの添加は、イオン注入法を用いることができる。ド
ーパントは、例えばヘリウム、アルゴン、キセノンなどの希ガスや、窒素、リン、ヒ素、
アンチモンなどの１５族原子などを用いることができる。
例えば、窒素をドーパントとして用いた場合、高濃度領域９０８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９０８は、酸化物半導体
層９０３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９０８を酸化物半
導体層９０３に設けることで、ソース電極９０４とドレイン電極９０５の間の抵抗を下げ
ることができる。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を酸化物半導体層９０３に用いた場合、窒素を添
加した後、３００℃以上６００℃以下で１時間程度加熱処理を施すことにより、高濃度領
域９０８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域９０
８中の酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９０８の
導電性を高め、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることができる
。なお、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極９０４とド
レイン電極９０５の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた
場合、高濃度領域９０８中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ
％以下とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、
ウルツ鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体層９０３は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒ
ｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）で構成されていても良
い。酸化物半導体層９０３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べ
て酸化物半導体層９０３の導電率を高めることができるので、ソース電極９０４とドレイ
ン電極９０５の間の抵抗を下げることができる。なおＣＡＡＣ−ＯＳについては後述する
。
そして、ソース電極９０４とドレイン電極９０５の間の抵抗を下げることで、酸化物半導
体トランジスタ９０１の微細化を進めても、高いオン電流と、高速動作を確保することが
できる。また、酸化物半導体トランジスタ９０１の微細化により、当該トランジスタを用
いた記憶素子の占める面積を縮小化し、単位面積あたりの記憶容量を高めることができる
。
なお図１９（Ａ）に示される酸化物半導体トランジスタ９０１は、ゲート電極９０７の側
部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用
いて、チャネル形成領域９０９及び高濃度領域９０８との間に、低濃度領域を形成しても
よい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフト
を軽減することができる。
図１９（Ｂ）に示す酸化物半導体トランジスタ９１１は、絶縁膜９１２上に形成されたソ
ース電極９１４及びドレイン電極９１５と、ソース電極９１４及びドレイン電極９１５上
に形成された活性層として機能する酸化物半導体層９１３と、酸化物半導体層９１３、ソ
ース電極９１４及びドレイン電極９１５上のゲート絶縁膜９１６と、ゲート絶縁膜９１６
上において酸化物半導体層９１３と重なる位置に設けられたゲート電極９１７とを有する
。
図１９（Ｂ）に示す酸化物半導体トランジスタ９１１は、ゲート電極９１７が酸化物半導
体層９１３の上に形成されているトップゲート型であり、なおかつ、ソース電極９１４及
びドレイン電極９１５が酸化物半導体層９１３の下に形成されているボトムコンタクト型
である。そして、酸化物半導体トランジスタ９１１は、酸化物半導体トランジスタ９０１
と同様に、ソース電極９１４及びドレイン電極９１５と、ゲート電極９１７とが重なって
いないので、ソース電極９１４及びドレイン電極９１５とゲート電極９１７との間に形成
される寄生容量を小さく抑えることができ、高速動作を実現することができる。
また、酸化物半導体層９１３は、ゲート電極９１７が形成された後に酸化物半導体層９１
３にｎ型の導電性を付与するドーパントを添加することで得られる、一対の高濃度領域９
１８を有する。また、酸化物半導体層９１３のうち、ゲート絶縁膜９１６を間に挟んでゲ
ート電極９１７と重なる領域がチャネル形成領域９１９である。酸化物半導体層９１３で
は、一対の高濃度領域９１８の間にチャネル形成領域９１９が設けられている。
高濃度領域９１８は、上述した、酸化物半導体トランジスタ９０１が有する高濃度領域９
０８の場合と同様に、イオン注入法を用いて形成することができる。そして、高濃度領域
９１８を形成するためのドーパントの種類については、高濃度領域９０８の場合を参照す
ることができる。
例えば、窒素をドーパントとして用いた場合、高濃度領域９１８中の窒素原子の濃度は、
５×１０１９／ｃｍ３以上１×１０２２／ｃｍ３以下であることが望ましい。
ｎ型の導電性を付与するドーパントが添加されている高濃度領域９１８は、酸化物半導体
層９１３中の他の領域に比べて導電性が高くなる。よって、高濃度領域９１８を酸化物半
導体層９１３に設けることで、ソース電極９１４とドレイン電極９１５の間の抵抗を下げ
ることができる。
また、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を酸化物半導体層９１３に用いた場合、窒素を添
加した後、３００℃以上６００℃以下程度で加熱処理を施すことにより、高濃度領域９１
８中の酸化物半導体はウルツ鉱型の結晶構造を有するようになる。高濃度領域９１８中の
酸化物半導体がウルツ鉱型の結晶構造を有することで、さらに高濃度領域９１８の導電性
を高め、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることができる。なお
、ウルツ鉱型の結晶構造を有する酸化物半導体を形成して、ソース電極９１４とドレイン
電極９１５の間の抵抗を効果的に下げるためには、窒素をドーパントとして用いた場合、
高濃度領域９１８中の窒素原子の濃度を、１×１０２０／ｃｍ３以上７ａｔｏｍｓ％以下
とすることが望ましい。しかし、窒素原子が上記範囲よりも低い濃度であっても、ウルツ
鉱型の結晶構造を有する酸化物半導体が得られる場合もある。
また、酸化物半導体層９１３は、ＣＡＡＣ−ＯＳで構成されていても良い。酸化物半導体
層９１３がＣＡＡＣ−ＯＳで構成されている場合、非晶質の場合に比べて酸化物半導体層
９１３の導電率を高めることができるので、ソース電極９１４とドレイン電極９１５の間
の抵抗を下げることができる。
そして、ソース電極９１４とドレイン電極９１５の間の抵抗を下げることで、酸化物半導
体トランジスタ９１１の微細化を進めても、高いオン電流と、高速動作を確保することが
できる。また、酸化物半導体トランジスタ９１１の微細化により、当該トランジスタを用
いた記憶素子の占める面積を縮小化し、単位面積あたりの記憶容量を高めることができる
。
なお図１９（Ｂ）に示される酸化物半導体トランジスタ９１１は、ゲート電極９１７の側
部に、絶縁膜で形成されたサイドウォールを有していてもよい。当該サイドウォールを用
いて、チャネル形成領域９１９及び高濃度領域９１８との間に、低濃度領域を形成しても
よい。当該低濃度領域を設けることで、短チャネル効果による閾値電圧のマイナスシフト
を軽減することができる。
以上説明した酸化物半導体トランジスタ９０１又は酸化物半導体トランジスタ９１１を、
実施の形態１で述べたトランジスタ１０１及びトランジスタ１０２のいずれか一方あるい
は両方、並びに、実施の形態２で述べたトランジスタ２２１及びトランジスタ２２２のい
ずれか一方あるいは両方として用いることができる。
また、実施の形態１で述べたトランジスタ１０１及びトランジスタ１０２のいずれか一方
あるいは両方、並びに、実施の形態２で述べたトランジスタ２２１及びトランジスタ２２
２のいずれか一方あるいは両方は、本実施の形態で説明した酸化物半導体トランジスタに
限定されず、例えば溝（トレンチともいう）を用いて形成した酸化物半導体トランジスタ
を用いてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
［実施の形態４］
本実施の形態では、記憶装置の構造の一形態について説明する。
図２０は、記憶装置の断面図である。図２０に示す記憶装置は上部に、多層に形成された
複数の記憶素子を有し、下部に論理回路３００４を有する。複数の記憶素子のうち、記憶
素子３１７０ａと、記憶素子３１７０ｂを代表で示す。記憶素子３１７０ａ及び記憶素子
３１７０ｂとしては、例えば、上述した実施の形態において説明した記憶装置１００又は
記憶装置２５０と同様の構成とすることもできる。
なお、記憶素子３１７０ａに含まれるトランジスタ３１７１ａを代表で示す。記憶素子３
１７０ｂに含まれるトランジスタ３１７１ｂを代表で示す。トランジスタ３１７１ａ及び
トランジスタ３１７１ｂは、酸化物半導体層にチャネル形成領域を有する。トランジスタ
３１７１ａ又はトランジスタ３１７１ｂを、実施の形態１で述べた酸化物半導体トランジ
スタであるトランジスタ１０１及びトランジスタ１０２のいずれか一方あるいは両方、又
は、実施の形態２で述べた酸化物半導体トランジスタであるトランジスタ２２１及びトラ
ンジスタ２２２のいずれか一方あるいは両方として形成することができる。
なお図２０に示すトランジスタ３１７１ａ及びトランジスタ３１７１ｂは、図１９（Ａ）
に示す酸化物半導体トランジスタ９０１と同様の構造であるが、これに限定されない。図
２０に示すトランジスタ３１７１ａ及びトランジスタ３１７１ｂの構造として、図１９（
Ｂ）に示す酸化物半導体トランジスタ９１１と同様にしてもよい。酸化物半導体層にチャ
ネル形成領域が形成されるトランジスタの構成については、上述の実施の形態において説
明した構成と同様であるため、説明は省略する。
トランジスタ３１７１ａのソース電極及びドレイン電極と同じ層に形成された電極３５０
１ａは、電極３５０２ａによって、電極３００３ａと電気的に接続されている。トランジ
スタ３１７１ｂのソース電極及びドレイン電極と同じ層に形成された電極３５０１ｃは、
電極３５０２ｃによって、電極３００３ｃと電気的に接続されている。
また、論理回路３００４は、酸化物半導体以外の半導体材料をチャネル形成領域として用
いたトランジスタ３００１を有する。トランジスタ３００１は、半導体材料（例えば、シ
リコンなど）を含む基板３０００に素子分離絶縁膜３１０６を設け、素子分離絶縁膜３１
０６に囲まれた領域にチャネル形成領域となる領域を形成することによって得られるトラ
ンジスタとすることができる。なお、トランジスタ３００１は、絶縁表面上に形成された
シリコン膜等の半導体膜や、ＳＯＩ基板のシリコン膜にチャネル形成領域が形成されるト
ランジスタであってもよい。トランジスタ３００１の構成については、公知の構成を用い
ることが可能であるため、説明は省略する。
トランジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間
には、配線３１００ａ及び配線３１００ｂが形成されている。配線３１００ａとトランジ
スタ３００１が形成された層との間には、絶縁膜３１４０ａが設けられ、配線３１００ａ
と配線３１００ｂとの間には、絶縁膜３１４１ａが設けられ、配線３１００ｂとトランジ
スタ３１７１ａが形成された層との間には、絶縁膜３１４２ａが設けられている。
同様に、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成され
た層との間には、配線３１００ｃ及び配線３１００ｄが形成されている。配線３１００ｃ
とトランジスタ３１７１ａが形成された層との間には、絶縁膜３１４０ｂが設けられ、配
線３１００ｃと配線３１００ｄとの間には、絶縁膜３１４１ｂが設けられ、配線３１００
ｄとトランジスタ３１７１ｂが形成された層との間には、絶縁膜３１４２ｂが設けられて
いる。
絶縁膜３１４０ａ、絶縁膜３１４１ａ、絶縁膜３１４２ａ、絶縁膜３１４０ｂ、絶縁膜３
１４１ｂ、絶縁膜３１４２ｂは、層間絶縁膜として機能し、その表面は平坦化された構成
とすることができる。
配線３１００ａ、配線３１００ｂ、配線３１００ｃ、配線３１００ｄによって、記憶素子
間の電気的接続や、論理回路３００４と記憶素子との電気的接続等を行うことができる。
論理回路３００４に含まれる電極３３０３は、上部に設けられた回路と電気的に接続する
ことができる。
例えば、図２０に示すように、電極３５０５によって電極３３０３は配線３１００ａと電
気的に接続することができる。配線３１００ａは、電極３５０３ａによって電極３５０１
ｂと電気的に接続することができる。こうして、配線３１００ａ及び電極３３０３を、ト
ランジスタ３１７１ａのソースまたはドレインと電気的に接続することができる。また、
電極３５０１ｂは、電極３５０２ｂによって、電極３００３ｂと電気的に接続することが
できる。電極３００３ｂは、電極３５０３ｂによって配線３１００ｃと電気的に接続する
ことができる。
図２０では、電極３３０３とトランジスタ３１７１ａとの電気的接続は、配線３１００ａ
を介して行われる例を示したがこれに限定されない。電極３３０３とトランジスタ３１７
１ａとの電気的接続は、配線３１００ｂを介して行われてもよいし、配線３１００ａと配
線３１００ｂの両方を介して行われてもよい。
なお、図２０では、２つの記憶素子（記憶素子３１７０ａと、記憶素子３１７０ｂ）が上
下に重畳した構成を例として示したが、重畳する記憶素子の数はこれに限定されない。
また、図２０では、トランジスタ３１７１ａが形成された層と、トランジスタ３００１が
形成された層との間には、配線３１００ａが形成された配線層と、配線３１００ｂが形成
された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。トラ
ンジスタ３１７１ａが形成された層と、トランジスタ３００１が形成された層との間に、
１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい。
また、図２０では、トランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａ
が形成された層との間には、配線３１００ｃが形成された配線層と、配線３１００ｄが形
成された配線層との、２つの配線層が設けられた構成を示したがこれに限定されない。ト
ランジスタ３１７１ｂが形成された層と、トランジスタ３１７１ａが形成された層との間
に、１つの配線層が設けられていてもよいし、３つ以上の配線層が設けられていてもよい
。
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
［実施の形態５］
本実施の形態では、開示される発明の一態様に係る信号処理回路の一つである、ＣＰＵ（
Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ（中央処理装置、又は中央演算処理装
置））の構成について説明する。
図２１に、本実施の形態のＣＰＵの構成を示す。図２１に示すＣＰＵは、基板９９００上
に、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ
・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｔｉ
ｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５、Ｒｅｇｉｓｔｅｒ９９０６、Ｒｅｇｉｓｔｅ
ｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｂｕｓ・Ｉ／Ｆ９９０８、書き換え可能なＲＯＭ９
９０９、ＲＯＭ・Ｉ／Ｆ９９２０と、を主に有している。なお、ＡＬＵはＡｒｉｔｈｍｅ
ｔｉｃ ｌｏｇｉｃ ｕｎｉｔであり、Ｂｕｓ・Ｉ／Ｆはバスインターフェースであり、
ＲＯＭ・Ｉ／ＦはＲＯＭインターフェースである。ＲＯＭ９９０９及びＲＯＭ・Ｉ／Ｆ９
９２０は、別チップに設けても良い。勿論、図２１に示すＣＰＵは、その構成を簡略化し
て示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
Ｂｕｓ・Ｉ／Ｆ９９０８を介してＣＰＵに入力された命令は、Ｉｎｓｔｒｕｃｔｉｏｎ・
Ｄｅｃｏｄｅｒ９９０３に入力され、デコードされた後、ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃ
ｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５に入力され
る。
ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ９９０２、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９
９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７、Ｔｉｍｉｎｇ・Ｃｏｎｔｒ
ｏｌｌｅｒ９９０５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬ
Ｕ・Ｃｏｎｔｒｏｌｌｅｒ９９０２は、ＡＬＵ９９０１の動作を制御するための信号を生
成する。また、Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４は、ＣＰＵのプログ
ラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマス
ク状態から判断し、処理する。Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ９９０７は、Ｒ
ｅｇｉｓｔｅｒ９９０６のアドレスを生成し、ＣＰＵの状態に応じてＲｅｇｉｓｔｅｒ９
９０６の読み出しや書き込みを行なう。
またＴｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ９９０５は、ＡＬＵ９９０１、ＡＬＵ・Ｃｏｎ
ｔｒｏｌｌｅｒ９９０２、Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ９９０３、Ｉｎｔｅ
ｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ９９０４、Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０７の動作のタイミングを制御する信号を生成する。例えばＴｉｍｉｎｇ・Ｃｏｎｔ
ｒｏｌｌｅｒ９９０５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２
を生成する内部クロック生成部を備えており、クロック信号ＣＬＫ２を上記各種回路に供
給する。
本実施の形態のＣＰＵでは、Ｒｅｇｉｓｔｅｒ９９０６に、上記実施の形態で示した構成
を有する記憶装置１００又は記憶装置２５０が設けられている。上述のように、消費電力
が低減され、面積が低減され、構成するトランジスタの数が低減された記憶装置を用いる
ことにより、本実施の形態のＣＰＵにおいて、消費電力を低減すること、面積を低減する
こと、構成するトランジスタの数を低減することができる。
本実施の形態では、ＣＰＵを例に挙げて説明したが、開示される発明の一様態の信号処理
回路はＣＰＵに限定されず、マイクロプロセッサ、画像処理回路、ＤＳＰ、ＦＰＧＡ等の
ＬＳＩにも応用可能である。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
［実施の形態６］
本実施の形態では、開示される発明の一様態で用いられる酸化物半導体トランジスタにつ
いて詳細に説明する。なお本実施の形態の酸化物半導体トランジスタは、実施の形態３で
説明した酸化物半導体トランジスタに援用可能である。
本実施の形態の酸化物半導体トランジスタに用いる酸化物半導体としては、少なくともイ
ンジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むこ
とが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減ら
すためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好まし
い。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビラ
イザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとして
アルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（
Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム
（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホル
ミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ル
テチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系
酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の
酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系
酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸
化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化
物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物
、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、
Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉ
ｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ
−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉ
ｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−
Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用
いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分とし
て有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧ
ａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）
で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた
一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ３ＳｎＯ５
（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇ
ａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸
化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１
／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の
原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に
応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キ
ャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密度
等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしなが
ら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上
げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋
ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ
＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ―Ａ）２＋（ｂ―Ｂ）２＋
（ｃ―Ｃ）２≦ｒ２を満たすことを言う。ｒとしては、例えば、０．０５とすればよい。
他の酸化物でも同様である。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表面
の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。
表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく
、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ま
しくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用で
きるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均し
た値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ１
）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０は
測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
開示される発明の一様態の酸化物半導体膜が結晶性を有する場合には、上記ＣＡＡＣ−Ｏ
Ｓを用いてもよい。ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌ
ｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）について以下に説明する。
本実施の形態では、ＣＡＡＣ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌともいう
。）を含む酸化物について説明する。ＣＡＡＣを含む酸化物は、ｃ軸配向し、かつａｂ面
、表面または界面の方向から見て三角形状または六角形状の原子配列を有し、ｃ軸におい
ては金属原子が層状または金属原子と酸素原子とが層状に配列しており、ａｂ面において
はａ軸またはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物である。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から見
て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直な
方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む酸
化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、ＣＡ
ＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を明
確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣ
を構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣが形成される基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣが形成される基板面、ＣＡ
ＡＣの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であっ
たりする。また、その組成などに応じて、可視光に対して透明であったり不透明であった
りする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面またはＣＡＡＣが形成される基
板面に垂直な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜
断面を観察すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列
が認められる結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図２２乃至図２４を用いて詳細に説明する。
なお、特に断りがない限り、図２２乃至図２４は上方向をｃ軸方向とし、ｃ軸方向と直交
する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合の
上半分、下半分をいう。また、図２２において、丸で囲まれたＯは４配位のＯを示し、二
重丸で囲まれたＯは３配位のＯを示す。
図２２（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下４
配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素原
子のみ示した構造を小グループと呼ぶ。図２２（Ａ）の構造は、八面体構造をとるが、簡
単のため平面構造で示している。なお、図２２（Ａ）の上半分および下半分にはそれぞれ
３個ずつ４配位のＯがある。図２２（Ａ）に示す小グループは電荷が０である。
図２２（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下３
配位のＯ）と、近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは、いずれ
もａｂ面に存在する。図２２（Ｂ）の上半分および下半分にはそれぞれ１個ずつ４配位の
Ｏがある。また、Ｉｎも５配位をとるため、図２２（Ｂ）に示す構造をとりうる。図２２
（Ｂ）に示す小グループは電荷が０である。
図２２（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する構
造を示す。図２２（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配位
のＯがある。または、図２２（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個の
４配位のＯがあってもよい。図２２（Ｃ）に示す小グループは電荷が０である。
図２２（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する構
造を示す。図２２（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配位
のＯがある。図２２（Ｄ）に示す小グループは電荷が＋１となる。
図２２（Ｅ）に、２個のＺｎを含む小グループを示す。図２２（Ｅ）の上半分には１個の
４配位のＯがあり、下半分には１個の４配位のＯがある。図２２（Ｅ）に示す小グループ
は電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体を
大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。６配位のＩｎの上半
分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の３個のＯは上方向に３
個の近接Ｉｎを有する。６配位のＧａの上半分の１個のＯは下方向に１個の近接Ｇａを有
し、下半分の１個のＯは上方向に１個の近接Ｇａを有する。６配位のＺｎの上半分の１個
のＯは、下方向に１個の近接Ｚｎを有し、下半分の３個のＯは、上方向にそれぞれ３個の
近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯの数と、そのＯの下方向に
ある近接金属原子の数は等しく、同様に金属原子の下方向の４配位のＯの数と、そのＯの
上方向にある近接金属原子の数は等しい。Ｏは４配位なので、下方向にある近接金属原子
の数と、上方向にある近接金属原子の数の和は４になる。従って、金属原子の上方向にあ
る４配位のＯの数と、別の金属原子の下方向にある４配位のＯの数との和が４個のとき、
金属原子を有する二種の小グループ同士は結合することができる。例えば、６配位の金属
原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合する場合、４配位のＯが３個
であるため、５配位の金属原子（ＧａまたはＩｎ）または４配位の金属原子（Ｚｎ）のい
ずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する。
また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合して
中グループを構成する。
図２３（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を示
す。図２３（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図２３（
Ｃ）は、図２３（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図２３（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示し
、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸枠
の３として示している。同様に、図２３（Ａ）において、Ｉｎの上半分および下半分には
それぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図２３
（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯがあ
るＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺｎ
とを示している。
図２３（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ上
半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがあるＺ
ｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半分
および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ２
個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して４
配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中グ
ループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．６
６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（４
配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従っ
て、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成する
ためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図２
２（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含む
小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消され
るため、層構造の合計の電荷を０とすることができる。
具体的には、図２３（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓｎ
−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。）
とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物や、三
元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する。）、Ｉｎ−
Ａｌ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａ
ｌ−Ｚｎ系酸化物や、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃ
ｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ
−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−
Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚ
ｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ
系酸化物や、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ
−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物や、Ｉ
ｎ−Ｇａ系酸化物、一元系金属の酸化物であるＩｎ系酸化物、Ｓｎ系酸化物、Ｚｎ系酸化
物などを用いた場合も同様である。
例えば、図２４（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデ
ル図を示す。
図２４（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上か
ら順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半分
にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１個
ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを介
して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である。
この中グループが複数結合して大グループを構成する。
図２４（Ｂ）に３つの中グループで構成される大グループを示す。なお、図２４（Ｃ）は
、図２４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、それ
ぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループは
、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの合
計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図２４（Ａ）に示した
中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた大
グループも取りうる。
具体的には、図２４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｇａ−Ｚｎ
−Ｏ系の結晶を得ることができる。なお、得られるＩｎ−Ｇａ−Ｚｎ−Ｏ系の層構造は、
ＩｎＧａＯ３（ＺｎＯ）ｎ（ｎは自然数。）とする組成式で表すことができる。
ｎ＝１（ＩｎＧａＺｎＯ４）の場合は、例えば、図３９（Ａ）に示す結晶構造を取りうる
。なお、図３９（Ａ）に示す結晶構造において、図２２（Ｂ）で説明したように、Ｇａ及
びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
また、ｎ＝２（ＩｎＧａＺｎ２Ｏ５）の場合は、例えば、図３９（Ｂ）に示す結晶構造を
取りうる。なお、図３９（Ｂ）に示す結晶構造において、図２２（Ｂ）で説明したように
、Ｇａ及びＩｎは５配位をとるため、ＧａがＩｎに置き換わった構造も取りうる。
なお上述の酸化物半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜
する場合、好ましくは、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１、４：２：３、３：１
：２、１：１：２、２：１：３、または３：１：４で示されるＩｎ−Ｇａ−Ｚｎ−Ｏター
ゲットを用いる。前述の原子数比を有するＩｎ−Ｇａ−Ｚｎ−Ｏターゲットを用いて酸化
物半導体膜を成膜することで、多結晶またはＣＡＡＣが形成されやすくなる。
また、酸化物半導体膜としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系材料をスパッタリング法で成膜する
場合、好ましくは、原子数比がＩｎ：Ｓｎ：Ｚｎ＝１：１：１、２：１：３、１：２：２
、または２０：４５：３５で示されるＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いる。前述の
原子数比を有するＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いて酸化物半導体膜を成膜するこ
とで、多結晶またはＣＡＡＣが形成されやすくなる。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度は
、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因として
は半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデル
を用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き出
せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかのポ
テンシャル障壁（粒界等）が存在すると仮定すると、電界効果移動度をμは以下の式で表
現できる。
ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは絶対温度である
。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓｏｎモデルでは
、以下の式で表現できる。
ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、εは半導体の
誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単位面積当たり
の容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎｍ以下の半導
体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない。
線形領域におけるドレイン電流Ｉｄは、以下の式で表現できる。
ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍである。
また、Ｖｄはドレイン電圧（ソースとドレイン間の電圧）である。
上式の両辺をＶｇで割り、更に両辺の対数を取ると、以下の式で表現できる。
数５の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（Ｉｄ／Ｖｇ）、
横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾きから欠陥密度Ｎ
が求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度を評価できる。
酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ）の比率が、Ｉ
ｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ２程度である。
このようにして求めた欠陥密度等をもとに数２および数３よりμ０＝１２０ｃｍ２／Ｖｓ
が導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は３５ｃｍ２／Ｖ
ｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥が無い酸化物半
導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によっ
てトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離れ
た場所における移動度μ１は、以下の式で表現できる。
ここで、Ｄはゲート方向の電界、Ｂ、Ｇは定数である。ＢおよびＧは、実際の測定結果よ
り求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／ｓ、Ｇ＝１０
ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧が高くなる）
と数６の第２項が増加するため、移動度μ１は低下することがわかる。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動度
μ２を計算した結果を図２５に示す。なお、計算にはシノプシス社製ソフト、Ｓｅｎｔａ
ｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギャップ、電子親和力、比誘電
率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト、１５、１５ｎｍとした。こ
れらの値は、スパッタリング法により形成された薄膜を測定して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６電
子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電率
は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは０
．１Ｖである。
図２５で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピークを
つけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する。
なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａｔ
ｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の特
性を計算した結果を図２６乃至図２８に示す。なお、計算に用いたトランジスタの断面構
造を図２９に示す。図２９に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈する
半導体領域５０３ａおよび半導体領域５０３ｃを有する。半導体領域５０３ａおよび半導
体領域５０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図２９（Ａ）に示すトランジスタは、下地絶縁膜５０１と、下地絶縁膜５０１に埋め込ま
れるように形成された酸化アルミニウムよりなる埋め込み絶縁物５０２の上に形成される
。トランジスタは半導体領域５０３ａ、半導体領域５０３ｃと、それらに挟まれ、チャネ
ル形成領域となる真性の半導体領域５０３ｂと、ゲート電極５０５を有する。ゲート電極
５０５の幅を３３ｎｍとする。
ゲート電極５０５と半導体領域５０３ｂの間には、ゲート絶縁膜５０４を有し、また、ゲ
ート電極５０５の両側面には側壁絶縁膜５０６ａおよび側壁絶縁膜５０６ｂ、ゲート電極
５０５の上部には、ゲート電極５０５と他の配線との短絡を防止するための絶縁膜５０７
を有する。側壁絶縁膜の幅は５ｎｍとする。また、半導体領域５０３ａおよび半導体領域
５０３ｃに接して、ソース領域５０８ａおよびドレイン領域５０８ｂを有する。なお、こ
のトランジスタにおけるチャネル幅を４０ｎｍとする。
図２９（Ｂ）に示すトランジスタは、下地絶縁膜５０１と、酸化アルミニウムよりなる埋
め込み絶縁物５０２の上に形成され、半導体領域５０３ａ、半導体領域５０３ｃと、それ
らに挟まれた真性の半導体領域５０３ｂと、幅３３ｎｍのゲート電極５０５とゲート絶縁
膜５０４と側壁絶縁膜５０６ａおよび側壁絶縁膜５０６ｂと絶縁膜５０７とソース領域５
０８ａおよびドレイン領域５０８ｂを有する点で図２９（Ａ）に示すトランジスタと同じ
である。
図２９（Ａ）に示すトランジスタと図２９（Ｂ）に示すトランジスタの相違点は、側壁絶
縁膜５０６ａおよび側壁絶縁膜５０６ｂの下の半導体領域の導電型である。図２９（Ａ）
に示すトランジスタでは、側壁絶縁膜５０６ａおよび側壁絶縁膜５０６ｂの下の半導体領
域はｎ＋の導電型を呈する半導体領域５０３ａおよび半導体領域５０３ｃであるが、図２
９（Ｂ）に示すトランジスタでは、真性の半導体領域５０３ｂである。すなわち、図２９
（Ａ）に示す半導体層において、半導体領域５０３ａ（半導体領域５０３ｃ）とゲート電
極５０５がＬｏｆｆだけ重ならない領域ができている。この領域をオフセット領域といい
、その幅Ｌｏｆｆをオフセット長という。図２９（Ａ）及び図２９（Ｂ）から明らかなよ
うに、オフセット長は、側壁絶縁膜５０６ａ（側壁絶縁膜５０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバイ
ス計算ソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図２６は、図２９（Ａ）
に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動度（μ、点線）
のゲート電圧（Ｖｇ、ゲート電極とソース領域の電位差）依存性を示す。ドレイン電流Ｉ
ｄは、ドレイン電圧（ドレイン領域とソース領域の電位差）を＋１Ｖとし、移動度μはド
レイン電圧を＋０．１Ｖとして計算したものである。
図２６（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図２６（Ｂ）は１０ｎ
ｍとしたものであり、図２６（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くなる
ほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動度
μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。ゲ
ート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えること
が示された。
図２７は、図２９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５ｎ
ｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依存
性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧を
＋０．１Ｖとして計算したものである。図２７（Ａ）はゲート絶縁膜の厚さを１５ｎｍと
したものであり、図２７（Ｂ）は１０ｎｍとしたものであり、図２７（Ｃ）は５ｎｍとし
たものである。
また、図２８は、図２９（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆ
を１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧
依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電
圧を＋０．１Ｖとして計算したものである。図２８（Ａ）はゲート絶縁膜の厚さを１５ｎ
ｍとしたものであり、図２８（Ｂ）は１０ｎｍとしたものであり、図２８（Ｃ）は５ｎｍ
としたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピー
ク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図２６では８０ｃｍ２／Ｖｓ程度であるが、図２７では６０
ｃｍ２／Ｖｓ程度、図２８では４０ｃｍ２／Ｖｓと、オフセット長Ｌｏｆｆが増加するほ
ど低下する。また、オフ電流も同様な傾向がある。一方、オン電流にはオフセット長Ｌｏ
ｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかである。
また、いずれもゲート電圧１Ｖ前後で、ドレイン電流は１０μＡを超えることが示された
。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタは
、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜を
形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組成
比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱すること
で、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジスタ
のしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
より具体的には、図３０（Ａ）乃至図３０（Ｃ）は、当該トランジスタのドレイン電流Ｉ
ｄ（実線）及び移動度μ（点線）のゲート電圧Ｖｇ依存性を示している。
例えば、図３０（Ａ）乃至図３０（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル長
Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲート
絶縁膜を用いたトランジスタの電気特性を示す図である。なお、Ｖｄは１０Ｖとした。
例えば、図３０（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎ
を主成分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界
効果移動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱して
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させ
ることが可能となる。図３０（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成
分とする酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は
３２．２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱処
理をすることによって、さらに高めることができる。図３０（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎ
を主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱処
理をしたときのトランジスタ電気特性を示す。このとき電界効果移動度は３４．５ｃｍ２
／Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り込
まれるのを低減する効果が実現できる。また、成膜後に熱処理をすることによっても、酸
化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよう
に電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱水
化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるため
とも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化を
図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１０
０ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該酸
化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又はそ
の後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再結
晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電界
効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与して
いる。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半
導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトしてし
まう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた場
合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラン
ジスタがノーマリ・オフとなる方向に動き、このような傾向は図３０（Ａ）と図３０（Ｂ
）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御することが
可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタのノ
ーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚｎ
＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上、
より好ましくは４００℃以上であり、より高温で成膜する、或いは熱処理することでトラ
ンジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバイ
アス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０℃
、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０Ｖ
未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処理
を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測定を
行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート絶縁膜６
０８に印加される電界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま
１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄを１０Ｖと
し、トランジスタのＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性
の測定を行った。次に、基板温度を１５０℃とし、Ｖｄを０．１Ｖとした。次に、ゲート
絶縁膜６０８に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加
し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖ
ｄを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と呼
ぶ。
試料１のプラスＢＴ試験の結果を図３１（Ａ）に、マイナスＢＴ試験の結果を図３１（Ｂ
）に示す。また、試料２のプラスＢＴ試験の結果を図３２（Ａ）に、マイナスＢＴ試験の
結果を図３２（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞれ
１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナス
ＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減圧
下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・脱
水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めること
ができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体膜
に注入する方法を適用しても良い。
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生成
されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより、
定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸素
は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１０
２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませるこ
とができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすることで
、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝１
：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸化
物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパタ
ンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させる
ことができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ線
回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕ
ｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎ
ｅ法で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび試
料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化膜を１００ｎｍの厚さで成
膜した。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化膜は、スパッタリング装置を用い、酸素雰囲気で電力を１０
０Ｗ（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比
］のＩｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃
とした。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。加
熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気で
さらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図３５に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピーク
が観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ乃至３８ｄ
ｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に意図的に加熱する
こと及び／又は成膜後に熱処理することによりトランジスタの特性を向上させることがで
きる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜中
に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物半
導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それによ
ってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化される
ことによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値の
単位は、チャネル幅１μｍあたりの電流値を示す。
図３６に、トランジスタのオフ電流と、オフ電流測定時の基板温度（絶対温度）の逆数と
の関係を示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（
１０００／Ｔ）を横軸としている。
図３６に示すように、基板温度が１２５℃の場合には０．１ａＡ／μｍ（１×１０−１９
Ａ／μｍ）以下、８５℃の場合には１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下であ
った。電流値の対数が温度の逆数に比例することから、室温（２７℃）の場合には０．１
ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下であると予想される。従って、オフ電流を１
２５℃において１ａＡ／μｍ（１×１０−１８Ａ／μｍ）以下に、８５℃において１００
ｚＡ／μｍ（１×１０−１９Ａ／μｍ）以下に、室温において１ｚＡ／μｍ（１×１０−
２１Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外部
からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図る
ことが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃以
下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの不
純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去するこ
とができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度が
高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジスタ
において、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏｖ
が片側０μｍ、ｄＷが０μｍである。なお、Ｖｄは１０Ｖとした。なお、基板温度は−４
０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジ
スタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜
に対する一対の電極のはみ出しをｄＷと呼ぶ。
図３３に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図３
４（Ａ）に基板温度としきい値電圧の関係を、図３４（Ｂ）に基板温度と電界効果移動度
の関係を示す。
図３４（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、そ
の範囲は−４０℃〜１５０℃で１．０９．Ｖ〜−０．２３Ｖであった。
また、図３４（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる。
なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった。
従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするト
ランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０ｃ
ｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ２
／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば、
Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖの
とき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められる
温度範囲においても、十分な電気的特性を確保することができる。このような特性であれ
ば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混載
しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することがで
きる。
本実施の形態は、上記実施の形態と組み合わせて実施することが可能である。
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例に
ついて、図３７などを用いて説明する。
図３７は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの上
面図および断面図である。図３７（Ａ）にトランジスタの上面図を示す。また、図３７（
Ｂ）に図３７（Ａ）の一点鎖線Ａ１−Ａ２に対応する断面Ａ１−Ａ２を示す。
図３７（Ｂ）に示すトランジスタは、基板５５０と、基板５５０上に設けられた下地絶縁
膜５５２と、下地絶縁膜５５２の周辺に設けられた保護絶縁膜５５４と、下地絶縁膜５５
２および保護絶縁膜５５４上に設けられた高抵抗領域５５６ａおよび低抵抗領域５５６ｂ
を有する酸化物半導体膜５５６と、酸化物半導体膜５５６上に設けられたゲート絶縁膜５
５８と、ゲート絶縁膜５５８を介して酸化物半導体膜５５６と重畳して設けられたゲート
電極５６０と、ゲート電極５６０の側面と接して設けられた側壁絶縁膜５６２と、少なく
とも低抵抗領域５５６ｂと接して設けられた一対の電極５６４と、少なくとも酸化物半導
体膜５５６、ゲート電極５６０および一対の電極５６４を覆って設けられた層間絶縁膜５
６６と、層間絶縁膜５６６に設けられた開口部を介して少なくとも一対の電極５６４の一
方と接続して設けられた配線５６８と、を有する。
なお、図示しないが、層間絶縁膜５６６および配線５６８を覆って設けられた保護膜を有
していても構わない。該保護膜を設けることで、層間絶縁膜５６６の表面伝導に起因して
生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減することが
できる。
本実施例では、上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトラン
ジスタの他の一例について示す。
図３８は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。図
３８（Ａ）はトランジスタの上面図である。また、図３８（Ｂ）は図３８（Ａ）の一点鎖
線Ｂ１−Ｂ２に対応する断面図である。
図３８（Ｂ）に示すトランジスタは、基板６００と、基板６００上に設けられた下地絶縁
膜６０２と、下地絶縁膜６０２上に設けられた酸化物半導体膜６０６と、酸化物半導体膜
６０６と接する一対の電極６１４と、酸化物半導体膜６０６および一対の電極６１４上に
設けられたゲート絶縁膜６０８と、ゲート絶縁膜６０８を介して酸化物半導体膜６０６と
重畳して設けられたゲート電極６１０と、ゲート絶縁膜６０８およびゲート電極６１０を
覆って設けられた層間絶縁膜６１６と、層間絶縁膜６１６に設けられた開口部を介して一
対の電極６１４と接続する配線６１８と、層間絶縁膜６１６および配線６１８を覆って設
けられた保護膜６２０と、を有する。
基板６００としてはガラス基板を、下地絶縁膜６０２としては酸化シリコン膜を、酸化物
半導体膜６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極６１４としてはタングス
テン膜を、ゲート絶縁膜６０８としては酸化シリコン膜を、ゲート電極６１０としては窒
化タンタル膜とタングステン膜との積層構造を、層間絶縁膜６１６としては酸化窒化シリ
コン膜とポリイミド膜との積層構造を、配線６１８としてはチタン膜、アルミニウム膜、
チタン膜がこの順で形成された積層構造を、保護膜６２０としてはポリイミド膜を、それ
ぞれ用いた。
なお、図３８（Ａ）に示す構造のトランジスタにおいて、ゲート電極６１０と一対の電極
６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜６０６に対する一対の電
極６１４のはみ出しをｄＷと呼ぶ。
１００ 記憶装置
１０１ トランジスタ
１０２ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１４ トランジスタ
１１５ トランジスタ
１１６ トランジスタ
１１７ トランジスタ
１２０ ラッチ回路
１２１ クロックドインバータ
１２２ インバータ
１２３ クロックドインバータ
１３０ インバータ
１３１ トランジスタ
１３２ トランジスタ
１４０ クロックドインバータ
１４０Ａ クロックドインバータ
１４０Ｂ クロックドインバータ
１４１ トランジスタ
１４２ トランジスタ
１４３ トランジスタ
１４４ トランジスタ
１６１ 保持容量
１６２ 保持容量
２０１ 比較器
２０２ メモリ部
２０３ メモリ部
２０４ 出力電位確定器
２１１ トランジスタ
２１２ トランジスタ
２１３ トランジスタ
２１４ トランジスタ
２１５ トランジスタ
２１６ トランジスタ
２１７ トランジスタ
２２１ トランジスタ
２２２ トランジスタ
２５０ 記憶装置
２５１ 比較器
２５２ メモリ部
２５３ メモリ部
２５４ 出力電位確定器
２６１ 保持容量
２６２ 保持容量
５０１ 下地絶縁膜
５０２ 埋め込み絶縁物
５０３ａ 半導体領域
５０３ｂ 半導体領域
５０３ｃ 半導体領域
５０４ ゲート絶縁膜
５０５ ゲート電極
５０６ａ 側壁絶縁膜
５０６ｂ 側壁絶縁膜
５０７ 絶縁膜
５０８ａ ソース領域
５０８ｂ ドレイン領域
５５０ 基板
５５２ 下地絶縁膜
５５４ 保護絶縁膜
５５６ 酸化物半導体膜
５５６ａ 高抵抗領域
５５６ｂ 低抵抗領域
５５８ ゲート絶縁膜
５６０ ゲート電極
５６２ 側壁絶縁膜
５６４ 電極
５６６ 層間絶縁膜
５６８ 配線
６００ 基板
６０２ 下地絶縁膜
６０６ 酸化物半導体膜
６０８ ゲート絶縁膜
６１０ ゲート電極
６１４ 電極
６１６ 層間絶縁膜
６１８ 配線
６２０ 保護膜
９０１ 酸化物半導体トランジスタ
９０２ 絶縁膜
９０３ 酸化物半導体層
９０４ ソース電極
９０５ ドレイン電極
９０６ ゲート絶縁膜
９０７ ゲート電極
９０８ 高濃度領域
９０９ チャネル形成領域
９１１ 酸化物半導体トランジスタ
９１２ 絶縁膜
９１３ 酸化物半導体層
９１４ ソース電極
９１５ ドレイン電極
９１６ ゲート絶縁膜
９１７ ゲート電極
９１８ 高濃度領域
９１９ チャネル形成領域
３０００ 基板
３００１ トランジスタ
３００３ａ 電極
３００３ｂ 電極
３００３ｃ 電極
３００４ 論理回路
３１００ａ 配線
３１００ｂ 配線
３１００ｃ 配線
３１００ｄ 配線
３１０６ 素子分離絶縁膜
３１４０ａ 絶縁膜
３１４０ｂ 絶縁膜
３１４１ａ 絶縁膜
３１４１ｂ 絶縁膜
３１４２ａ 絶縁膜
３１４２ｂ 絶縁膜
３１７０ａ 記憶素子
３１７０ｂ 記憶素子
３１７１ａ トランジスタ
３１７１ｂ トランジスタ
３３０３ 電極
３５０１ａ 電極
３５０１ｂ 電極
３５０１ｃ 電極
３５０２ａ 電極
３５０２ｂ 電極
３５０２ｃ 電極
３５０３ａ 電極
３５０３ｂ 電極
３５０５ 電極
９９００ 基板
９９０１ ＡＬＵ
９９０２ ＡＬＵ・Ｃｏｎｔｒｏｌｌｅｒ
９９０３ Ｉｎｓｔｒｕｃｔｉｏｎ・Ｄｅｃｏｄｅｒ
９９０４ Ｉｎｔｅｒｒｕｐｔ・Ｃｏｎｔｒｏｌｌｅｒ
９９０５ Ｔｉｍｉｎｇ・Ｃｏｎｔｒｏｌｌｅｒ
９９０６ Ｒｅｇｉｓｔｅｒ
９９０７ Ｒｅｇｉｓｔｅｒ・Ｃｏｎｔｒｏｌｌｅｒ
９９０８ Ｂｕｓ・Ｉ／Ｆ
９９０９ ＲＯＭ
９９２０ ＲＯＭ・Ｉ／Ｆ

Claims (11)

  1. 低電位基準電位と接続され、第１の出力信号及び第２の出力信号の電位を比較する比較器と、
    酸化物半導体層にチャネル形成領域が形成される第１の酸化物半導体トランジスタ及びシリコン層にチャネル形成領域が形成される第１のシリコントランジスタを有する第１のメモリ部と、
    第２の酸化物半導体トランジスタ及び第２のシリコントランジスタを有する第２のメモリ部と、
    高電位基準電位と接続され、前記第１の出力信号及び前記第２の出力信号の電位を確定する出力電位確定器と、を有し、
    前記第１の酸化物半導体トランジスタのソース又はドレインの一方は、前記第１のシリコントランジスタのゲートに電気的に接続されており、
    前記第２の酸化物半導体トランジスタのソース又はドレインの一方は、前記第２のシリコントランジスタのゲートに電気的に接続されており、
    前記第１の出力信号は前記比較器及び前記第１のメモリ部から出力され、
    前記第２の出力信号は前記比較器及び前記第２のメモリ部から出力されることを特徴とする半導体集積回路。
  2. 請求項１において、
    前記第１のシリコントランジスタ及び前記第２のシリコントランジスタは、ｐチャネル型トランジスタであることを特徴とする半導体集積回路。
  3. 請求項１または請求項２において、
    前記第１の酸化物半導体トランジスタのソース又はドレインの一方及び前記第１のシリコントランジスタのゲートと接続する第１の保持容量、及び、前記第２の酸化物半導体トランジスタのソース又はドレインの一方及び前記第２のシリコントランジスタのゲートと接続する第２の保持容量が設けられていることを特徴とする半導体集積回路。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１の酸化物半導体トランジスタ及び前記第２の酸化物半導体トランジスタは、前記第１のシリコントランジスタ及び前記第２のシリコントランジスタに重畳して形成されることを特徴とする半導体集積回路。
  5. 低電位基準電位と接続され、第１の出力信号及び第２の出力信号の電位を比較する比較器と、
    酸化物半導体層にチャネル形成領域が形成される第１の酸化物半導体トランジスタ及び第２の酸化物半導体トランジスタを有する第１のメモリ部と、
    第３の酸化物半導体トランジスタ及び第４の酸化物半導体トランジスタを有する第２のメモリ部と、
    高電位基準電位と接続され、前記第１の出力信号及び前記第２の出力信号の電位を確定する出力電位確定器と、を有し、
    前記第１の酸化物半導体トランジスタのソース又はドレインの一方は、前記第２の酸化物半導体トランジスタのゲートに電気的に接続されており、
    前記第３の酸化物半導体トランジスタのソース又はドレインの一方は、前記第４の酸化物半導体トランジスタのゲートに電気的に接続されており、
    前記第１の出力信号は前記比較器及び前記第１のメモリ部から出力され、
    前記第２の出力信号は前記比較器及び前記第２のメモリ部から出力されることを特徴とする半導体集積回路。
  6. 請求項５において、
    前記第１の酸化物半導体トランジスタのソース又はドレインの一方及び前記第２の酸化物半導体トランジスタのゲートと接続する第１の保持容量、及び、前記第３の酸化物半導体トランジスタのソース又はドレインの一方及び前記第４の酸化物半導体トランジスタのゲートと接続する第２の保持容量が設けられていることを特徴とする半導体集積回路。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記比較器は、４つのトランジスタを有することを特徴とする半導体集積回路。
  8. 請求項７において、
    前記比較器のトランジスタのそれぞれは、ｎチャネル型シリコントランジスタであることを特徴とする半導体集積回路。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記出力電位確定器は、１つのトランジスタを有することを特徴とする半導体集積回路。
  10. 請求項９において、
    前記出力電位確定器のトランジスタは、ｐチャネル型シリコントランジスタであることを特徴とする半導体集積回路。
  11. 請求項９において、
    前記出力電位確定器のトランジスタは、酸化物半導体トランジスタであることを特徴とする半導体集積回路。
JP2016011401A 2011-05-20 2016-01-25 半導体集積回路 Expired - Fee Related JP6076516B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011113651 2011-05-20
JP2011113651 2011-05-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012113557A Division JP5877121B2 (ja) 2011-05-20 2012-05-17 半導体集積回路

Publications (2)

Publication Number Publication Date
JP2016136725A true JP2016136725A (ja) 2016-07-28
JP6076516B2 JP6076516B2 (ja) 2017-02-08

Family

ID=47174302

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012113557A Expired - Fee Related JP5877121B2 (ja) 2011-05-20 2012-05-17 半導体集積回路
JP2016011401A Expired - Fee Related JP6076516B2 (ja) 2011-05-20 2016-01-25 半導体集積回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012113557A Expired - Fee Related JP5877121B2 (ja) 2011-05-20 2012-05-17 半導体集積回路

Country Status (4)

Country Link
US (1) US9048105B2 (ja)
JP (2) JP5877121B2 (ja)
KR (1) KR101955036B1 (ja)
TW (1) TWI559683B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6030334B2 (ja) * 2011-05-20 2016-11-24 株式会社半導体エネルギー研究所 記憶装置
JP6099368B2 (ja) 2011-11-25 2017-03-22 株式会社半導体エネルギー研究所 記憶装置
US9343120B2 (en) 2012-06-01 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. High speed processing unit with non-volatile register
JP2015165226A (ja) * 2014-02-07 2015-09-17 株式会社半導体エネルギー研究所 装置
US9716100B2 (en) * 2014-03-14 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and electronic device
JP6906978B2 (ja) 2016-02-25 2021-07-21 株式会社半導体エネルギー研究所 半導体装置、半導体ウェハ、および電子機器
JP7222657B2 (ja) * 2018-10-25 2023-02-15 株式会社半導体エネルギー研究所 二次電池の残量計測回路
US11830951B2 (en) * 2019-03-12 2023-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor and capacitor
JPWO2020240340A1 (ja) * 2019-05-31 2020-12-03

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210078A1 (en) * 2002-05-08 2003-11-13 University Of Southern California Current source evaluation sense-amplifier
US20040174190A1 (en) * 2003-03-06 2004-09-09 Kun-Hsi Li Latched sense amplifier with full range differential input voltage
JP2007019811A (ja) * 2005-07-07 2007-01-25 Oki Electric Ind Co Ltd ドミノｃｍｏｓ論理回路
JP2010509704A (ja) * 2006-11-14 2010-03-25 ラムバス・インコーポレーテッド 低エネルギーメモリコンポーネント
JP2011086929A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 論理回路、発光装置、半導体装置、及び電子機器
US20110101351A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS592438A (ja) * 1982-06-28 1984-01-09 Toshiba Corp ダイナミツク型論理回路
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR19980083434A (ko) * 1997-05-15 1998-12-05 김영환 데이타 입력 버퍼 및 래치 회로의 제어장치
JPH1154632A (ja) * 1997-08-01 1999-02-26 Mitsubishi Electric Corp メモリセルのレイアウトパターン
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
IT1314042B1 (it) * 1999-10-11 2002-12-03 St Microelectronics Srl Circuito amplificatore di lettura per memorie, ad elevata capacita'di discriminazione di livelli di corrente.
JP2001176987A (ja) * 1999-12-21 2001-06-29 Hitachi Ltd 半導体集積回路装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005236355A (ja) 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 不揮発性論理回路およびその駆動方法
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006033060A (ja) * 2004-07-12 2006-02-02 Renesas Technology Corp ダイナミック回路
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100939998B1 (ko) 2004-11-10 2010-02-03 캐논 가부시끼가이샤 비정질 산화물 및 전계 효과 트랜지스터
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101631454B1 (ko) * 2008-10-31 2016-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리회로
KR101629194B1 (ko) 2009-10-30 2016-06-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
EP2510541A4 (en) 2009-12-11 2016-04-13 Semiconductor Energy Lab NONVOLATILE LATCH CIRCUIT, LOGIC CIRCUIT, AND SEMICONDUCTOR DEVICE USING THE SAME
KR101729933B1 (ko) 2009-12-18 2017-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
KR101321833B1 (ko) 2010-04-09 2013-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 메모리 장치
WO2011129209A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Power source circuit
WO2012017844A1 (en) 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8508276B2 (en) 2010-08-25 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including latch circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030210078A1 (en) * 2002-05-08 2003-11-13 University Of Southern California Current source evaluation sense-amplifier
US20040174190A1 (en) * 2003-03-06 2004-09-09 Kun-Hsi Li Latched sense amplifier with full range differential input voltage
JP2007019811A (ja) * 2005-07-07 2007-01-25 Oki Electric Ind Co Ltd ドミノｃｍｏｓ論理回路
JP2010509704A (ja) * 2006-11-14 2010-03-25 ラムバス・インコーポレーテッド 低エネルギーメモリコンポーネント
JP2011086929A (ja) * 2009-09-16 2011-04-28 Semiconductor Energy Lab Co Ltd 論理回路、発光装置、半導体装置、及び電子機器
US20110101351A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR101955036B1 (ko) 2019-03-06
US9048105B2 (en) 2015-06-02
JP5877121B2 (ja) 2016-03-02
JP2013009325A (ja) 2013-01-10
JP6076516B2 (ja) 2017-02-08
US20120292680A1 (en) 2012-11-22
TW201308901A (zh) 2013-02-16
TWI559683B (zh) 2016-11-21
KR20120130129A (ko) 2012-11-29

Similar Documents

Publication Publication Date Title
JP6076516B2 (ja) 半導体集積回路
JP6433564B2 (ja) 半導体装置
JP6203300B2 (ja) 半導体装置
JP6165914B2 (ja) 半導体装置の駆動方法
JP6194148B2 (ja) 半導体装置及び半導体装置の作製方法
JP6069408B2 (ja) 半導体装置
JP6028064B2 (ja) 半導体装置
US9343480B2 (en) Semiconductor device
JP5844688B2 (ja) 半導体装置
JP5890234B2 (ja) 半導体装置及びその駆動方法
JP6592124B2 (ja) 集積回路
JP5844687B2 (ja) 半導体装置
KR20120129826A (ko) 반도체 집적 회로

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170110

R150 Certificate of patent or registration of utility model

Ref document number: 6076516

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees