KR950022093A - 비교기 회로 - Google Patents

비교기 회로 Download PDF

Info

Publication number
KR950022093A
KR950022093A KR1019940033142A KR19940033142A KR950022093A KR 950022093 A KR950022093 A KR 950022093A KR 1019940033142 A KR1019940033142 A KR 1019940033142A KR 19940033142 A KR19940033142 A KR 19940033142A KR 950022093 A KR950022093 A KR 950022093A
Authority
KR
South Korea
Prior art keywords
node
voltage
coupled
transistors
comparator circuit
Prior art date
Application number
KR1019940033142A
Other languages
English (en)
Other versions
KR0166610B1 (ko
Inventor
알. 비스와나탄 타얌쿠란가라
Original Assignee
엘리 웨이스
에이티앤드티 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 웨이스, 에이티앤드티 코포레이션 filed Critical 엘리 웨이스
Publication of KR950022093A publication Critical patent/KR950022093A/ko
Application granted granted Critical
Publication of KR0166610B1 publication Critical patent/KR0166610B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
    • H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H03K3/356052—Bistable circuits using additional transistors in the input circuit using pass gates
    • H03K3/35606—Bistable circuits using additional transistors in the input circuit using pass gates with synchronous operation

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Dram (AREA)

Abstract

제1의 전압을 갖는 입력신호와 제2의 전압을 갖는 기준신호를 비교하여 입력신호전압이 상기 기준신호전압 보다 큰가 작은가를 판정하는 회로이다. 바람직한 실시예에 의하면, 비교기회로는 기본적으로 4개의 트랜지스터(2개의 인버터)를 포함하고 있다.
제1의 인버터를 형성하기 위해 제1및 제2의 상보형 트랜지스터가 직렬로 결합된다. 또, 제2의 인버터를 형성하기 위해 제3및 제4의 상보형 트랜지스터가 직렬로 결합된다. 제1과 제2의 트랜지스터 사이에는 제1의 노드가, 제3과 제4의 트랜지스터 사이에는 제2의 노드가 형성된다. 제1및 제3의 트랜지스터는 제3의 노드에 함께 결합된다. 제2및 제4의 트랜지스터는 제3의 노드에 함께 결합된다. 동작의 제1의 국면에서는 비교기 회로가 입력전압 및 기준전압을 수신한다. 입력전압 및 기준전압은 제1및 제2의 노드가 (기생 용량을 거쳐서)전압을 샘플링할 때 까지 2개의 스위치를 사용하여 제1및 제2의 노드에 인가된다. 동작의 제2의 국면에서는 비교기 회로가 증폭기로서 동작한다.
양쪽 인버터를 거쳐서 흐르는 증가 전류를 제3의 노드에서 제4의노드로 흐르게 하는 것에 의해 2개의 인버터가 제1및 제2의 노드에서의 전압차를 증폭한다. 다음에, 동작의 제3의 국면에서는 비교기 회로가 래치로서 동작한다. 하이 레벨의 논리전압(VDD)이 제3의 노드에 인가되고, 로우 레벨의 논리전압(VSS)이 제4의 노드에인가된다. 이때, 입력전압이 기준전압 보다 크면, 제1의 노드가 VDD로 상승하고 제2의 노드가 VSS로 하강한다. 또한, 입력전압이 기준전압 보다 작으면 제1의 노드가 VSS로 되고, 제2의 노드가 VDD로 상승한다. 마지막으로, 동작의 제4의 국면에서는 제1및 제2의 노드에서의 전압(이 국면에서, 회로의 출력)을 검출하는 것에 의해, 회로의 출력을 측정할 수 있게 된다.

Description

비교기 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 표준형 고속 비교기(100)의 단순화된 블럭도.
제2도는 본 발명의 바람직한 실시예에 의한 고속 비교기(200)의 회로도.
제3도는 본 발명의 바람직한 실시예에 의한 고속 비교기(200)동작의 4가지 다른 국면 Φ1- Φ4을 도시하는 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1,2,3,4 : 노드 200 : 고속 비교기
202,204 : 인버터

Claims (8)

  1. 제1의 전압을 갖는 입력신호와 제2의 전압을 갖는 기준신호를 비교하여 입력신호전압이 상기 기준신호전압보다 큰가 작은가를 판정하는 비교기 회로에 있어서, 상기 비교기 회로는: 직렬로 결합된 제1의 상보형 트랜지스터쌍을 포함하고, 상기 제1의 상보형 트랜지스터쌍의 트랜지스터들 사이에는 제1의 노드가 형성되어 있는 제1인버터와; 직렬로 결합된 제2의 상보형 트랜지스터쌍을 포함하고, 상기 제2의 상보형 트랜지스터쌍의 트랜지스터들 사이에는 제2의 노드가 형성되어 있는 제2 인버터를 포함하며, 상기 제1의 상보형 트랜지스터쌍의 트랜지스터들은 상기 제2의 노드에 결합된 게이트를 갖고, 상기 제2의 상보형 트랜지스터쌍의 트랜지스터들은 상기 제1의 노드에 결합된 게이트를 갖고, 상기 제1및 제2의 인버터는 상기 제3및 제4의 노드 사이에 병렬로 결합되며, 제1의 전원 전압과 제3의 노드 사이에 결합된 제1의 트랜지스터와; 제2의 전원 전압과 제4의 노드 사이에 결합된 제2의 트랜지스터와; 제1의 이상 주기 동안 입력신호 및 기준신호를 상기 제1및 제2의 노드에 공급하는 수단과;(a) 제2의 이산 주기 동안 상기 제1및 제2의 인버터가 입력신호와 기준신호간의 전압차를 증포할 수 있도록, 또한 (b)상기 전압차의 상기 증폭에 따라 제3의 이산 주기동안 상기 제1및 제2의 인버터가 상기 제1 및 제2의 노드중의 1개를 상기 제1의 전원전압으로, 나머지 다른 1개를 상기 제2의 전원전압으로 될 수 있게 하도록, 상기 제1및 제2의 트랜지스터의 게이트 전압을 제어하는 수단과; 입력신호전압이 상기 기준신호보다 큰가 작은가를 판정하기 위해, 상기 제3의 이산 주기 후에 상기 제1및 제2의 노드에 걸리는 전압을 검출하는 수단을 포함하는 비교기회로.
  2. 제1의 전압을 갖는 입력신호와 제2의 전압을 갖는 기준신호를 비교하여 입력신호전압이 상기 기준 신호 전압 보다 큰가 작은가를 판정하는 비교기 회로에 있어서, 상기 비교기 회로는; 제1의 인버터를 형성하도록 직렬로 결합된 제1및 제2의 트랜지스터와; 제2의 인버터를 형성하도록 직렬로 결합된 제3및 제4의 트랜지스터를 포함하며; 상기 제1과 제2 트랜지스터 사이에는 제1노드가 형성되고, 상기 제3과 제4 트랜지스터 사이에는 제2 노드가 형성되고, 상기 제1및 제3의 트랜지스터는 함께 결합되어, 제3의 노드를 형성하고, 상기 제2및 제4의 트랜지스터는 함께 결합되어, 제4의 노드를 형성하며; 상기 비교기 회로는, 또한; 동작의 제1의 국면에서, 상기 제1의 노드에 입력신호를 공급하고, 상기 제2의 노드에 기준신호를 공급하는 수단과; 동작의 제2의 국면에서, 상기 제1과 제2의 노드 사이의 임의의 전압차를 증폭하기 위해, 상기 제3의 노드에서 상기 제4의 노드로 전류를 흐르게 하는 수단과; 동작의 제3의 국면에서, 하이 레벨의 논리전압(VDD)을 상기 제3의 노드에 공급하고, 로우 레벨의 논리전압(VSS)을 상기 제4의 노드에 공급하는 수단과; 동작의 제4의 국면에서, 상기 제1및 제2의 노드의 전압을 측정하는 수단을 포함하며, 상기 제3의 국면에서, 입력전압이 기준전압보다 크면 상기 제1의 노드가 VDD로 상승하고 상기 제2의 노드가 VSS로 하강하며, 입력전압이 기준전압보다 작으면 상기 제1의 노드가 VSS로 하강하고 상기 제2의 노드가 VDD로 상승하는 비교기 회로.
  3. 제2항에 있어서, 상기 입력신호 및 기준신호를 공급하는 수단은 제1및 제2의 스위치이고, 상기 제1의 스위치는 상기 입력신호와 상기 제1의 노드사이에 결합되며, 상기 제2의 스위치는 상기 기준신호와 상기 제2의 노드 사이에 결합되는 비교기 회로.
  4. 제3항에 있어서, 상기 스위치는 트랜지스터인 비교기 회로.
  5. 제2항에 있어서, 상기 전류를 흐르게 하는 수단은 전류원과 전류씽크이고, 상기 전류원은 상기 제3의 노드에 결합되며, 상기 전류씽크는 상기 제4의 노드에 결합되는 비교기 회로.
  6. 제5항에 있어서, 상기 전류원 P채널 소자로서, 그의 임계전압레벨 보다 낮은 전압 레벨에서 동작하며; 상기 전류씽크는 N채널 소자로서, 그의 임계전압레벨 보다 낮은 전압레벨에서 동작하는 비교기 회로.
  7. 제2항에 있어서, 상기 하이레벨의 논리전압 및 로우레벨의 논리전압을 공급하는 수단은 제1및 제2의 스위치이고, 상기 제1의 스위치는 VDD와 상기 제3의 노드 사이에 결합되며, 상기 제2의 스위치는 VSS와 상기 제4의 노드 사이에 결합되는 비교기 회로.
  8. 제7항에 있어서, 상기 제1의 스위치는 P채널 소자로서, 그의 임계전압레벨 보다 높은 전압레벨에서 동작하며; 상기 제2의 스위치는 N채널 소자로서, 그의 임계 전압레벨 보다 높은 전압레벨에서 동작하는 비교기 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940033142A 1993-12-08 1994-12-07 비교기 회로 KR0166610B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16395793A 1993-12-08 1993-12-08
US8/163,957 1993-12-08
US08/163,957 1993-12-08

Publications (2)

Publication Number Publication Date
KR950022093A true KR950022093A (ko) 1995-07-26
KR0166610B1 KR0166610B1 (ko) 1999-03-20

Family

ID=22592361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940033142A KR0166610B1 (ko) 1993-12-08 1994-12-07 비교기 회로

Country Status (4)

Country Link
US (1) US5532628A (ko)
EP (1) EP0658000A3 (ko)
JP (1) JPH0856142A (ko)
KR (1) KR0166610B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529615D1 (de) * 1995-11-23 2003-03-20 St Microelectronics Srl CMOS-Abfühlverstärker mit Eingangsoffsetspannungsverminderung
US6718053B1 (en) * 1996-11-27 2004-04-06 Chromavision Medical Systems, Inc. Method and apparatus for automated image analysis of biological specimens
ITVA20050018A1 (it) * 2005-03-15 2006-09-16 St Microelectronics Srl Commutatore controllato
US7315272B2 (en) * 2005-10-27 2008-01-01 Industrial Technology Research Institute Inverter-based flash analog-to-digital converter using floating resistor ladder
US20100309037A1 (en) * 2008-01-30 2010-12-09 Stephen Anthony Gerard Chandler Sampling comparators
CN102386897A (zh) * 2010-09-02 2012-03-21 国民技术股份有限公司 一种对信号进行比较的装置和方法
US11869623B2 (en) * 2021-08-30 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Latch type sense amplifier

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4169233A (en) * 1978-02-24 1979-09-25 Rockwell International Corporation High performance CMOS sense amplifier
US4461965A (en) * 1980-08-18 1984-07-24 National Semiconductor Corporation High speed CMOS sense amplifier
JPS6010495A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd センスアンプ
JPS6177198A (ja) * 1984-09-21 1986-04-19 Toshiba Corp 半導体記憶装置
US4645954A (en) * 1985-10-21 1987-02-24 International Business Machines Corp. ECL to FET interface circuit for field effect transistor arrays
US5127739A (en) * 1987-04-27 1992-07-07 Texas Instruments Incorporated CMOS sense amplifier with bit line isolation
US4808840A (en) * 1987-11-20 1989-02-28 International Business Machines Corporation Dynamic edge-triggered latch
US5022009A (en) * 1988-06-02 1991-06-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having reading operation of information by differential amplification
US5103121A (en) * 1990-04-02 1992-04-07 National Semiconductor Corporation Input buffer regenerative latch for ecl levels
JPH04119597A (ja) * 1990-09-07 1992-04-21 Mitsubishi Electric Corp 不揮発性半導体記憶装置のセンスアンプ
US5226014A (en) * 1990-12-24 1993-07-06 Ncr Corporation Low power pseudo-static ROM

Also Published As

Publication number Publication date
JPH0856142A (ja) 1996-02-27
EP0658000A2 (en) 1995-06-14
EP0658000A3 (en) 1996-04-03
KR0166610B1 (ko) 1999-03-20
US5532628A (en) 1996-07-02

Similar Documents

Publication Publication Date Title
KR940012796A (ko) 링 오실레이터(Ring Oscillator) 및 정전압 발생회로
KR970071829A (ko) 반도체집적회로
KR950702760A (ko) 자체 디세이블용 파워-업 검출 회로(selt-disabling power-up detection circutt)
KR910006732A (ko) 전류검출회로
KR900002328A (ko) 감지회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR880003330A (ko) 내부회로의 동작모드를 스위치하기 위한 기능을 갖는 반도체집적회로
KR960036031A (ko) 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로
KR950025973A (ko) 반도체 장치
KR880010576A (ko) 논리회로
KR960701515A (ko) 반도체 장치
KR100234713B1 (ko) 반도체 메모리 소자의 기판 전압 발생 회로
KR930018855A (ko) 높은 동적 전류 및 낮은 정적 전류용 2중 한계기능을 갖는 "트랜지스터 트랜지스터로직(ttl)-상보형 금속 산화물 반도체(cmos)" 변환 입력 버퍼 회로
KR940024629A (ko) 통신회로시스템
KR950022093A (ko) 비교기 회로
KR970023374A (ko) 반도체 집적회로장치 및 소진폭 신호 수신 방법
KR850006902A (ko) 전압레벨 검출회로
US5159574A (en) Address transition detection circuit
KR940010531A (ko) 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로
KR970060248A (ko) 신호 발생기
KR940004646A (ko) 고속 전류 감지 증폭기
JP3396448B2 (ja) ドライバ回路
KR970007378A (ko) 반도체 메모리 장치의 전원 전압 검출 회로
KR910002083A (ko) 출력회로
KR950029773A (ko) 전압 레벨 검출 회로 및 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130906

Year of fee payment: 16

EXPY Expiration of term