KR970055514A - 데이타 입/출력 버퍼 - Google Patents
데이타 입/출력 버퍼 Download PDFInfo
- Publication number
- KR970055514A KR970055514A KR1019950066047A KR19950066047A KR970055514A KR 970055514 A KR970055514 A KR 970055514A KR 1019950066047 A KR1019950066047 A KR 1019950066047A KR 19950066047 A KR19950066047 A KR 19950066047A KR 970055514 A KR970055514 A KR 970055514A
- Authority
- KR
- South Korea
- Prior art keywords
- pull
- output terminal
- driver means
- data input
- output
- Prior art date
Links
Abstract
본 발명은 NMOS 트랜지스터로 구송된 풀-업 및 풀-다운 드라이버단을 포함하는 반도체 집적 회로의 데이타 입/출력 버퍼에 관한 것으로, 특히 디램(DRAM)이 라이트 사이클 동작시 출력단 측으로부터 입력되는 입력 신호레벨이 P형 기판전압과 같거나 더 낮은 경우에 상기 풀-업 드라이버단이 라이트 사이클시에도 비정상적으로 턴-온됨으로써 발생되는 래치-업(latch-up) 또는 펑션 페일(function fail) 현상을 방지시키기 위하여, 전원전압 및 출력 단자 사이에 접속되어 상기 출력 단자로 전원전압을 전달하는 풀-업 드라이버 수단과, 상기 출력 단자 및 접지전압 사이에 접속되어 상기 출력 단자로 저전위를 전달하는 풀-다운 드라이버 수단과, 라이트 사이클 동작시 상기 출력 단자로부터의 네가티브 입력 레벨을 상기 풀-업 드라이버 수단의 게이트 단자로 전달함으로써 상기 풀-업 드라이버 수단이 래치-업 또는 펑션 레일되는 현상을 방지시킨 스위치 수단을 구비하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 의한 데이타 입/출력 버퍼의 회로도,
제3도는 본 발명에 따른 바이어스 전압의 시뮬레이션도.
Claims (5)
- P-웰 바이어스를 내부 직류 발생기에서 만들어 사용하는 CMOS로 구성된 반도체 집적회로의 데이타 입/출력 버퍼에 있어서, 전원전압 및 출력 단자 사이에 접속되어 상기 출력 단자로 전원전압을 전달하는 풀-업 드라이버 수단과, 상기 출력 단자 및 접지전압 사이에 접속되어 상기 출력 단자로 저전위를 전달하는 풀-다운 드라이버 수단과, 리이트 사이클 동작시 상기 출력 단자로부터의 네가티브 입력 레벨을 상기 풀-업 드라이버 수단의 게이트 단자로 전달함으로써 상기 풀-업 드라이버 수단이 래치-업 또는 펑션 페일되는 현상을 방지시킨 스위치 수단을 구비하는 것을 특징으로 하는 데이타 입/출력 버퍼.
- 제1항에 있어서, 상기 풀-업 드라이버 수단 및 상기 풀-다운 드라이버 수단은 NMOS 트랜지스터로 구성된 것을 특징으로 하는 데이타 입/출력 버퍼.
- 제1항에 있어서, 상기 스위치 수단은 MOS 트랜지스터로 구성된 것을 특징으로 하는 데이타 입/출력 버퍼.
- 제3항에 있어서, 상기 MOS 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 데이타 입/출력 버퍼.
- 제4항에 있어서, 상기 NMOS 트랜지스터는 상기 출력 단자 및 상기 풀-업 드라이버 수단의 게이트 단자 사이에 접속되며 게이트가 접지전압에 연결되고 벌크단은 기판전위에 접속된 것을 특징으로 하는 데이타 입/출력 버퍼.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066047A KR970055514A (ko) | 1995-12-29 | 1995-12-29 | 데이타 입/출력 버퍼 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950066047A KR970055514A (ko) | 1995-12-29 | 1995-12-29 | 데이타 입/출력 버퍼 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970055514A true KR970055514A (ko) | 1997-07-31 |
Family
ID=66637647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950066047A KR970055514A (ko) | 1995-12-29 | 1995-12-29 | 데이타 입/출력 버퍼 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970055514A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030060746A (ko) * | 2002-01-07 | 2003-07-16 | 미쓰비시덴키 가부시키가이샤 | 래치업이 발생하기 어려운 다치 논리 회로 |
-
1995
- 1995-12-29 KR KR1019950066047A patent/KR970055514A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030060746A (ko) * | 2002-01-07 | 2003-07-16 | 미쓰비시덴키 가부시키가이샤 | 래치업이 발생하기 어려운 다치 논리 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321324A (en) | Low-to-high voltage translator with latch-up immunity | |
| KR960003226B1 (ko) | 입출력 버퍼회로 | |
| KR950030487A (ko) | 래치-업을 방지한 씨모스형 데이타 출력버퍼 | |
| US6043681A (en) | CMOS I/O circuit with high-voltage input tolerance | |
| KR970067335A (ko) | 반도체 출력 회로 | |
| KR940025179A (ko) | 인터페이스 회로 | |
| JPS62500063A (ja) | 電子信号の立上り時間改良用補助回路 | |
| US5239211A (en) | Output buffer circuit | |
| US5801569A (en) | Output driver for mixed supply voltage systems | |
| KR950035088A (ko) | 시모스 회로용 입력 버퍼 | |
| KR100238499B1 (ko) | 시모스(cmos) 버퍼회로 | |
| US6838908B2 (en) | Mixed-voltage I/O design with novel floating N-well and gate-tracking circuits | |
| US20030189452A1 (en) | Delay circuit and semiconductor device using the same | |
| WO1999062171A1 (en) | Body grabbing switch | |
| KR100241201B1 (ko) | 버스홀드회로 | |
| KR100324323B1 (ko) | 반도체 장치의 정전방전 보호 회로 | |
| KR940004833A (ko) | 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법 | |
| KR890007503A (ko) | 반도체집적회로 | |
| JP2002124866A (ja) | 半導体集積回路 | |
| KR970055514A (ko) | 데이타 입/출력 버퍼 | |
| US5289061A (en) | Output gate for a semiconductor IC | |
| JP4803775B2 (ja) | ボディグラッビングスイッチ | |
| US6335639B1 (en) | Non-monotonic dynamic exclusive-OR/NOR gate circuit | |
| KR0150227B1 (ko) | 입력 회로 | |
| US6329842B1 (en) | Output circuit for electronic devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |