JPH07202680A - 基本論理セル回路 - Google Patents

基本論理セル回路

Info

Publication number
JPH07202680A
JPH07202680A JP6237786A JP23778694A JPH07202680A JP H07202680 A JPH07202680 A JP H07202680A JP 6237786 A JP6237786 A JP 6237786A JP 23778694 A JP23778694 A JP 23778694A JP H07202680 A JPH07202680 A JP H07202680A
Authority
JP
Japan
Prior art keywords
input
basic cell
cell device
control signal
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6237786A
Other languages
English (en)
Inventor
Shivaling S Mahant-Shetti
エス．マハント − シェッティ シバリング
Robert J Landers
ジェイ．ランダース ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07202680A publication Critical patent/JPH07202680A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 従来の基本セルよりも低消費電力で、より小
型のより数少ないトランジスタで、すべての２入力関数
を実行することのできる基本セル装置を得る。 【構成】 基本セル装置（１０）は、それぞれマルチプ
レクサを構成するＮチャンネルおよびＰチャンネルトラ
ンジスタを含む第１および第２のトランスミッションゲ
ート（１２）および（１８）を含む。トランスミッショ
ンゲート（１２）および（１８）は、それぞれ制御信号
Ｃとインバータ（２４）からの反転制御信号Ｃ（バー）
とを受信し、トランスミッションゲート（１２）は第１
の入力信号（Ａ）を受信し、トランスミッションゲート
（１８）は第２の入力信号（Ｂ）を受信する。基本セル
装置（１０）は両トランスミッションゲート（１２）お
よび（１８）から共通の出力信号（Ｏ）を発生する。基
本セル装置（１０）はすべての２入力関数動作を実行す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に、集積回路装置に
関するものであり、更に詳細にはすべての２入力関数を
提供する基本セル装置に関する。
【０００２】
【従来の技術】プログラム可能な金属ゲートアレイにお
いては、Ｎ個の変数のあらゆる組み合わせを生成できる
ことが望ましい。基本セルはそのようなゲートアレイを
構成するために用いられる。伝統的な基本セルのレイア
ウトは２個のＰチャンネルトランジスタと２個のＮチャ
ンネルトランジスタとを用いてきた。２個のＰチャンネ
ルトランジスタのゲートは典型的にはそれらの対応する
相手のＮチャンネルトランジスタへつながれる。この伝
統的な基本セルで、金属とコンタクトを接続することに
よって得られる可能な関数は、ＮＡＮＤ、ＮＯＲ、ＮＯ
Ｔ、およびバッファ出力の各動作である。しかし、この
伝統的な基本セルは、伝統的な基本セルを複数個用いる
か、あるいは多重の論理ステージを利用することなしに
は、その他のＡＮＤ、ＯＲ、ＸＯＲ、あるいはＸＮＯＲ
のような型の関数を便利に実行することができない。
【０００３】更に、より高密度で低電力をめざすため
に、一方で出力駆動をより大きな装置を通して行うた
め、論理回路を構成するにはより小型のトランジスタが
望ましい。しかし、伝統的な基本セルは、論理動作とト
ランスミッションゲートを提供する目的で、Ｎチャンネ
ルおよびＰチャンネルトランジスタのために最低３個の
金属トラック接続を必要とする。伝統的な基本セルで必
要とされるこの接続のために、論理動作のためのトラン
ジスタの寸法を縮小することには限度がある。従って、
伝統的な基本セルよりも低消費電力で、より小型のより
数少ないトランジスタで多様な２入力関数を実行するこ
とのできる基本セル装置を実現することが望まれる。
【０００４】
【発明の概要】以上のことから、広範囲に多様な２入力
関数を実行可能な基本セル装置に対する需要が発生する
ことが理解されよう。更に、縮小されたトランジスタ寸
法および低減化された消費電力で、２入力関数を実行す
ることのできる基本セル装置に対する需要も発生する。
【０００５】本発明に従えば、２入力関数を生成するた
めの基本セル装置であって、伝統的な基本セル方式に関
する欠点や問題点を本質的に解消もしくは低減する基本
セル装置が提供される。
【０００６】本発明の１つの実施例に従えば、制御信号
を受信しそれに応答して反転した制御信号を発生するた
めのインバータを含む、２入力関数生成用の装置が提供
される。第１のトランスミッションゲートが第１の入
力、前記制御信号、および前記反転した制御信号を受信
する。第２のトランスミッションゲートが第２の入力、
前記制御信号、および前記反転した制御信号を受信す
る。前記第１および第２のトランスミッションゲート
は、実行することが望まれる関数に従う結果である単一
の出力を発生する。
【０００７】本発明の装置は、伝統的な基本セル方式よ
りも優れた各種の技術上の特長を有する。例えば、１つ
の技術的な特長は、伝統的な基本セルよりもより数多い
２入力関数を実行することができることである。別の１
つの技術的な特長は基本セル装置にマルチプレクサ設計
を導入していることである。更に別の１つの技術的な特
長は、マルチプレクサ基本セル装置を用いてより高次の
入力関数を提供することである。更に別の１つの技術的
な特長は、伝統的な基本セルと比較して、より数少ない
トランジスタ、より小型のトランジスタ、およびより少
ない消費電力でもって関数生成を実行できることであ
る。その他の技術的特長については、請求の範囲のほ
か、以下の図面、説明、および開示から当業者には明ら
かであろう。
【０００８】本発明の特長および本発明それ自体につい
てより完全に理解するために、以下に図面を参照しなが
ら詳細に説明する。図面において、同様な部品に対して
は同じ参照符号が用いられている。
【０００９】
【実施例】図１はマルチプレクサ（ＭＵＸ）基本セル装
置１０の模式的レイアウトである。ＭＵＸ基本セル装置
１０は、第１のマルチプレクサレイアウトを構成するＮ
チャンネルトランジスタ１４およびＰチャンネルトラン
ジスタ１６を含む第１のトランスミッションゲート１２
を含んでいる。ＭＵＸ基本セル装置１０はまた、第２の
マルチプレクサレイアウトを構成するＮチャンネルトラ
ンジスタ２０およびＰチャンネルトランジスタ２２を含
む第２のトランスミッションゲート１８を含んでいる。
ＭＵＸ基本セル装置１０は、第１トランスミッションゲ
ート１２のＮチャンネルトランジスタ１４および第２ト
ランスミッションゲート１８のＰチャンネルトランジス
タ２２のゲートへ供給される制御信号Ｃを受信する。Ｍ
ＵＸ基本セル装置１０はまた、Ｎチャンネルトランジス
タ２６およびＰチャンネルトランジスタ２８を含むイン
バータ２４を通して、反転した制御信号を生成し、その
反転した制御信号は第２トランスミッションゲート１８
のＮチャンネルトランジスタ２０および第１トランスミ
ッションゲート１２のＰチャンネルトランジスタ１６の
ゲートへ供給される。ＭＵＸ基本セル装置１０はまた、
第１トランスミッションゲート１２のＮチャンネルトラ
ンジスタ１４およびＰチャンネルトランジスタ１６のソ
ースにおいて第１の入力信号Ａを受信する。ＭＵＸ基本
セル装置１０はまた、第２トランスミッションゲート１
８のＮチャンネルトランジスタ２０およびＰチャンネル
トランジスタ２２のソースにおいて第２の入力信号Ｂを
受信する。ＭＵＸ基本セル装置１０は、Ｎチャンネルト
ランジスタ１４および２０と、Ｐチャンネルトランジス
タ１６および２２のドレインにおいて、出力信号Ｏを発
生する。
【００１０】動作時に、ＭＵＸ基本セル装置１０は、次
の式に従う結果を与えるように構成されている：
【数１】 式１から、制御信号Ｃが第１の入力信号ＡとＡＮＤをと
られ、反転した制御信号Ｃ（バー）が第２の入力信号Ｂ
とＡＮＤをとられて、これら２つのＡＮＤ演算の結果が
ＯＲをとられて出力信号Ｏが得られる。基本セル装置１
０のこの式から、２入力関数の多様な、可能な組み合わ
せが導かれる。
【００１１】２入力に対して、４つの可能なＡＮＤ組み
合わせが存在する。すなわち、Ｘ・Ｙ、Ｘ・Ｙ（バ
ー）、Ｘ（バー）・Ｙ、そしてＸ（バー）・Ｙ（バー）
である。表１は、これらの４つの可能なＡＮＤ組み合わ
せを用いて、２入力関数のすべての可能な組み合わせを
どのように導くかを示している。
【００１２】
【表１】
【００１３】表１の２行目と４行目とを組み合わせて、
１つの入力を反転させた汎用ＡＮＤ関数とすることがで
きる。同様に、表１の１１行目と１３行目とを組み合わ
せて、１つの入力を反転させた汎用ＯＲ関数とすること
ができる。行の組み合わせの後に、表１は２入力に対し
て必要とされる関数の型がＸ ＮＯＲ Ｙ、Ｘ ＮＡＮ
Ｄ Ｙ、Ｘ ＸＯＲ Ｙ、Ｘ ＸＮＯＲ Ｙ、Ｘ ＡＮ
Ｄ Ｙ、Ｘ ＯＲ Ｙ、Ｘ ＡＮＤ Ｙ（バー）、およ
び Ｘ ＯＲ Ｙ（バー）となることを示している。こ
れら８個の２入力関数のうちで、典型的にＮＡＮＤ論理
関数を実現できる伝統的な基本セル装置は、これらの演
算のうちの２つだけ、すなわちＮＡＮＤとＮＯＲの両関
数だけを実現することができる。
【００１４】ＭＵＸ基本セル装置１０は、入力レベル状
態を変更したり、金属とコンタクトとの接続を変更した
りすることによって、上述の多様な関数を実現するため
に使用される。式１、表１に示された結果、およびブー
ル代数恒等式を参照すると、Ｂを０に等しくおくことに
よってＡＮＤ関数（Ｃ・Ａ）が生成されることが分か
る。反転入力ＡＮＤ関数（Ｃ（バー）・Ｂ）はＡを０に
等しくおくことによって生成される。ＯＲ関数（［Ｃ＋
Ｃ（バー）・Ｂ］＝Ｃ＋Ｂ）はＡを１に等しくおくこと
によって生成できる。反転入力ＯＲ関数（［Ｃ・Ａ＋Ｃ
（バー）］＝Ａ＋Ｃ（バー））はＢを１に等しくおくこ
とによって生成できる。
【００１５】ＭＵＸ基本セル装置１０の出力は、より大
きな回路応用において駆動トランジスタのゲート電流を
制御するために使用できる。駆動トランジスタのゲート
において論理関数を実行することによって、伝統的な基
本セルよりも少ない電力で、ＭＵＸ基本セル装置１０の
小型の装置を使用してより数多い論理関数を実行するこ
とができる。より大きい駆動トランジスタにおいても、
より少ない電流要求でもって関数生成を行うことがで
き、回路駆動に対して適切な電流レベルを与えることに
なる。このように、伝統的な基本セル装置よりも、消費
電力を減らした、より効率的な論理関数の実現が可能と
なる。更に、ＭＵＸ基本セル装置１０は入力に対して同
相の出力、あるいは位相のずれた出力のいずれかを提供
できるが、伝統的な基本セルでは入力信号に対して同相
の（すなわち、インバーションのない）出力を発生する
ためには追加のインバータを必要とし、従って装置中で
の遅延が増大する。
【００１６】図２Ａおよび図２Ｂは、ＭＵＸ基本セル装
置１０を用いてＮＡＮＤおよびＮＯＲ関数をどのように
実現するかを示している。インバータ２４を使用しない
でも、ＭＵＸ基本セル装置１０は、伝統的な基本セルと
同じようにＮＡＮＤおよびＮＯＲ関数を実行する構成を
とることができる。ＮＡＮＤ関数構成が図２Ａに示さ
れ、図２ＢはＮＯＲ関数構成を示している。
【００１７】図３Ａおよび図３Ｂは、ＭＵＸ基本セル装
置１０中に挿入された追加のインバータがどのように付
加的な２入力関数を実現するかを示している。Ｎチャン
ネルトランジスタ３２とＰチャンネルトランジスタ３４
を含む追加のインバータ３０を使用することによって、
図３Ａは、ＢをＡ（バー）に等しくおくことによってＸ
ＮＯＲ関数（Ｃ・Ａ＋Ｃ（バー）・Ａ（バー））がどの
ように生成されるかを示している。更に、図３Ｂに示す
ように、追加のインバータ３０はＡをＢ（バー）に等し
くおくことによってＸＯＲ関数（Ｃ・Ｂ（バー）＋Ｃ
（バー）・Ｂ）を生成できる。図１のＭＵＸ基本セル装
置１０は、インバータ３０をつながない場合の図３Ａま
たは図３Ｂのそれと同一のものでよい。
【００１８】既に述べたように、ＭＵＸ基本セル装置１
０はＡＮＤ関数とＯＲ関数、そして反転入力ＡＮＤ関数
と反転入力ＯＲ関数を生成することができる。ＮＯＲ関
数は両入力を反転したＡＮＤ関数であり、ＮＡＮＤ関数
は両入力を反転したＯＲ関数であることを考えると、Ｍ
ＵＸ基本セル装置１０は両入力を反転、両入力のいずれ
か１つを反転、もしくは両入力を反転させないことによ
って、ＡＮＤ関数とＯＲ関数を実現できる。この特徴は
この回路を高次の入力へ拡張する場合に非常に有効であ
る。
【００１９】例えば、各々がＡＮＤ関数を構成する２個
のＭＵＸ基本セル装置１０によって４入力ＮＡＮＤゲー
トを形成することができる。図４は４入力ＮＡＮＤゲー
ト構成を示している。４入力装置３０は、入力Ａおよび
Ｂを受信する第１のＭＵＸ基本セル３２と、入力Ｄおよ
びＥを受信する第２のＭＵＸ基本セル３４とを含んでい
る。４入力装置３０はまた、Ｎチャンネル駆動トランジ
スタ４０と４２を直列に、そしてＰチャンネル駆動トラ
ンジスタ３６と３８を並列に含んでいる。駆動トランジ
スタ３６、３８、４０、および４２は伝統的な基本セル
のＮＡＮＤ関数を構成しており、それによって全体とし
て４入力ＮＡＮＤを形成する。これら２つのＭＵＸ基本
セル装置３２および３４は各々ＡＮＤ関数に構成されて
おり、それぞれが４入力のうちの任意の所望される個数
だけを反転させた、完全に柔軟なＮＡＮＤ演算を提供す
るように、既に述べたように２つの入力を反転、２入力
の片方を反転、もしくは２入力のいずれも反転させな
い、のうちのどの状態でも取ることができるようになっ
ている。４入力ＮＯＲ関数も同様に構成できる。ＭＵＸ
基本セル装置の応用を入力を増やす方へ拡張すること
は、ＭＵＸ基本セル装置と駆動トランジスタとを追加す
ることによって容易に実現できる。
【００２０】図５はマルチプレクサ基本セル装置１０に
関するレイアウト５０の簡略化された模式図である。レ
イアウト５０は、Ｎチャンネルトランジスタブロック５
２、５４、および５６と、Ｐチャンネルトランジスタブ
ロック５８、６０、および６２を含む。Ｎチャンネルト
ランジスタブロック５４とＰチャンネルトランジスタブ
ロック６０はインバータ２４のためのトランジスタ２６
および２８をそれぞれ提供する。制御信号Ｃゲート接続
６４は接続６６位置に反転した制御信号Ｃ（バー）を発
生する。Ｎチャンネルトランジスタブロック５２とＰチ
ャンネルトランジスタブロック５８はそれぞれ、入力信
号Ａ接続６８と入力信号Ｂ接続７０とがつながれる場所
へ、図１に示すように、Ｎチャンネルトランジスタ１４
および２０と、Ｐチャンネルトランジスタ１６および２
２を提供する。出力信号Ｏ接続７２はマルチプレクサ基
本セル装置１０の出力を発生する。制御信号Ｃゲート接
続６４、および接続６６からの反転制御信号Ｃ（バー）
ゲート接続７４は適正なＮチャンネルトランジスタおよ
びＰチャンネルトランジスタに対してゲート信号を供給
する。Ｎチャンネルトランジスタブロック５６とＰチャ
ンネルトランジスタブロック６２は、ゲート接続７６が
適正な入力信号へつながれる時に、ＸＯＲおよびＸＮＯ
Ｒ動作のための付加的なインバータを提供する。Ｎチャ
ンネルトランジスタブロック７８とＰチャンネルトラン
ジスタブロック８０は駆動トランジスタゲート接続８２
に対して接続がなされた時に、大型の駆動トランジスタ
を提供する。
【００２１】図５のレイアウトは、トランジスタのため
の３個の金属トラック接続の必要性を回避することによ
り、伝統的な基本セルでのトランジスタの寸法制限を克
服している。伝統的な基本セルで見られるようなレイア
ウト５０中での金属接続の重畳やツイストは発生しな
い。制御信号Ｃおよび反転制御信号Ｃ（バー）のゲート
接続６４および７４がツイストを提供するため、マルチ
プレクサ基本セル装置１０のレイアウトは伝統的な基本
セルよりも効率的なものとなる。トランジスタの最小寸
法は単一の金属トラック接続と同程度となり、関数生成
のためのトランジスタの面積および寸法は伝統的な基本
セルと比べて縮小される。より大型の寸法のトランジス
タは節約されそれに適した駆動要求用に使用できる。
【００２２】要約すると、基本セル装置は、それぞれＮ
チャンネルトランジスタとＰチャンネルトランジスタと
を含む２個のトランスミッションゲートを含んでいる。
各トランスミッションゲートは制御信号、反転制御信
号、および別々の入力信号を受信する。本基本セル装置
は２個のトランスミッションゲートから共通出力を発生
し、それによって多様な２入力関数生成を実現する。
【００２３】このように、本発明に従えば、既に述べた
特長を発揮する、すべての２入力関数を提供できる基本
セル装置が得られることは明らかである。好適実施例に
ついて詳細に説明してきたが、これに対して各種の変
更、置換、および修正が可能であることは理解された
い。例えば、ここに説明した直接的な接続の大部分は当
業者によって変更でき、２つの部品をここに述べたよう
に直接つなぐのではなくて、間に介在する１個または複
数個の部品を介してつなぐようにすることができる。そ
の他の例については、請求の範囲に定義された本発明の
本質および展望から外れることなしに当業者には容易に
思いつかれるであろう。
【００２４】以上の説明に関して更に以下の項を開示す
る。 （１）すべての２入力関数を提供する装置であって：制
御信号を受信し、それに応答して反転した制御信号を発
生するインバータ、第１の入力、前記制御信号、および
前記反転した制御信号を受信するための第１のトランス
ミッションゲート、第２の入力、前記制御信号、および
前記反転した制御信号を受信するための第２のトランス
ミッションゲート、を含み、前記第１と第２のトランス
ミッションゲートが単一の出力を生成するようになっ
た、装置。
【００２５】（２）第１項記載の装置であって、前記第
１のトランスミッションゲート、前記第２のトランスミ
ッションゲート、および前記インバータの各々がＮチャ
ンネルトランジスタとＰチャンネルトランジスタとを含
んでいる装置。
【００２６】（３）第２項記載の装置であって、前記第
１の入力が前記第１のトランスミッションゲートの前記
ＮチャンネルトランジスタおよびＰチャンネルトランジ
スタのソースへつながれ、前記第２の入力が前記第２の
トランスミッションゲートの前記Ｎチャンネルトランジ
スタおよびＰチャンネルトランジスタのソースへつなが
れ、前記制御信号が前記第１および第２のトランスミッ
ションゲートＰチャンネルトランジスタのゲートへつな
がれ、前記反転した制御信号が前記第１および第２のト
ランスミッションゲートＮチャンネルトランジスタのゲ
ートへつながれ、前記第１および第２のトランスミッシ
ョンゲートの前記ＮチャンネルトランジスタおよびＰチ
ャンネルトランジスタが前記単一の出力へつながるドレ
インを有している装置。
【００２７】（４）第１項記載の基本セル装置であっ
て、前記第１の入力と前記制御信号との間のＡＮＤ関数
が、前記第２の入力を低レベル状態におくことによって
前記単一出力に得られるようになった基本セル装置。
【００２８】（５）第１項記載の基本セル装置であっ
て、前記第２の入力と前記制御信号との間のＯＲ関数
が、前記第１の入力を高レベル状態におくことによって
前記単一出力に得られるようになった基本セル装置。
【００２９】（６）第１項記載の基本セル装置であっ
て、前記第２の入力と前記反転した制御信号との間の反
転入力ＡＮＤ関数が、前記第１の入力を低レベル状態の
おくことによって前記単一出力に得られるようになった
基本セル装置。
【００３０】（７）第１項記載の基本セル装置であっ
て、前記第１の入力と前記反転した制御信号との間の反
転入力ＯＲ関数が、前記第２の入力を高レベル状態にお
くことによって前記単一出力に得られるようになった基
本セル装置。
【００３１】（８）第１項記載の基本セル装置であっ
て、更に、前記第１と第２の入力の間に第２のインバー
タを含み、前記第２の入力が前記第１の入力の反転であ
って、前記第１の入力と前記制御信号との間のＸＯＲ関
数を前記単一出力に発生するようになった基本セル装
置。
【００３２】（９）第１項記載の基本セル装置であっ
て、更に、前記第１と第２の入力の間に第２のインバー
タを含み、前記第１の入力が前記第２の入力の反転であ
って、前記第２の入力と前記制御信号との間のＸＮＯＲ
関数を前記単一出力に発生するようになった基本セル装
置。
【００３３】（１０）第１項記載の基本セル装置であっ
て、前記第１のトランスミッションゲートと前記第２の
トランスミッションゲートとの間の接続が、前記第１と
第２のトランスミッションゲートの各々の単一金属トラ
ックに沿って生じる基本セル装置。
【００３４】（１１）すべての２入力関数を実行するた
めの基本セル装置であって：制御信号を受信および反転
して、反転した制御信号を発生する第１のインバータ回
路、前記インバータ回路へつながれて第１の入力を受信
するための第１の入力回路、前記インバータ回路へつな
がれて第２の入力を受信するための第２の入力回路、お
よび前記第１の入力回路と前記第２の入力回路へつなが
れて、前記基本セル装置がすべての２入力関数を実行す
ることができるようにしている第２のインバータ回路、
を含み、前記第１と第２の入力回路が、前記第１の入
力、前記第２の入力、前記制御信号、および前記反転し
た制御信号に応答して単一の出力を発生するようになっ
た、基本セル装置。
【００３５】（１２）第１１項記載の基本セル装置であ
って、前記第１のインバータ回路および前記第２のイン
バータ回路が前記第１および第２の入力回路から切り離
されて、前記第１および第２の入力の間のＮＡＮＤ関数
を前記単一出力に発生するようになった基本セル装置。
【００３６】（１３）第１１項記載の基本セル装置であ
って、前記第１のインバータ回路および前記第２のイン
バータ回路が前記第１および第２の入力回路から切り離
されて、前記第１および第２の入力の間のＮＯＲ関数を
前記単一出力に発生するようになった基本セル装置。
【００３７】（１４）第１１項記載の基本セル装置であ
って、前記第１の入力回路と前記第２の入力回路との間
の接続が、前記第１と第２の入力回路の各々の単一金属
トラックに沿って生じる基本セル装置。
【００３８】（１５）第１１項記載の基本セル装置であ
って、前記第２のインバータ回路が前記第１の入力回路
および前記第２の入力回路から切り離されて、前記単一
出力にＡＮＤ、ＯＲ、反転入力ＡＮＤ、および反転入力
ＯＲ関数を発生するようになった基本セル装置。
【００３９】（１６）第１１項記載の基本セル装置であ
って、前記第１のインバータ回路、前記第２のインバー
タ回路、前記第１の入力回路、および前記第２の入力回
路が単一金属トラック接続を備えたトランジスタを含ん
でいる基本セル装置。
【００４０】（１７）基本セル装置（１０）はＮチャン
ネルトランジスタ（１４）とＰチャンネルトランジスタ
（１６）を含むマルチプレクサとして構成された第１の
トランスミッションゲート（１２）を含む。基本セル装
置（１０）はまた、Ｎチャンネルトランジスタ（２０）
とＰチャンネルトランジスタ（２２）を含むマルチプレ
クサとして構成された第２のトランスミッションゲート
（１８）を含む。第１のトランスミッションゲート（１
２）と第２のトランスミッションゲート（１８）はそれ
ぞれ、制御信号Ｃとインバータ（２４）からの反転した
制御信号Ｃ（バー）とを受信する。第１のトランスミッ
ションゲート（１２）は第１の入力信号（Ａ）を受信
し、第２のトランスミッションゲート（１８）は第２の
入力信号（Ｂ）を受信する。基本セル装置（１０）は第
１のトランスミッションゲート（１２）および第２のト
ランスミッションゲート（１８）から共通の出力信号
（Ｏ）を発生する。基本セル装置（１０）はすべての２
入力関数動作を実行することができる。
【図面の簡単な説明】
【図１】マルチプレクサ基本セル装置の簡略化した模式
図。
【図２】ＮＡＮＤおよびＮＯＲ関数を実行するマルチプ
レクサ基本セル装置の簡略化した模式図。
【図３】ＸＮＯＲおよびＸＯＲ関数を実行するマルチプ
レクサ基本セル装置の簡略化した模式図。
【図４】マルチプレクサ基本セル装置を用いて、４入力
のＮＡＮＤ関数を実行する装置の簡略化した模式図。
【図５】マルチプレクサ基本セル装置のレイアウトの簡
略化した模式図。
【符号の説明】
１０ マルチプレクサ基本セル装置 １２ 第１のトランスミッションゲート １４ Ｎチャンネルトランジスタ １６ Ｐチャンネルトランジスタ １８ 第２のトランスミッションゲート ２０ Ｎチャンネルトランジスタ ２２ Ｐチャンネルトランジスタ ２４ インバータ ２６ Ｎチャンネルトランジスタ ２８ Ｐチャンネルトランジスタ ３０ インバータ ３２ Ｎチャンネルトランジスタ ３４ Ｐチャンネルトランジスタ ３６，３８ Ｐチャンネル駆動トランジスタ ４０，４２ Ｎチャンネル駆動トランジスタ ５０ レイアウト ５２，５４，５６ Ｎチャンネルトランジスタブロック ５８，６０，６２ Ｐチャンネルトランジスタブロック ６４ 制御信号接続 ６６ 制御信号接続 ６８ 入力信号Ａ接続 ７０ 入力信号Ｂ接続 ７２ 出力信号Ｏ接続 ７４ 反転制御信号接続 ７６ ゲート接続 ７８ Ｎチャンネルトランジスタブロック ８０ Ｐチャンネルトランジスタブロック ８２ 駆動トランジスタゲート接続

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 すべての２入力関数を提供する装置であ
    って：制御信号を受信し、それに応答して反転した制御
    信号を発生するインバータ、 第１の入力、前記制御信号、および前記反転した制御信
    号を受信するための第１のトランスミッションゲート、 第２の入力、前記制御信号、および前記反転した制御信
    号を受信するための第２のトランスミッションゲート、
    を含み、 前記第１と第２のトランスミッションゲートが単一の出
    力を生成するようになった、装置。
JP6237786A 1993-09-30 1994-09-30 基本論理セル回路 Pending JPH07202680A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12988193A 1993-09-30 1993-09-30
US129881 1993-09-30

Publications (1)

Publication Number Publication Date
JPH07202680A true JPH07202680A (ja) 1995-08-04

Family

ID=22442040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6237786A Pending JPH07202680A (ja) 1993-09-30 1994-09-30 基本論理セル回路

Country Status (4)

Country Link
EP (1) EP0647030A3 (ja)
JP (1) JPH07202680A (ja)
KR (1) KR950010366A (ja)
TW (1) TW265490B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594363A (en) 1995-04-07 1997-01-14 Zycad Corporation Logic cell and routing architecture in a field programmable gate array
KR970069274A (ko) * 1996-04-18 1997-11-07 황선두 원적외선방사 수지몰탈조성물
US6445049B1 (en) * 1997-06-30 2002-09-03 Artisan Components, Inc. Cell based array comprising logic, transfer and drive cells
DE19821455C1 (de) * 1998-05-13 1999-11-25 Siemens Ag Verzögerungsoptimierter Multiplexer
JP3608970B2 (ja) 1999-03-16 2005-01-12 富士通株式会社 論理回路
KR101042586B1 (ko) * 2010-09-07 2011-06-20 (주) 테크원 도로포장용 블럭 및 이를 이용한 도로포장용 블럭 구조물
KR102539627B1 (ko) * 2022-11-22 2023-06-02 주식회사 빌트존 재생골재를 이용한 시멘트 콘크리트 블록 조성물 및 그 제조 방법

Also Published As

Publication number Publication date
EP0647030A2 (en) 1995-04-05
TW265490B (ja) 1995-12-11
EP0647030A3 (en) 1995-11-08
KR950010366A (ko) 1995-04-28

Similar Documents

Publication Publication Date Title
US4710649A (en) Transmission-gate structured logic circuits
US6154052A (en) Combined tristate/carry logic mechanism
JP2002198801A (ja) 汎用ロジックモジュール及びこれを用いたセル
JPH07202680A (ja) 基本論理セル回路
JPH035095B2 (ja)
US5751162A (en) Field programmable gate array logic module configurable as combinational or sequential circuits
JP3396720B2 (ja) 部分積生成回路
JPH0671203B2 (ja) 論理回路
JPH0876976A (ja) Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路
JP2001520812A (ja) 組合されたプログラム可能論理アレーとアレー論理
US6970017B2 (en) Logic circuit
KR100306325B1 (ko) 인에이블 입력을 가진 rs 플립-플롭
JP3038757B2 (ja) シフトレジスタ回路
JPH01228023A (ja) 全加算器
GB2113433A (en) Three-input binary adder cell with high-speed carry propagation
KR100464952B1 (ko) 논리회로를이용한4-2컴프레서
JPH11163718A (ja) 論理ゲート
JPS63193229A (ja) 加算回路
JPH02309815A (ja) 多入力ｃｍｏｓゲート回路
JPH01135224A (ja) ラッチ回路
JP2002305439A (ja) プログラマブル論理回路および半導体装置
JP2508041B2 (ja) インクリメント回路
JPH08116252A (ja) 排他的論理和回路および排他的論理和の否定回路
JPH0139130B2 (ja)
JPS60105041A (ja) 加算器