KR930014578A - 출력버퍼의 노이즈 제거회로 - Google Patents

Abstract

본 발명은 출력버퍼의 노이즈(noise) 제거회로에 관한 것으로서, 구체적으로 메모리 소자등 반도체 장치의 출력측에 있는 출력 버퍼의 노이즈 제거회로에 관한 것이다.

풀업(pull-up) 소자의 풀다운(pull-down) 소자로 구성된 출력부(10)와, 입력신호에 의해 상기 풀업소자를 구동하는 인버터(20) 및, 상기 입력신호와 동일한 파형을 갖는 신호에 의해 상기 풀다운 소자를 구동하는 인버터(30)를 포함하는 반도체 장치의 출력회로에 있어서, 상기 풀다운 소자의 풀다운시 소오스 전압을 감지하고, 이 감지된 전압레벨이 상응하여 감쇄된 소정레벨의 신호를 출력하는 풀다운 전압 감지수단(40)과, 상기 소정레벨의 신호에 응답하여 상기 인버터(30)의 출력신호의 라이징 타임(rising time)을 지연하는 수단(50)을 포함하는 것을 특징으로 한다.

Description

출력버퍼의 노이즈 제거회로

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 의한 출력버퍼의 노이즈 제거회로도.

Claims (3)

1. 풀업(pull-up) 소자의 풀다운(pull-down) 소자로 구성된 출력부(10)와, 입력신호에 의해 상기 풀업소자를 구동하는 인버터(20) 및, 상기 입력신호와 동일한 레벨을 갖는 신호에 의해 상기 풀다운 소자를 구동하는 인버터(30)를 포함하는 반도체 장치의 출력회로에 있어서, 상기 풀다운 소자의 풀다운시 소오스 전압을 감지하고, 이 감지된 전압레벨에 상응하여 감쇄된 소정레벨의 신호를 출력하는 풀다운 전압 감지수단(40)과, 상기 소정레벨의 신호에 응답하여 상기 인버터(30)의 출력신호의 라이징타임(rising time)을 지연하는 수단(50)을 포함하는 것을 특징으로 하는 출력버퍼의 토이즈 제거회로.
2. 제1항에 있어서, 상기 풀다운 전압 감지수단(40)은 전원공급을 위한 MOS 다이오드 형태의 2개의 트랜지스터(41,42)와, 이 트랜지스터(42)에 직렬로 연결된 캐패시터(43)을 구비하여 상기 트랜지스터(42)의 소오스단에서 상기 소정 레벨 신호를 제공하는 것을 특징으로 하는 출력버퍼의 노이즈 제거회로.
3. 제1항에 있어서, 상기 라이징 타임 지연수단(50)은 PMOS 트랜지스터로 구성된 것을 특징으로 하는 출력버퍼의 노이즈 제거회로.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.