KR950015207B1 - 다단 선입 선출 버퍼 제어장치 - Google Patents

다단 선입 선출 버퍼 제어장치 Download PDF

Info

Publication number
KR950015207B1
KR950015207B1 KR1019930022615A KR930022615A KR950015207B1 KR 950015207 B1 KR950015207 B1 KR 950015207B1 KR 1019930022615 A KR1019930022615 A KR 1019930022615A KR 930022615 A KR930022615 A KR 930022615A KR 950015207 B1 KR950015207 B1 KR 950015207B1
Authority
KR
South Korea
Prior art keywords
display
buffers
recording
signal
out buffer
Prior art date
Application number
KR1019930022615A
Other languages
English (en)
Other versions
KR950013041A (ko
Inventor
박용규
Original Assignee
대우전자주식회사
배순훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대우전자주식회사, 배순훈 filed Critical 대우전자주식회사
Priority to KR1019930022615A priority Critical patent/KR950015207B1/ko
Priority to US08/320,710 priority patent/US5640515A/en
Priority to JP24784294A priority patent/JP3950178B2/ja
Priority to CN94117664A priority patent/CN1052093C/zh
Publication of KR950013041A publication Critical patent/KR950013041A/ko
Application granted granted Critical
Publication of KR950015207B1 publication Critical patent/KR950015207B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/16—Multiplexed systems, i.e. using two or more similar devices which are alternately accessed for enqueue and dequeue operations, e.g. ping-pong buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

내용 없음.

Description

다단 선입 선출 버퍼 제어장치
제1도는 본 발명에 따른 다단 선입선출버퍼제어장치도.
제2도는 제1도에 도시된 전표시(Full Flag)제어기의 상세회로도.
제3도는 제1도에 도시된 공표시(Empty Flag)제어기의 상세회로도.
* 도면의 주요부분에 대한 부호의 설명
10, 20, 30, 40 : 제1, 2, 3, 4선입선출버퍼
50 : 전표시제어기(Full Flag) 51 : 전표시상태 검출부
52 : 기록모드제어부 60 : 공표시제어기(Empty Flag)
61 : 공표시상태 검출부 62 : 판독모드제어부
70 : 클럭발생기 511 : 제1반전수단
512 : 제1검출수단 611 : 제2반전수단
612 : 제2검출수단
본 발명은 데이터를 비트스트림(Bit Stream)의 형태로 전송하는 시스템에 있어서 다단 선입선출버퍼(First In First Out : FIFO) 제어장치에 관한 것으로, 특히 다단 선입선출버퍼의 판독(Write)/기록(Read)을 제어하기 위한 다단 선입선출버퍼제어장치에 관한 것이다.
선입선출버퍼는 잘 알려진 바와 같이 우선순위로 인가되는 데이터를 우선순위로 출력하는 것이므로, 입출력의 속도가 서로 다른 장치간에 접속되어 전송속도를 일정하게 유지하도록 하는 역할을 한다. 이러한 선입선출버퍼를 이용하여 데이터를 전송할 때, 전송되는 데이터 용량이 하나의 선입선출버퍼로 부족한 경우, 여러개의 선입선출버퍼를 다단으로 연결하여 사용한다.
이러한 다단 접속된 선입선출버퍼의 판독/기록제어시, 종래에는 전단의 선입선출버퍼의 상태에 따라 제어하므로써, 전송대기시간이나 전송에러가 발생될 수 있는 가능성이 높았다. 즉 기록제어는 연속적으로 인가되는 데이터에 대하여 최전단의 선입선출버퍼의 기록이 완료되면, 기록완료를 알리는 신호가 다음단의 선입선출버퍼로 인가되어 계속 기록을 수행하도록 제어하고, 판독제어는 최전단의 선입선출버퍼에 대하여 판독을 수행한 후 기록된 모든 데이터에 대한 판독완료를 알리는 신호가 다음단의 선입선출버퍼로 인가되면, 다음단의 선입선출버퍼에 기록되어 있는 데이터를 연속하여 판독하도록 제어한다. 이와 같은 제어과정을 수행할 때, 다단으로 접속된 선입선출버퍼로부터 미처 데이터를 판독하지 못하므로 인하여 선입선출버퍼에 데이터가 모두 찬 상황에서 새로운 데이터가 인가되면 제대로 기록을 할 수 없는 경우가 발생되는 문제점이 있었고, 반면에 선입선출버퍼가 모두 비어 있는 상태를 인식하지 못하고 데이터를 판독하려는 상황이 발생될 수 있었다.
따라서 본 발명의 목적은 다단구조의 선입선출버퍼를 이용하여 인가되는 데이터에 대하여 일정한 속도로 전송하기 위한 시스템에 있어서, 다단구조의 선입선출버퍼의 기록 및 판독을 효율적으로 제어하기 위한 다단 선입선출버퍼제어장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 비트스트림의 형태로 데이터를 전송하는 시스템에서 데이터를 일정한 속도로 처리하기 위한 다단 선입선출버퍼제어장치에 있어서 ; 다단의 병렬구조로 접속되어 데이터가 인가되면 인가되는 우선순위에 따라 기록 및 판독하기 위한 복수의 선입선출버퍼 ; 복수의 선입선출버퍼의 기록상태를 나타내는 전표시비트신호에 따라 기록상태를 검출하여 선입선출버퍼의 기록모드를 제어하기 위한 전표시제어기 ; 복수의 선입선출버퍼의 판독 상태를 나타내는 공표시비트신호에 따라 판독상태를 검출하여 선입선출버퍼의 판독모드를 제어하기 위한 공표시제어기 ; 선입선출버퍼의 기록모드 수행을 위한 소정의 클럭신호를 공표시제어기로 발생하기 위한 클럭발생기를 포함하도록 구성된다.
이하, 첨부된 도면을 참조하여 본 발명에 대하여 상세히 설명하기로 한다.
제1도는 본 발명에 따른 다단 선입선출버퍼장치도로서, 4단 선입선출버퍼를 사용한 예를 든 것이다.
제1도는, 다단의 병렬구조로 접속되어 비트스트림의 형태로 인가되는 데이터를 선입선출방식에 의하여 기록 및 판독하기 위한 복수의 선입선출버퍼(10,20,30,40)와, 복수의 선입선출버퍼(10,20,30,40)의 기록상태를 검출하여 복수의 선입선출버퍼(10,20,30,40)의 기록모드를 제어하기 위한 전표시제어기(50)와, 복수의 선입선출버퍼(10,20,30,40)의 판독상태를 검출하여 복수의 선입선출버퍼(10,29,30,40)의 판독모드를 제어하기 위한 공표시제어기(60)와, 소정의 클럭신호를 발생하여 공표시제어기(60)를 통해 선입선출버퍼(10,20,30,40)에서 수행되는 판독모드에서 사용되는 클럭신호로 제공하기 위한 클럭발생기(70)로 이루어진다.
좀더 상세하게, 복수의 선입선출버퍼(10,20,30,40)는 인가되는 데이터에 대하여 최우선순위로 기록 및 판독을 수행하는 제1선입선출버퍼(10)와, 제2순위로 기록 및 판독을 수행하는 제2선입선출버퍼(20)와, 제3순위로 기록 및 판독을 수행하는 제3선입선출버퍼(30)와, 제4순위로 기록 및 판독을 수행하는 제4선입선출버퍼(40)로 구성된다.
제2도는 제1도의 전표시제어기(50)의 상세한 회로도로서, 복수의 선입선출버퍼(10, 20, 30, 40) 각각의 기록상태를 나타내는 전표시(Full Flag : /FF1, /FF2, /FF3, /FF4)비트신호를 입력신호로 하여 복수의 선입선출버퍼(10, 20, 30, 40)의 전표시상태를 검출하기 위한 전표시상태 검출부(51)와, 전표시상태검출부(51)에서 출력되는 검출신호에 의하여 복수의 선입선출버퍼(10, 20, 30, 40)의 기록모드를 제어하기 위한 기록모드제어부(52)로 이루어진다. 여기서 전표시비트신호는 선입선출버퍼에 데이터가 모두 기록된 상태인지 아닌지를 나타내 주는 신호이고, 기록모드제어는 복수의 선입선출버퍼(10, 20, 30, 40)에 대하여 기록모두수행을 동시중지하거나 중지상태를 동시에 해제하는 것이다.
특히 전표시상태검출부(51)는 복수의 선입선출버퍼(10, 20, 30, 40)로부터 각각 출력되는 전표시비트신호(/FF1, /FF2, /FF3, /FF4)의 논리를 반전하기 위한 제1반전수단(511)과, 제1반전수단(511)에서 출력되는 신호의 논리조함에 의하여 복수의 선입선출버퍼(10, 20, 30, 40)에 대한 전표시상태를 검출하기 위한 제1검출수단(512)으로 이루어진다. 제1반전수단(511)은 복수의 선입선출버퍼(10, 20, 30, 40)에서 출력되는 전표시비트신호(/FF1, /FF2, /FF3, /FF4)에 1 대 1 대응되도록 접속된 복수개의 인버터(IN1, IN2, IN3, IN4)로 이루어지고, 제1검출수단(512)은 제1반전수단(511)에서 출력되는 4개의 신호중 제1표시비트신호(/FF1)와 제2전표시비트신호(/FF2) 및 제3전표시비트신호(/FF3)를 반전한 신호를 논리곱하기 위한 제1논리소자(G1)와, 제1반전수단(511)에서 출력되는 4개의 신호중 제2전표시비트신호(/FF3)와 제3전표시비트신호(/FF3)와 제4전표시비트신호(/FF4)를 반전한 신호를 논리곱하기 위한 제2논리소자(G2)와, 제2전표시비트(/FF3)와 제4전표시비트신호(/FF4) 및 제1전표시비트신호(/FF1)를 반전한 신호를 논리곱하기 위한 제3논리소자(G3)와, 제4전표시비트신호(/FF4)와 제1전표시비트신호(/FF) 및 제2전표시비트신호(/FF2)를 반전한 신호를 논리곱하기 위한 제4논리소자(G3)로 이루어진다. 여기서 제1반전수단(511)내의 인버터들(IN1~IN4)은 사용되는 선입선출버퍼와 동일한 숫자로 구성된다.
기록모드제어부(52)는 전표시상태 검출부(51)에서 출력되는 4개의 신호를 논리합하기 위한 제5논리소자(G5)와, 제5논리소자(G5)의 출력신호를 반전하기 위한 인버터(IN5)로 이루어진다.
제3도는 제1도의 공표시제어기(60)의 상세한 회로도로서, 복수의 선입선출버퍼(10, 20, 30, 40)의 판독진행상태를 검출하기 위하여 제1, 2, 3, 4선입선출버퍼(10, 20, 30, 40)에서 각각 출력되는 공표시비트신호(Empty Flag : /EF1, /EF2, /EF3, /EF4)를 입력신호로 처리하는 공표시상태검출부(61)와, 공표시상태검출부(61)에서 출력된 신호와 클럭발생기(70)에서 출력되는 신호에 의하여 복수의 선입선출버퍼(10, 20, 30, 40)의 판독모드를 제어하기 위한 판독모드 제어부(62)로 이루어진다.
여기서 공표시비트신호는 선입선출버퍼내에 데이터가 모두 빈상태인지 아닌지를 나타내는 것이나 상술한 전표시비트신호와 동기되어 출력되고, 판도모드제어는 제1, 2, 3, 4선입선출버퍼(10,20,30,40)에 대하여 동시에 판독동작을 중지하거나 판독동작을 수행하도록 하는 것이다.
공표시상태검출부(61)는 복수의 선입선출버퍼(10, 20, 30, 40)에서 출력되는 각각의 공표시비트신호(/EF1, /EF2, /EF3, /EF4)를 1 대 1 대응하여 반전하기 위한 제2반전수단(611)과, 제2반전수단(611)에서 출력되는 신호를 논리조합하여 복수의 선입선출버퍼(10, 20, 30, 40)에 대한 공표시상태를 검출하는 제2검출수단(612)으로 이루어진다. 여기서 제2반전수단(611)내의 인버터들은 사용되는 선입선출버퍼의 갯수와 동일하게 구성된다.
제2검출수단(612)은 제2반전수단(611)에서 출력되는 4개의 출력신호중 제1공표시비트신호(/EF1)와 제2공표시비트신호(/EF2)를 반전한 신호를 논리곱하기 위한 제6논리소자(G2)와, 4개의 출력신호중 제2공표시비트신호(/EF2)와 제3공표시비트신호(/EF3)를 반전한 신호를 논리곱하기 위한 제7논리소자(G3)와, 제3공표시비트신호(/EF3)와 제4공표시비트신호(/EF4)를 반전한 신호를 논리곱하기 위한 제8논리소자(G8)와, 제4공표시비트신호(/EF4)와 제1공표시비트신호(/EF1)를 반전한 신호를 논리곱하기 위한 제9논리소자(G9)로 이루어진다.
판독모드제어부(62)는 공표시검출부(61)에서 출력되는 신호를 논리합하기 위한 제10논리소자(G10)와, 제10논리소자(G10)에서 출력되는 신호와 클럭발생기(70)에서 출력되는 클럭신호(CK)를 논리곱하기 위한 제11논리소자(G11)와, 제11논리소자(G11)에서 출력되는 반전하기 위한 반전소자(IN10)으로 이루어진다.
그러면 본 발명의 동작을 설명하기로 한다.
우선 기록모드제어시, 비트스트림 형태로 데이터가 입력되면, 제1선입선출버퍼(10)로 인가되어 기록된다. 기록방식은 일반적인 선입선출버퍼와 동일하게 인가되는 순서대로 순차적으로 기록된다.
제1선입선출버퍼(10)에 데이터가 모두 기록되면, 제1선입선출버퍼(10)의 제1전표시비트신호(/FF1)는 로우논리로 출력되어 전표시제어기(50)로 인가된다. 여기서 전표시비트신호(/FF1, /FF2, /FF3, /FF4)는 상술한 선입선출버퍼들(10, 20, 30, 40)에 데이터가 모두 기록된 경우에는 로우논리로 출력되고 데이터가 기록될 영역이 남아 있는 경우에는 하이논리로 출력되도록 설정되나, 논리상태는 시스템 설계에 따라 달라질 수도 있다.
전표시제어기(50)는 상술한 원리에 의하여 제2~4선입선출버퍼(20, 30, 40)에서 출력되는 제2~4전표시비트신호(/FF2, /FF2, /FF4)가 하이논리로 인가되고, 제1전표시비트신호(/FF1)만 로우논리로 인가되므로, 제1반전수단(511)에서 출력되는 신호는 인버터(IN1)에서 출력되는 신호만 하이논리이고, 다음단의 제1검출수단(512)의 제1~4논리소자(G1,G2,G3,G4)는 모두 로우논리를 출력한다. 따라서 기록모드제어부(52)로 인가되는 4개의 입력신호 모두 로우논리가 되어 제5논리소자(G5)는 로우논리를 출력하게 된다. 이에 따라 반전소자(IN5)는 하이논리를 출력하여 제1~4선입선출버퍼(10,20,30,40)의 기록 모드 제어단자(W)로는 하이논리신호가 인가되어, 입력되는 데이터에 대하여 계속적으로 기록모드를 수행하도록 한다. 이 때 인가되는 데이터는 제1선입선출버퍼(10)에 데이터가 모두 기록된 상태이므로 제2선입선출버퍼(20)로 인가되어 기록된다.
제2선입선출버퍼(20) 역시 인가되는 데이터를 모두 기록하면 제1선입선출버퍼(10)에서와 같이 전표시비트신호 출력단을 통해 제2전표시비트신호(/FF2)를 로우논리로 출력한다. 그러나 전표시제어기(50)내의 제1검출수단(512)은 4개의 선입선출버퍼(10,20,30,40)중 3개의 선입선출버퍼에 대한 전표시비트신호가 로우논리로 출력되어야만 적어도 하나의 출력신호를 하이논리로 출력하게 되므로 제2선입선출버퍼(20)에 데이터가 모두 기록된 경우에도 제1선입선출버퍼(10)에 데이터가 모두 기록된 경우와 별차이없이 로우논리신호를 출력하므로, 기록모드제어부(52)는 인가되는 데이터가 계속 기록되도록 선입선출버퍼를 제어한다. 이 때 인가되는 데이터는 제3선입선출버퍼(30)으로 인가된다.
그러나 제3선입선출버퍼(30)에 데이터가 모두 기록되게 되며, 전표시제어기(50)로 인가되는 제1~3전표시비트신호(/FF1,/FF2,/FF3)가 모두 로우논리로 입력되어, 제1반전수단(511)은 인버터들(IN1,IN2,IN3)을 통해 하이논리를 출력하고 인버터(IN4)를 통해 로우논리를 출력한다. 따라서, 제1검출수단(512)은 제1논리소자(G1)만 하이논리를 출력하고 나머지 제2~4논리소자(G2,G3,G4)는 로우논리를 출력한다. 기록모드제어부(52)는 전표시상태검출부(51)에서 출력되는 신호중 제1논리소자(G1)에서 출력되는 신호가 하이논리이므로 제5논리소자(G5)를 통해 하이논리를 출력한다.
제5논리소자(G5)에서 출력되는 신호는 인버터(IN5)를 통해 로우논리로 반전되어 제1~4선입선출버퍼(10,20,30,40)의 기록모드 제어단자(W)로 인가되고, 이에 따라 제1~4선입선출버퍼(10,20,30,40)의 기록동작이 동시에 중단되게 된다.
상술한 기록동작의 중단제어는 제1, 2, 3선입선출버퍼(10,20,30)에 데이터가 모두 기록된 경우였으나 상술한 바와 같이 4개의 선입선출버퍼중 3개의 선입선출버퍼에 데이터가 모두 기록된 경우에는 기록동작이 중단되므로 제2, 3, 4선입선출버퍼(20,30,40)에 데이터가 모두 기록된 경우나 제3, 4, 1선입선출버퍼(30 ,40,10)에 데이터가 모두 기록된 경우나, 제4, 1, 2입출력버퍼(40,10,20)에 데이터가 모두 기록된 경우에도 기록동작은 중단되도록 제어된다. 이와 같은 기록동작에 대한 중단제어는 후술할 판독모드수행에 의하여 3개의 선입선출버퍼중 하나의 선입선출버퍼의 데이터가 모두 판독되면, 다시 원래의 상태대로 기록모드를 수행하도록 제1~4선입선출버퍼(10,20,30,40)의 기록모드제어단자(W)로 하이논리를 출력하여 기록동작중지 상태를 해제한다.
판독모드제어는, 기록모드제어시와 마찬가지로 제1선입선출버터(10)에 기록되어 있는 데이터를 먼저 판독하게 되는데, 판독수행은 상술한 기록과정에 의하여 적어도 2개의 선입선출버퍼에 데이터가 모두 기록되면 이루어진다. 따라서 기록모드수행에 의하여 제1선입선출버퍼(10)로부터 데이터가 모두 기록되면, 제1선입선출버퍼(10)의 공표시비트신호 출력단을 통해 제1공표시비트신호(/EF1)는 로우논리로 출력된다. 여기서 논리상태를 시스템설계에 따라 다르게 설정될 수 있다.
공표시제어기(60)는 인가되는 4개의 공표시비트신호(/EF1,/EF2,/EF3,/EF4)중 하나의 공표시비트신호(/EF1)만 로우논리로 인가되므로 제2반전수단(611)을 통해 출력되는 신호는 인버터(IN6)를 통해 출력되는 신호만 하이논리로 출력되고, 나머지 인버터(IN7,IN8,IN9)를 통해 출력되는 신호는 로우논리로 출력된다. 따라서 제2검출수단(612)의 제6~9논리소자(G6,G7,G8,G9)는 모두 로우논리를 출력한다. 여기서 제6, 7, 8, 9논리소자(G6,G7,G8,G9)는 제2반전수단(611)에서 출력되는 신호중 2개의 신호를 입력신호로 하는 논리곱소자들이다.
판독모드제어부(62)는 공표시상태검출부(61)에서 출력되는 신호가 모두 로우논리이므로 제10논리소자(G10)는 로우논리를 제11논리소자(G11)의 일측 입력신호로 출력한다. 제11논리소자(G11)는 제10논리소자(G10)에서 출력되는 신호가 로우논리이므로 클럭발생기(70)로부터 출력되는 클럭 신호(CK)의 논리에 관계없이 로우논리를 출력한다. 인버터(IN10)는 제11논리소자(G11)로부터 출력되는 로우논리신호를 반전하여 제1, 2, 3, 4선입선출버퍼(10)의 기록모드제어단자(R)로 출력한다. 따라서 기록모드제어단자(R)로는 하이논리신호가 인가되어 제1~4선입선출버퍼(10,20,30,40)는 판독동작을 수행하지 않는다.
기록모드 수행에 의하여 제2선입선출버퍼(20)에 데이터가 모두 기록되면, 제2선입선출버퍼(20)의 공표시비트신호 출력단을 통해 로우논리의 공표시비트신호(/EF2)가 출력되어 공표시제어기(60)로 인가된다.
공표시제어기(60)는 제2반전수단(611)으로 인가되는 4개의 공표시비트신호(/EF1,/EF2,/EF3,/EF4)중 2개의 공표시비트신호(/EF1,/EF2)가 로우논리로 인가되므로 인버터(IN6,IN7)는 하이논리를 출력하고, 인버터(IN8,IN9)는 로우논리를 출력한다. 따라서 제2검출수단(612)은 제6논리소자(G6)만이 하이논리를 출력하고, 나머지 논리소자들(G7,G8,G9)은 로우논리를 출력한다.
판독모드제어부(62)는 공표시상태검출부(61)에서 출력되는 4개의 신호중 하나의 신호가 하이논리상태로 인가되므로 제10논리소자(G10)는 하이논리를 출력하게 된다. 제11논리소자(G11)는 제10논리소자(G10)로부터 인가된 신호가 하이논리신호이므로 다른 입력단자로 인가되는 클럭신호(CK)를 그대로 출력한다. 인버터(IN10)는 제10논리소자(G10)로부터 출력되는 신호의 논리를 반전하여 출력하나 인버터(IN10)로 출력되는 신호는 제1~4선입선출버퍼(10,20,30,40)의 판독클럭신호로 제공된다. 따라서 제1~4선입선출버퍼는 기록되어 있는 데이터를 판독모드제어단자(R)로 인가되는 클럭신호(CK)에 동기되어 판독하게 되는 데, 판독되는 순위는 먼저 기록된 데이터가 먼저 판독되므로 제1선입선출버퍼(10)부터 판독되게 된다. 이와 같은 판독 과정은 제1선입선출버퍼(10)에 기록되어 있는 데이터가 모두 판독되었다 하더라도 최소한 제2, 3선입선출버퍼(20,30)에 데이터가 기록되어 있거나, 제3, 4선입선출버퍼(30,40)에 데이터가 기록되어 있거나, 제4, 1선입선출버퍼(40,10)에 데이터가 기록되어 있는 경우에는 계속해서 판독모드를 수행하게 된다.
상술한 바와 같이 본 발명은 병렬구조로 접속된 다단의 선입선출버퍼의 기록모드제어시 사용되는 선입선출버퍼중 하나의 선입선출버퍼가 빈 경우에만 기록모드수행을 중지하고 다시 하나의 선입선출버퍼가 빈 상태가 되면 기록모드중지상태를 해제하여 계속해서 기록모드를 수행하게 하고, 판독모드제어시에는 사용되는 선입선출버퍼중 2개 이상의 선입선출버퍼에 데이터가 모두 기록되면 판독모드를 수행하도록 함으로써, 일정한 속도로 정확하게 데이터가 전송될 수 있도록 기록 및 판독모드 제어할 수 있는 이점이 있다.

Claims (13)

  1. 비트스트림의 형태로 데이터를 전송하는 시스템에서 상기 데이터를 일정한 속도로 처리하기 위한 다단 선입선출버퍼제어장치에 있어서 ; 다단의 병렬구조로 접속되어 상기 데이터가 인가되면 인가되는 우선순위에 따라 기록 및 판독하기 위한 복수의 선입선출버퍼(10,20,30,40) ; 상기 복수의 선입선출버퍼(10,20,30,40)의 기록상태를 나타내는 전표시비트신호(/FF1,/FF2,/FF3,/FF4)에 따라 기록상태를 검출하여 선입선출버퍼(10,20,30,40)의 기록모드를 제어하기 위한 전표시제어기(50) ; 상기 복수의 선입선출버퍼(10,20,30,40)의 판독상태를 나타내는 공표시비트신호(/EF1,/EF2,/EF3,/EF4)에 따라 판독상태를 검출하여 선입선출버퍼(10,20,30,40)의 판독모드를 제어하기 위한 공표시제어기(60) ; 상기 선입선출버퍼(10,20,30,40)의 기록모드 수행을 위한 소정의 클럭신호(CK)를 공표시제어기(60)로 발생하기 위한 클럭발생기(70)을 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  2. 제1항에 있어서, 상기 전표시제어기(50)는 상기 전표시비트신호에 의하여 상기 복수의 선입선출버퍼(10,20,30,40)중 하나의 선입선출버퍼를 제외한 나머지 선입선출버퍼에 데이터가 모두 기록된 것으로 검출되면, 상기 복수의 선입선출버퍼(10,20,30,40)의 기록동작이 중지되도록 제어하고, 상기 선입선출버퍼에 기록된 데이터의 판독에 의하여 상기 데이터가 기록되지 않은 선입선출버퍼가 2개가 되면 상기 기록동작의 중지제어를 해제함을 특징으로 하는 다단 선입선출버퍼제어장치.
  3. 제2항에 있어서, 상기 전표기제어시(50)는 상기 복수의 선입선출버퍼(10,20,30,40)에서 출력되는 상기 전표시비트신호(/FF1,/FF2,/FF3,/FF4)를 입력신호로 하여 상기 전표시비트신호(/FF1,/FF2,/FF3,/FF4)의 상태를 검출하기 위한 전표시상태검출부(51)와, 상기 전표시상태검출부(51)에서 출력되는 검출신호에 의하여 상기 복수의 선입선출버퍼(10,20,30,40)의 상기 기록동작을 제어하는 신호를 출력하기 위한 기록모드제어부(52)로 이루어짐을 특징으로 하는 다단 선입선출버퍼제어장치.
  4. 제3항에 있어서, 상기 전표시상태검출부(51)는 인가되는 제1소정수(N)의 상기 전표시비트신호들(/FF1,/FF2,/FF3,/FF4)중 하나의 전표시비트신호를 제외한 나머지 제2소정수(N-1)의 전표시비트신호를 입력신호로 하는 논리소자들(G1,G2,G3,G4)로 구성되어 상기 복수의 선입선출버퍼(10,20,30,40)의 기록상태를 검출하기 위한 제1검출수단(512)을 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  5. 제4항에 있어서, 상기 전표시상태검출부(51)는 상기 전표시비트신호(/FF1,/FF2,/FF3,/FF4)의 논리를 반전하기 위한 제1반전수단(511)을 더 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  6. 제5항에 있어서, 상기 제1반전수단(511)은 상기 복수의 선입선출버퍼(10,20,30,40)의 숫자와 동일한 숫자의 인버터(IN1,IN2,IN3,IN4)로 이루어짐을 특징으로 하는 다단 선입선출버퍼제어장치.
  7. 제3항에 있어서, 상기 기록모두제어부(52)는 상기 전표시상태검출부(51)에서 출력되는 신호를 논리합하기 위한 논리소자(G5)를 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  8. 제1항에 있어서, 상기 공표시제어기(60)는 상기 공표시비트신호(/EF1,/EF2,/EF3,/EF4)에 의하여 상기 복수의 선입선출버퍼(10,20,30,40)중 적어도 2개 이상의 선입선출버퍼에 데이터가 모두 기록되면, 데이터를 판독하는 동작을 수행하도록 상기 복수의 선입선출버퍼(10,20,30,40)의 판독 동작을 제어함을 특징으로 하는 다단 선입선출버퍼제어장치.
  9. 제8항에 있어서, 상기 공표시제어기(50)는 상기 복수의 선입선출버퍼(10,20,30,40)에서 출력되는 상기 공표시비트신호(/EF1,/EF2,/EF3,/EF4)를 입력신호로 하여 상기 공표시비트신호(/EF1,/EF2,/EF3,/EF4)의 상태를 검출하기 위한 공표시상태검출부(61)와, 상기 공표시상태검출부(61)에서 출력되는 검출신호에 의하여 상기 복수의 선입선출버퍼(10,20,30,40)의 상기 판독동작을 제어하는 신호를 출력하기 위한 판독모드제어부(62)로 이루어짐을 특징으로 하는 다단 선입선출버퍼제어장치.
  10. 제9항에 있어서, 상기 공표시상태검출부(61)는 인가되는 상기 공표시비트신호(/EF1,/EF2,/EF3,/EF4)중 적어도 2개 이상의 공표시비트신호를 입력신호로 하는 논리소자들(G6,G7,G8,G9)로 구성되어 상기 복수의 선입선출버퍼(10,20,30,40)의 빈상태를 검출하기 위한 제1검출수단(612)을 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  11. 제10항에 있어서, 상기 공표시상태검출부(61)는 상기 공표시비트신호(/EF1,/EF2,/EF3,/EF4)의 논리를 반전하기 위한 제1반전수단(611)을 더 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
  12. 제11항에 있어서, 상기 제1반전수단(611)은 상기 복수의 선입선출버퍼(10,20,30,40)의 숫자와 동일한 숫자의 인버터(IN6,IN7,IN8,IN9)로 이루어짐을 특징으로 하는 다단 선입선출버퍼제어장치.
  13. 제9항에 있어서, 상기 판독모드제어부(62)는 공표시상태검출부(61)에서 출력되는 신호를 논리합하기 위한 제1논리소자(G10)와, 제1논리소자(G10)에서 출력되는 신호에 의하여 상기 클럭신호(CK)의 통과여부를 제어하는 제2논리소자(G11)를 포함함을 특징으로 하는 다단 선입선출버퍼제어장치.
KR1019930022615A 1993-10-28 1993-10-28 다단 선입 선출 버퍼 제어장치 KR950015207B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930022615A KR950015207B1 (ko) 1993-10-28 1993-10-28 다단 선입 선출 버퍼 제어장치
US08/320,710 US5640515A (en) 1993-10-28 1994-10-07 FIFO buffer system having enhanced controllability
JP24784294A JP3950178B2 (ja) 1993-10-28 1994-10-13 先入先出バッファシステム
CN94117664A CN1052093C (zh) 1993-10-28 1994-10-28 有增强可控性能的先进先出缓冲存储系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022615A KR950015207B1 (ko) 1993-10-28 1993-10-28 다단 선입 선출 버퍼 제어장치

Publications (2)

Publication Number Publication Date
KR950013041A KR950013041A (ko) 1995-05-17
KR950015207B1 true KR950015207B1 (ko) 1995-12-23

Family

ID=19366820

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022615A KR950015207B1 (ko) 1993-10-28 1993-10-28 다단 선입 선출 버퍼 제어장치

Country Status (4)

Country Link
US (1) US5640515A (ko)
JP (1) JP3950178B2 (ko)
KR (1) KR950015207B1 (ko)
CN (1) CN1052093C (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781802A (en) * 1995-02-03 1998-07-14 Vlsi Technology, Inc. First-in-first-out (FIFO) controller for buffering data between systems which are asynchronous and free of false flags and internal metastability
KR0155044B1 (ko) * 1995-11-03 1998-11-16 김광호 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법
US6721824B1 (en) 1998-06-19 2004-04-13 Cisco Technology, Inc. Method and apparatus for assisting communication of information between two processes
US6640269B1 (en) * 1998-06-19 2003-10-28 Cisco Technology, Inc. Method and apparatus for assisting communication of information between two processes
US6243770B1 (en) * 1998-07-21 2001-06-05 Micron Technology, Inc. Method for determining status of multiple interlocking FIFO buffer structures based on the position of at least one pointer of each of the multiple FIFO buffers
US6625711B1 (en) * 2000-11-16 2003-09-23 Cypress Semiconductor Corp. Method and/or architecture for implementing queue expansion in multiqueue devices
DE10244450A1 (de) * 2002-09-24 2004-04-01 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Demodulation eines digitalen amplitudenmodulierten Funksignals
US7209983B2 (en) * 2003-07-03 2007-04-24 Integrated Device Technology, Inc. Sequential flow-control and FIFO memory devices that are depth expandable in standard mode operation
US7634597B2 (en) * 2003-10-08 2009-12-15 Micron Technology, Inc. Alignment of instructions and replies across multiple devices in a cascaded system, using buffers of programmable depths
CN100568382C (zh) * 2007-08-22 2009-12-09 威盛电子股份有限公司 先进先出存储器
US7717752B2 (en) * 2008-07-01 2010-05-18 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005219A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005212A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Providing a variable frame format protocol in a cascade interconnected memory system
US20100005206A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Automatic read data flow control in a cascade interconnect memory system
US20100005214A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhancing bus efficiency in a memory system
US20100005220A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation 276-pin buffered memory module with enhanced memory system interconnect and features
US20100005218A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Enhanced cascade interconnected memory system
CN101308697B (zh) * 2008-07-10 2011-08-24 哈尔滨工业大学 基于sdram的大容量fifo突发缓存器及数据存储方法
US9357649B2 (en) 2012-05-08 2016-05-31 Inernational Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
US9519315B2 (en) 2013-03-12 2016-12-13 International Business Machines Corporation 276-pin buffered memory card with enhanced memory system interconnect
CN112631545B (zh) * 2020-12-21 2024-08-06 北京时代民芯科技有限公司 一种高速fifo存储器
CN113419985A (zh) * 2021-06-15 2021-09-21 珠海市一微半导体有限公司 Spi系统自动读取数据的控制方法及spi系统
CN114816319B (zh) * 2022-04-21 2023-02-17 中国人民解放军32802部队 一种fifo存储器的多级流水读写方法和装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5835627A (ja) * 1981-08-26 1983-03-02 Toshiba Corp メモリデ−タ先取り制御方式
US4574351A (en) * 1983-03-03 1986-03-04 International Business Machines Corporation Apparatus for compressing and buffering data
US5179661A (en) * 1989-10-30 1993-01-12 Hayes Microcomputer Products, Inc. Method and apparatus for serial data flow control

Also Published As

Publication number Publication date
JPH07169260A (ja) 1995-07-04
US5640515A (en) 1997-06-17
CN1122042A (zh) 1996-05-08
CN1052093C (zh) 2000-05-03
KR950013041A (ko) 1995-05-17
JP3950178B2 (ja) 2007-07-25

Similar Documents

Publication Publication Date Title
KR950015207B1 (ko) 다단 선입 선출 버퍼 제어장치
KR0123239B1 (ko) 선입선출방식(fifo) 메모리
US4748588A (en) Fast data synchronizer
US5365485A (en) Fifo with fast retransmit mode
JPH04301290A (ja) 先入れ先出しメモリ回路
KR950010770B1 (ko) 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로
US3851335A (en) Buffer systems
KR950012214A (ko) 광폭의 선입선출버퍼(fifo)의 에러검출장치
JPH0479011B2 (ko)
JP3090330B2 (ja) 出力信号発生装置及びその方法並びにｆｉｆｏメモリ
US4006455A (en) Error correction system in a programmable calculator
KR930004178B1 (ko) 반도체 기억장치의 테스트회로
JP2752806B2 (ja) セル位相乗換回路
US5115496A (en) Queue device capable of quickly transferring a digital signal unit of a word length different from a single word length
KR0179903B1 (ko) 선입선출 메모리
JP2773561B2 (ja) 読出し・書込み試験用データ変換回路とこれを用いたデータ転送方法
JP3139291B2 (ja) 表示制御手段及び表示パネル駆動装置
KR0124771Y1 (ko) 병렬 데이타 선입 선출 장치
JP2806645B2 (ja) スキャンパスエラー検出回路
KR0147702B1 (ko) 고속 실행을 위한 기록용 선입선출 버퍼
JP2002050172A (ja) Ｆｉｆｏ制御回路
JPS62219123A (ja) パラレルデ−タ転送回路
SU1221745A1 (ru) Счетное устройство
JPS59224943A (ja) バツフア回路
SU1721600A1 (ru) Многоканальное устройство дл буферизации данных

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 18

EXPY Expiration of term