KR950012214A - 광폭의 선입선출버퍼(fifo)의 에러검출장치 - Google Patents

광폭의 선입선출버퍼(fifo)의 에러검출장치 Download PDF

Info

Publication number
KR950012214A
KR950012214A KR1019930022616A KR930022616A KR950012214A KR 950012214 A KR950012214 A KR 950012214A KR 1019930022616 A KR1019930022616 A KR 1019930022616A KR 930022616 A KR930022616 A KR 930022616A KR 950012214 A KR950012214 A KR 950012214A
Authority
KR
South Korea
Prior art keywords
error
flag
out buffer
empty
signals
Prior art date
Application number
KR1019930022616A
Other languages
English (en)
Other versions
KR950015189B1 (ko
Inventor
박용규
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019930022616A priority Critical patent/KR950015189B1/ko
Priority to JP24407894A priority patent/JP3681773B2/ja
Priority to CN94117023A priority patent/CN1074560C/zh
Priority to US08/320,631 priority patent/US5469449A/en
Publication of KR950012214A publication Critical patent/KR950012214A/ko
Application granted granted Critical
Publication of KR950015189B1 publication Critical patent/KR950015189B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

본 에러검출장치는 인가되는 광폭의 데이터를 일정한 속도로 전송하기 위하여 다수의 선입선출버퍼를 병렬로 접속하여 사용하는 데이터전송시스템에 있어서, 상술한 문제점을 해결하기 위하여 선입선출버퍼의 플래그(Flag)신호를 이용하여 에러를 검출하기 위한 것이다. 이를 위하여 본 장치는 2개 이상의 선입선출버퍼들의 기록 및 판독상태(또는 빈 상태 또는 채워진 상태)를 나타내는 플래그신호에 의하여 에러를 검출하고, 에러가 검출되면 선입선출버퍼수단들을 모두 리셋시키기 위한 에러검출회로를 포함하도록 구성된다.

Description

광폭의 선입선출버퍼(FIFO)의 에러검출장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적 광폭 선입선출버퍼(First In First Out)의 구성도.
제2도는 본 발명에 따른 에러검출이 가능한 광폭 선입선출버퍼의 구성도.
제3도는 제2도에 도시된 에러검출회로의 상세한 회로도.

Claims (8)

  1. 인가되는 광폭의 데이터를 일정한 속도로 전송하기 위하여 적어도 2개 이상의 선입선출버퍼수단(10, 20)을 병렬로 접속하여 사용하는 데이터전송시스템의 전송되는 데이터의 에러를 검출하기 위한 장치에 있어서; 상기 2개 이상의 선입선출버퍼들(10, 20)의 기록 및 판독상태(또는 빈 상태 또는 채워진 상태)를 나타내는 플래그신호(EF, FF)에 의하여 에러를 검출하고, 에러가 검출되면 상기 선입선출버퍼 수단들(10, 20)을 모두 리셋시키기 위한 에러검출회로(30)를 포함함을 특징으로 하는 광폭의 선입선출버퍼(FIFO)의 에러검출장치.
  2. 제1항에 있어서, 상기 선입선출버퍼수단(10, 20)들은 복수의 선입선출버퍼들(11, 12, 13, 14, 21, 22, 23, 24)을 직렬접속함을 특징으로 하는 광폭의 선입선출버퍼(FIFO)의 에러검출장치.
  3. 제2항에 있어서, 상기 에러검출회로(30)는 상기 제1 선입선출버퍼수단(10)의 상기 복수의 선입선출버퍼들(11, 12, 13, 14)의 빈 상태를 나타내는 공플래그신호들(EF1, EF2, EF3, EF4)과 상기 제2 선입선출버퍼수단(20)의 상기 복수의 선입선출버퍼들(21, 22, 23, 24)의 빈상태를 나타내는 공플래그신호들(EF11, EF21, EF31, EF41)을 각각 동일한 순번의 신호들간을 비교하여 상기 빈 상태를 나타내는 공플래그상태를 검출하기 위한 공플래그상태 검출수단(31)과 상기 제1 선입선출버퍼수단(10)의 상기 복수의 선입선출버퍼들(11, 12, 13, 14)의 채워진 상태를 나타내는 전플래그신호들(FF1, FF2, FF3, FF4)과 상기 제2 선입선출버퍼수단(20)의 상기 복수의 선입선출버퍼들(21, 22, 23, 24)의 채워진 상태를 나타내는 전플래그신호들(FF11, FF21, FF31, FF41)을 각각 동일한 순번의 신호들간을 비교하여 상기 채워진 상태를 나타내는 전플래그상태를 검출하기 위한 전플래그상태 검출수단(32)과 상기 공플랙상태 검출수단(31) 및 전플래그상태 검출수단(32)에서 출력되는 신호에 의하여 에러가 검출되면, 상기 제1 선입선출버퍼수단(10) 및 상기 제2 선입선출버퍼수단(20)의 상기 선입선출버퍼들(11, 12, 13, 14, 21, 22, 23, 24)의 각각에 상기 리셋신호를 출력하기 위한 에러검출수단(33)을 포함함을 특징으로 하는 광폭의 선입선출버퍼의 에러검출장치.
  4. 제3항에 있어서, 상기 공플래그상태 검출수단(31)은 상기 제1 선입선출버퍼수단(10) 또는 제2 선입선출버퍼 수단(20)내의 복수의 선입선출버퍼들(11, 12, 13, 14) 또는 (21, 22, 23, 24)로부터 출력되는 각각의 공플래그신호들(EF1, EF2, EF3, EF4) 또는 (EF11, EF21, EF31, EF41)에 대응되는 수의 비교 회로들(311, 312, 313, 314)로 이루어짐을 특징으로 하는 광폭의 선입선출버퍼의 에러검출장치.
  5. 제3항에 있어서, 상기 제2에러 검출수단(32)은 상기 제1선입선출 버퍼수단(10) 또는 제2선입선출 버퍼수단(20)내의 복수의 선입선출버퍼들(11, 12, 13, 14) 또는 (21, 22, 23, 24)로부터 출력되는 각각의 전플래그신호들(FF1, FF2, FF3, FF4) 또는 (FF11, FF21, FF31, FF41)에 대응되는 수의 비교 회로들(321, 322, 323, 324)로 이루어짐을 특징으로 하는 광폭의 선입선출버퍼의 에러검출장치.
  6. 제3항에 있어서, 상기 에러검출수단(33)은 상기 공플래그상태 검출수단(31) 및 상기 전플래그상태 검출수단(32)에서 상기 공플래그신호들(EF1, EF2, EF3, EF4, EF11, EF21, EF31, EF41) 및 전패래그신호들(EF1, EF2, EF3, EF4, EF11, EF21, EF31, EF41)을 각각 비교한 결과에 따라 출력되는 복수의 신호중 적어도 1개 이상의 신호의 논리상태가 다른 경우에는 상기리셋신호가 발생하도록 구성됨을 특징으로 하는 광폭의 선입선출버퍼의 에러검출장치.
  7. 제6항에 있어서, 상기 에러검출수단(33)은 논리합소자로 이루어짐을 특징으로 하는 광폭의 선입선출버퍼의 에러검출장치.
  8. 제1항에 있어서, 상기 에러검출회로(30)는 상기 리셋신호가 발생됨과 동시에 에러가 발생된 것을 사용자가 인식할 수 있도록 표시신호(IND)를 출력함을 특징으로 하는 광폭의 선입선출버퍼의 에러검출 및 정정장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930022616A 1993-10-28 1993-10-28 광폭의 선입선출버퍼(fifo)의 에러검출장치 KR950015189B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930022616A KR950015189B1 (ko) 1993-10-28 1993-10-28 광폭의 선입선출버퍼(fifo)의 에러검출장치
JP24407894A JP3681773B2 (ja) 1993-10-28 1994-10-07 エラー検出および補正ユニットを有する先入先出バッファシステム
CN94117023A CN1074560C (zh) 1993-10-28 1994-10-10 具有误差检测及校正单元的先进先出式缓冲器系统
US08/320,631 US5469449A (en) 1993-10-28 1994-10-11 FIFO buffer system having an error detection and resetting unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930022616A KR950015189B1 (ko) 1993-10-28 1993-10-28 광폭의 선입선출버퍼(fifo)의 에러검출장치

Publications (2)

Publication Number Publication Date
KR950012214A true KR950012214A (ko) 1995-05-16
KR950015189B1 KR950015189B1 (ko) 1995-12-23

Family

ID=19366821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930022616A KR950015189B1 (ko) 1993-10-28 1993-10-28 광폭의 선입선출버퍼(fifo)의 에러검출장치

Country Status (4)

Country Link
US (1) US5469449A (ko)
JP (1) JP3681773B2 (ko)
KR (1) KR950015189B1 (ko)
CN (1) CN1074560C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0186166B1 (ko) * 1995-11-03 1999-04-15 구자홍 씨디-롬 드라이버의 에러 검출장치
US6243805B1 (en) * 1998-08-11 2001-06-05 Advanced Micro Devices, Inc. Programming paradigm and microprocessor architecture for exact branch targeting
US6289442B1 (en) 1998-10-05 2001-09-11 Advanced Micro Devices, Inc. Circuit and method for tagging and invalidating speculatively executed instructions
US6584584B1 (en) 2000-04-10 2003-06-24 Opentv, Inc. Method and apparatus for detecting errors in a First-In-First-Out buffer
US6671835B1 (en) 2000-05-15 2003-12-30 International Business Machines Corporation Error detection in digital scanning device having parallel data streams
FR2820845B1 (fr) * 2001-02-14 2003-05-16 Canon Kk Procede d'optimisation de l'utilisation d'un moyen de stockage, dispositif de commutation, signal, et applications correspondantes
US6701390B2 (en) * 2001-06-06 2004-03-02 Koninklijke Philips Electronics N.V. FIFO buffer that can read and/or write multiple and/or selectable number of data words per bus cycle
US6990538B2 (en) * 2002-06-26 2006-01-24 Agilent Technologies, Inc. System comprising a state machine controlling transition between deskew enable mode and deskew disable mode of a system FIFO memory
CN101150589B (zh) * 2006-09-21 2010-08-18 中兴通讯股份有限公司 一种用于链路层的数据转换方法和装置
US7979607B2 (en) * 2009-02-27 2011-07-12 Honeywell International Inc. Cascadable high-performance instant-fall-through synchronous first-in-first-out (FIFO) buffer
CN102520902B (zh) * 2011-11-01 2014-05-07 富顺光电科技股份有限公司 基于单片块ram的并行写入多fifo实现方法
US9337952B2 (en) * 2013-04-22 2016-05-10 Intel Corporation Embedded resilient buffer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4193123A (en) * 1978-03-20 1980-03-11 Bell Telephone Laboratories, Incorporated Fault detection in data rate conversion systems using a first-in, first-out buffer
EP0206743A3 (en) * 1985-06-20 1990-04-25 Texas Instruments Incorporated Zero fall-through time asynchronous fifo buffer with nonambiguous empty/full resolution
CA1286420C (en) * 1987-10-14 1991-07-16 Youssef Alfred Geadah Fifo buffer controller
US5311475A (en) * 1991-04-26 1994-05-10 Quality Semiconductor Inc. High speed full and empty flag generators for first-in first-out memory
US5262996A (en) * 1991-08-27 1993-11-16 Industrial Technology Research Institute FIFO module
US5349683A (en) * 1992-07-16 1994-09-20 Mosel-Vitelic Bidirectional FIFO with parity generator/checker
US5345419A (en) * 1993-02-10 1994-09-06 At&T Bell Laboratories Fifo with word line match circuits for flag generation

Also Published As

Publication number Publication date
JP3681773B2 (ja) 2005-08-10
CN1074560C (zh) 2001-11-07
CN1120220A (zh) 1996-04-10
US5469449A (en) 1995-11-21
KR950015189B1 (ko) 1995-12-23
JPH07182247A (ja) 1995-07-21

Similar Documents

Publication Publication Date Title
KR950012214A (ko) 광폭의 선입선출버퍼(fifo)의 에러검출장치
US4748588A (en) Fast data synchronizer
KR950015207B1 (ko) 다단 선입 선출 버퍼 제어장치
KR970004487A (ko) 하드웨어 패킷 라우터장치
KR900014984A (ko) 2개 비동기 클럭신호간의 시간지연의 출력신호표시를 제공하는 회로소자와 방법
KR910015144A (ko) 매체 호출 제어기
EP0540665A1 (en) Routing independent circuit components
US4115759A (en) Multiple bit deskew buffer
KR930006554A (ko) 폭 선택 및 버스트 가능 선입선출 데이타 저장장치
CA1266130A (en) Circular first-in, first-out buffer
KR950010770B1 (ko) 광폭의 데이터전송장치에 있어서 에러검출 및 정정회로
KR900018989A (ko) 에러 교정 및 검출 장치
KR860000594A (ko) 버퍼기억장치용 태그 제어회로
KR910000152Y1 (ko) 자기테이프의 오버런/언더런 데이터에러 검출회로
KR970056512A (ko) 데이타 단말기용 모뎀의 정보 전송속도 검출장치
KR100217156B1 (ko) 디지탈 데이타열 레벨 검출장치
JPS6461173A (en) Pipeline coding circuit
KR900015496A (ko) 통신 포트의 구조 검출 장치
SU1320846A1 (ru) Буферное запоминающее устройство
KR900002618A (ko) 팩시밀리의 코드 감지회로
KR930001217A (ko) 반도체 기억장치
SU1591027A2 (ru) Устройство для сопряжения центрального процессора с группой периферийных процессоров
JP3088144B2 (ja) Ｆｉｆｏリセット回路
KR970066907A (ko) 데이타 전송장치
JP3489110B2 (ja) 先入れ先出しメモリ制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 18

EXPY Expiration of term