CN114816319B - 一种fifo存储器的多级流水读写方法和装置 - Google Patents

一种fifo存储器的多级流水读写方法和装置 Download PDF

Info

Publication number
CN114816319B
CN114816319B CN202210425703.3A CN202210425703A CN114816319B CN 114816319 B CN114816319 B CN 114816319B CN 202210425703 A CN202210425703 A CN 202210425703A CN 114816319 B CN114816319 B CN 114816319B
Authority
CN
China
Prior art keywords
fifo memory
memory cell
fifo
auxiliary
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210425703.3A
Other languages
English (en)
Other versions
CN114816319A (zh
Inventor
李想
田震
杨健
朱旭
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
32802 Troops Of People's Liberation Army Of China
Original Assignee
32802 Troops Of People's Liberation Army Of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 32802 Troops Of People's Liberation Army Of China filed Critical 32802 Troops Of People's Liberation Army Of China
Priority to CN202210425703.3A priority Critical patent/CN114816319B/zh
Publication of CN114816319A publication Critical patent/CN114816319A/zh
Application granted granted Critical
Publication of CN114816319B publication Critical patent/CN114816319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明公开一种FIFO存储器的多级流水读写方法，包括一个主FIFO和若干串联的小容量FIFO单元，近端写逻辑将数据写入主FIFO后，小容量FIFO单元会根据前级FIFO的空状态和自身FIFO的满状态将数据读出，并依次递送到最后一级小容量FIFO单元，远端读逻辑根据最后一级小容量FIFO单元的空状态即可进行读操作。本发明还公开了一种FIFO存储器的多级流水读写装置。在大规模集成电路中长距离数据传输的应用条件下，本发明用若干级联的小容量FIFO实现了对FIFO便捷的读写控制，保留了FIFO非空即读的特性，大幅降低了控制逻辑复杂度，级联方式简单，级数易于扩展。本发明的辅FIFO存储单元的级联数量可根据时序要求进行灵活配置，适用于不同的应用场景，通用性强。

Description

一种FIFO存储器的多级流水读写方法和装置
技术领域
本发明涉及数据缓存技术领域，尤其涉及一种FIFO(First Input First Output，先入先出)存储器的多级流水读写方法和装置。
背景技术
随着电子信息技术的飞速发展，为缓存数据流、匹配传输速率，FIFO存储器因其先进先出的特性在信息采集、传输、处理等系统中广泛应用，尤其在CPU(Center ProcessUnit，中央处理器)、DSP(Digital Signal Processor，数字信号处理器)、FPGA(FieldProgrammable Gate Array,现场可编程门阵列)、AI(Artificial Intelligence，人工智能)、ASIC(Application-Specific Integrate Circuit，领域专用集成电路)等各类数字芯片中，常作为标准的存储器模块来使用。
随着系统需求的不断增加，数字芯片的规模也越来越大，单片可以集成上百亿的晶体管，往往会存在长数据路径的应用场景，即FIFO的读写逻辑和FIFO的物理距离较远，此时传统做法是通过在FIFO读写的控制和数据通路上插多级流水来保证工作时序，这种控制逻辑非常复杂，而且会损失非空即读的重要特性。因此，有必要设计一种FIFO存储器的多级流水读写方法，既可以非常便捷的支持长距离传输应用时FIFO的读写时序要求，也可以保留非空即读的特性，大幅降低控制逻辑复杂度。
发明内容
为解决长距离传输应用时FIFO的读写控制逻辑复杂的问题和保留非空即读的特性，本发明公开了一种FIFO存储器的多级流水读写方法，并开发了适用于各类数字芯片的FIFO存储器的多级流水读写装置，目的是通过一组小容量FIFO的级联和控制，实现长距离传输应用时对FIFO便捷的读写控制，并保留非空即读的特性，小容量FIFO的级联数量可根据时序要求进行灵活配置。
本发明公开了一种FIFO存储器的多级流水读写方法，采用一个主FIFO存储单元(Master FIFO，M_FIFO)和若干个串联的辅FIFO存储单元(Tiny FIFO，小容量FIFO单元)来实现，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，本方法包括，
近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
所述主FIFO存储单元采用寄存器或RAM实现。
所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
本发明公开了一种FIFO存储器的多级流水读写装置，包括一个主FIFO存储单元和若干个串联的辅FIFO存储单元，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
所述的FIFO存储器的多级流水读写装置，所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
所述的FIFO存储器的多级流水读写装置，所述主FIFO存储单元采用寄存器或RAM实现。
所述的FIFO存储器的多级流水读写装置，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
本发明的有益效果为：
1、在大规模集成电路中长距离数据传输的应用条件下，本发明用若干级联的小容量FIFO实现了对FIFO便捷的读写控制，保留了FIFO非空即读的特性，大幅降低了控制逻辑复杂度；
2、本发明通过1个主FIFO和级联的N个小容量FIFO单元实现了FIFO数据的长距离传输，级联方式简单，级数易于扩展；
3、本发明输入输出接口均为标准的FIFO读写接口，使用简单；
4、本发明的辅FIFO存储单元的级联数量可根据时序要求进行灵活配置，适用于不同的应用场景，通用性强。
附图说明
图1为本发明FIFO存储器的多级流水读写方法的实现结构框图；
图2为FIFO存储器的多级流水读写方法的实施例中小容量FIFO单元结构图；
图3为FIFO存储器的多级流水读写方法的实施例中支持3级流水读写FIFO存储器的工作时序图。
具体实施方式
为了更好的了解本发明内容，这里给出一个实施例。
实施例一：
本发明公开了一种FIFO存储器的多级流水读写方法，采用一个主FIFO存储单元(Master FIFO，M_FIFO)和若干个串联的辅FIFO存储单元(Tiny FIFO，小容量FIFO单元)来实现，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，本方法包括，
近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
所述主FIFO存储单元采用寄存器或RAM实现。
所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
本发明公开了一种FIFO存储器的多级流水读写装置，包括一个主FIFO存储单元和若干个串联的辅FIFO存储单元，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非慢状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据。
所述的FIFO存储器的多级流水读写装置，所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
所述的FIFO存储器的多级流水读写装置，所述主FIFO存储单元采用寄存器或RAM实现。
所述的FIFO存储器的多级流水读写装置，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
实施例二：
本发明公开了一种FIFO存储器的多级流水读写方法，主要包括一个M_FIFO(Master FIFO，主FIFO)和若干个串联的T_FIFO(Tiny FIFO，小容量FIFO单元)，所述T_FIFO主要包括一个小容量FIFO和一个与逻辑，近端的写逻辑将数据写入所述M_FIFO；与所述M_FIFO相连的第零级T_FIFO会判断所述M_FIFO和自身的空满状态，当所述M_FIFO非空且自身非满的情况下，所述第零级T_FIFO将发出读指令将所述M-FIFO的数据搬入所述第零级T_FIFO；类似的，与所述第零级T_FIFO相连的第一级T_FIFO会判断所述第零级T_FIFO和自身的空满状态，当所述第零级T_FIFO非空且自身非满的情况下，所述第一级T_FIFO将发出读指令将所述第零级T_FIFO的数据搬入所述第一级T_FIFO；以此类推，所述M_FIFO的数据会依次被递送到最后一级即第N-1级T_FIFO中；当远端的读逻辑在需要读取数据时，判断所述最后一级T_FIFO是否非空即可读取所需数据。
所述M_FIFO为寄存器文件或RAM，但不限于以上两种存储结构；
所述T_FIFO由一个小容量FIFO和一个与逻辑组成，所述小容量FIFO通常由寄存器构成，但不限于该存储结构；
本发明公开了一种FIFO存储器的多级流水读写方法，支持多级流水读写的FIFO存储器结构框图如附图1所示。其中，push为M_FIFO的写使能，wr_data为M_FIFO的写数据，full为M_FIFO的满标志，empty_0为M_FIFO的空标志，pop_0和data_0分别为M_FIFO的读使能和读数据；empty_1为第零级T_FIFO的空标志，pop_1和data_1分别为第零级T_FIFO的读使能和读数据；以此类推，第N-1级T_FIFO的空标志empty、读使能pop、读数据rd_data送给远端读逻辑。
每个T_FIFO的结构图如附图2所示，包含一个与逻辑和一个小容量FIFO，当上一级输入的空标志empty_i和自身的满标志full均无效时，表明上一级非空且自身非满，则通过pop_i信号发出读操作，并将读到的数据存入小容量FIFO中。
采用以上结构的N级流水读写的FIFO存储器通过以下步骤实现：
首先，近端的写逻辑判断M_FIFO的full标志，当非满时将数据写入M_FIFO中。
然后，级联的N级T_FIFO依次将前级数据读出并存到各自的小容量FIFO中；
最后，远端的读逻辑判断第N-1级T_FIFO的空状态，当非空时即可发出读操作，将数据读出。
对远端读逻辑而言，中间级联的T_FIFO相当于透明传输，当近端写逻辑将数据写入M_FIFO后，N个时钟周期后，远端读逻辑即可以收到非空标志，从而根据需要发起读操作，实现了长距离传输时FIFO数据读写的便捷控制，FIFO的非空即读的特性也得以保留，大幅降低传统方案中为匹配流水级数所需控制逻辑的复杂度，且级联方式简单，级数可灵活配置，适用于不同应用场景，通用性强。
根据以上技术方案，在ASIC工作主频500MHz的应用需求下，因数据路径较远，为保证时序，FIFO的数据需要3个时钟周期才能到达远端，设计了一款3级流水读写的FIFO存储器，M_FIFO的大小为256×32bit，T_FIFO中小容量FIFO大小为3×32bit，其工作时序示意图如附图3所示。
可以看到，近端的写逻辑根据需要分三次burst共写了12个数据，不失一般性，数据依次记为1～12。当数据1被写入后，empty_0即无效表示非空，第零级T_FIFO自身也非满，发出了读信号pop_0；同样的第一级和第二级也依次发出了读信号。
由于远端读逻辑未达到读条件，第二级T_FIFO读了3个数据后，因自身FIFO已满，即停止了读操作，在第8个时钟周期，远端读逻辑开始burt读操作，读出了10个数据，直至empty信号有效，即第二级T_FIFO已空。
在第21个时钟周期，远端读逻辑发现empty信号无效后，即第二级T_FIFO非空后，立即发出了读操作，将数据11和数据12顺利读出。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (6)

1.一种FIFO存储器的多级流水读写方法，其特征在于，采用一个主FIFO存储单元和若干个串联的辅FIFO存储单元来实现，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，本方法包括，
近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非满状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据；
所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
2.如权利要求1所述的FIFO存储器的多级流水读写方法，其特征在于，所述主FIFO存储单元采用寄存器或RAM实现。
3.如权利要求1所述的FIFO存储器的多级流水读写方法，其特征在于，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
4.一种FIFO存储器的多级流水读写装置，其特征在于，包括一个主FIFO存储单元和若干个串联的辅FIFO存储单元，所述辅FIFO存储单元包括一个FIFO存储器和一个与逻辑模块，近端的写逻辑判断主FIFO存储单元的空满状态，如果主FIFO存储单元为非满 状态，则近端将数据写入主FIFO存储单元后，与所述主FIFO存储单元相连的第零级辅FIFO存储单元判断所述主FIFO存储单元和自身的空满状态，当所述主FIFO存储单元非空且自身非满的情况下，所述第零级辅FIFO存储单元将发出读指令将所述主FIFO存储单元的数据搬入所述第零级辅FIFO存储单元；相应的，第零级辅FIFO存储单元读入数据后，与所述第零级辅FIFO存储单元相连的第一级辅FIFO存储单元判断所述第零级辅FIFO存储单元和自身的空满状态，当所述第零级辅FIFO存储单元非空且第一级辅FIFO存储单元非满的情况下，所述第一级辅FIFO存储单元将发出读指令将所述第零级辅FIFO存储单元的数据搬入所述第一级辅FIFO存储单元；以此类推，所述主FIFO存储单元的数据会依次被递送到最后一级辅FIFO存储单元中；当远端的读逻辑在需要读取数据时，判断所述最后一级辅FIFO存储单元是否为非空状态，如果为非空状态，则读取所需数据；
所述的近端是指靠近主FIFO存储单元的设备，所述的远端是指靠近最后一级辅FIFO存储单元的设备。
5.如权利要求4所述的FIFO存储器的多级流水读写装置，其特征在于，所述主FIFO存储单元采用寄存器或RAM实现。
6.如权利要求4所述的FIFO存储器的多级流水读写装置，其特征在于，所述辅FIFO存储单元的FIFO存储器的容量小于主FIFO存储单元的容量，所述辅FIFO存储单元的FIFO存储器由寄存器实现。
CN202210425703.3A 2022-04-21 2022-04-21 一种fifo存储器的多级流水读写方法和装置 Active CN114816319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210425703.3A CN114816319B (zh) 2022-04-21 2022-04-21 一种fifo存储器的多级流水读写方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210425703.3A CN114816319B (zh) 2022-04-21 2022-04-21 一种fifo存储器的多级流水读写方法和装置

Publications (2)

Publication Number Publication Date
CN114816319A CN114816319A (zh) 2022-07-29
CN114816319B true CN114816319B (zh) 2023-02-17

Family

ID=82506051

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210425703.3A Active CN114816319B (zh) 2022-04-21 2022-04-21 一种fifo存储器的多级流水读写方法和装置

Country Status (1)

Country Link
CN (1) CN114816319B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8314578D0 (en) * 1979-11-19 1983-06-29 Control Data Corp Ripple register for transmission of data
US5640515A (en) * 1993-10-28 1997-06-17 Daewoo Electronics Co., Ltd. FIFO buffer system having enhanced controllability
US5809521A (en) * 1993-01-11 1998-09-15 Hewlett-Packard Company Single and multistage stage fifo designs for data transfer synchronizers
CN102053815A (zh) * 2009-11-05 2011-05-11 上海华虹集成电路有限责任公司 同步fifo电路系统

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974482A (en) * 1996-09-20 1999-10-26 Honeywell Inc. Single port first-in-first-out (FIFO) device having overwrite protection and diagnostic capabilities
CN110688238B (zh) * 2019-09-09 2021-05-07 无锡江南计算技术研究所 一种分离存储的队列实现方法及装置
CN110825344A (zh) * 2019-11-12 2020-02-21 天津飞腾信息技术有限公司 一种异步数据传输方法和结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8314578D0 (en) * 1979-11-19 1983-06-29 Control Data Corp Ripple register for transmission of data
US5809521A (en) * 1993-01-11 1998-09-15 Hewlett-Packard Company Single and multistage stage fifo designs for data transfer synchronizers
US5640515A (en) * 1993-10-28 1997-06-17 Daewoo Electronics Co., Ltd. FIFO buffer system having enhanced controllability
CN102053815A (zh) * 2009-11-05 2011-05-11 上海华虹集成电路有限责任公司 同步fifo电路系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种实现高速异步FIFO的FPGA方法;黄忠朝等;《计算机工程与应用》;20100121(第03期) *

Also Published As

Publication number Publication date
CN114816319A (zh) 2022-07-29

Similar Documents

Publication Publication Date Title
US4839866A (en) Cascadable first-in, first-out memory
JP5107204B2 (ja) マルチポートメモリアーキテクチャおよび集積回路
US5267191A (en) FIFO memory system
US6115760A (en) Intelligent scaleable FIFO buffer circuit for interfacing between digital domains
US7149139B1 (en) Circuitry and methods for efficient FIFO memory
GB2086623A (en) First-in first-out storage and processing unit making use thereof
CN113032312B (zh) 多片电路级联通信系统
US20050033875A1 (en) System and method for selectively affecting data flow to or from a memory device
US6941434B2 (en) Self-synchronous FIFO memory device having high access efficiency, and system provided with interface for data transfer using the same
CN101825997A (zh) 一种异步先入先出存储器
WO2018148918A1 (zh) 存储设备、芯片及存储设备的控制方法
CN114816319B (zh) 一种fifo存储器的多级流水读写方法和装置
US6360307B1 (en) Circuit architecture and method of writing data to a memory
CN100392619C (zh) 控制闪存存取时间的方法、闪存的存取系统及闪存控制器
US7136309B2 (en) FIFO with multiple data inputs and method thereof
CN110097902B (zh) 针对同一端口的读写控制模块及方法、双端口存储器
US6760273B2 (en) Buffer using two-port memory
US9959230B2 (en) Data transfer device
CN111399802B (zh) 多电源域多时钟域先进先出队列、集成电路芯片及计算机设备
US5732011A (en) Digital system having high speed buffering
US7673095B2 (en) FIFO memory architecture and method for the management of the same
CN110349605B (zh) 通道控制装置
US7124214B2 (en) Method and related apparatus for controlling a peripheral device to transfer data to a bus
US6097655A (en) Pull through FIFO memory device
KR100299179B1 (ko) 고속동작용반도체메모리소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant