KR930010749A - 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐 - Google Patents

파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐 Download PDF

Info

Publication number
KR930010749A
KR930010749A KR1019910019573A KR910019573A KR930010749A KR 930010749 A KR930010749 A KR 930010749A KR 1019910019573 A KR1019910019573 A KR 1019910019573A KR 910019573 A KR910019573 A KR 910019573A KR 930010749 A KR930010749 A KR 930010749A
Authority
KR
South Korea
Prior art keywords
memory controller
memory
bus
system bus
interface unit
Prior art date
Application number
KR1019910019573A
Other languages
English (en)
Other versions
KR940003300B1 (ko
Inventor
박병관
기안도
심원세
윤용호
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019910019573A priority Critical patent/KR940003300B1/ko
Publication of KR930010749A publication Critical patent/KR930010749A/ko
Application granted granted Critical
Publication of KR940003300B1 publication Critical patent/KR940003300B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Abstract

내용 없음

Description

파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 기입사이클(write cycle)시의 버스 프로토콜의 타이밍도.
제2도는 독추사이클(read cycle)시의 버스 프로토콜의 타이밍도.
제3도는 주기억장치의 구성도.
제4도는 메모리 큐(memory queue)의 구성도.
제5도는 메모리 큐 제어부의 회로도.
제6도는 메모리 큐 제어부의 상태 천이도.

Claims (4)

  1. 데이터를 저장하는 메모리 어레이(10)와, 상기 메모리 어레이(10)를 제어하는 메모리 제어기(20)와, 시스템 버스와 인터페이스 기능을 수행하는 버스 인터페이스부(40)를 포함하는 파이프라인 기법을 채용한 시스템의 주기억장치에 있어서, 상기 메모리 제어기(20)가 상기 버스 인터페이스부(40) 사이에 연결되고, 상기 버스 인터페이스부(40)로부터 전달되는 상기 시스템 버스의 연속적인 전송요구 정보를 상기 메모리 제어기(20)가 처리하지 못하는 경우에 상기 전송요구 정보를 일시적으로 저장한 후 상기 메모리 제어기(20)가 처리할 준비가 완료되었을 때 저장된 상기 전송요구 정보를 상기 메모리 제어기(20)로 지연시간없이 전달하는 완충수단(30)으로 구성되는 것을 특징으로 하는 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리 큐.
  2. 제1항에 있어서, 상기 완충수단(30)은 상기 버스 인터페이스부(40)로부터 전달되는 상기 시스템 버스의 어드레스 정보와 데이터 정보를 일시 저장하는 저장부(31)와, 상기 메모리 제어기(20) 및 상기 시스템 버스의 상태를 관찰하고 그에 상응하게 상기 저장부(31)에 저장된 상기 정보들을 관리하는 제어부(32)로 구성되는 것을 특징으로 하는 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리 큐.
  3. 제2항에 있어서, 상기 저장부(31)는 통과형 래치(transparent latch)로 구성되는 것을 특징으로 하는 파이프라인 버스 프로토콜을 사용하는 시스템 메모리 큐.
  4. 제2항에 있어서, 상기 제어부(32)는 상기 시스템 버스상태 신호들을 저장하는 플립플롭(33)과, 상기 메모리 제어기(20)로 상기 시스템 버스상태 신호들을 시간적 관계를 유지하면서 전송하는 멀티플렉서들(34) 및, 상기 플립플롭(33) 및 상기 멀티플렉서들(34)을 통합적으로 제어하기 위한 상태기계(35)로 구성되는 것을 특징으로 하는 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리 큐.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910019573A 1991-11-05 1991-11-05 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐 KR940003300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910019573A KR940003300B1 (ko) 1991-11-05 1991-11-05 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910019573A KR940003300B1 (ko) 1991-11-05 1991-11-05 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐

Publications (2)

Publication Number Publication Date
KR930010749A true KR930010749A (ko) 1993-06-23
KR940003300B1 KR940003300B1 (ko) 1994-04-20

Family

ID=19322278

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019573A KR940003300B1 (ko) 1991-11-05 1991-11-05 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐

Country Status (1)

Country Link
KR (1) KR940003300B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120292A (ko) * 2019-04-12 2020-10-21 김진우 유아 목걸이를 이용한 유아 안정감 제공 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200120292A (ko) * 2019-04-12 2020-10-21 김진우 유아 목걸이를 이용한 유아 안정감 제공 시스템

Also Published As

Publication number Publication date
KR940003300B1 (ko) 1994-04-20

Similar Documents

Publication Publication Date Title
US4275440A (en) I/O Interrupt sequencing for real time and burst mode devices
US4674033A (en) Multiprocessor system having a shared memory for enhanced interprocessor communication
KR900013402A (ko) 가상메모리 데이타 전송능력을 가진 고속도 버스
US5067075A (en) Method of direct memory access control
KR970029127A (ko) 버스 인터페이스 논리회로 시스템 및 데이타 동기화 방법
KR890005739A (ko) 선택된 지연 버스트를 구비한 버스 마스터
KR950702044A (ko) 프로세스 제어 컴퓨터용 비밀 인터페이스(stealth interfaca for process control computers)
KR930010749A (ko) 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐
KR940018763A (ko) 데이타 처리 장치에서 메모리로부터 다중 프로세서의 데이타전송 효율을 향상시키기 위한 방법 및 장치.
US6421351B1 (en) Cell phase control device applicable to data of size exceeding fixed length defined in advance with respect to cell length of write pulse signal or read pulse
KR920704225A (ko) 버스록킹 선입선출 멀티-프로세서 정보전달 시스템
KR940009830B1 (ko) 제어논리장치
JP2595808B2 (ja) 分散処理用メモリ装置
KR970056519A (ko) 선버스와 브이엠버스의 데이타 전송방법 및 전송채널 장치
JPS6019023B2 (ja) デ−タ処理装置
JP3615306B2 (ja) 記憶装置アクセスシステム
KR0126597Y1 (ko) 고속 시스템버스용 데이타 전송장치
KR940005777B1 (ko) Fifo를 사용한 캐쉬디렉터리 변경회로
JPS6250848B2 (ko)
KR930018391A (ko) 데이타 전송장치 및 그 전송방법
KR960025063A (ko) 메모리 데이타 출력제어회로
JPS6458045A (en) Data transfer system
TW343302B (en) Direct memory access controlling device
JPH02211571A (ja) 情報処理装置
KR880002081A (ko) 메시지 전송 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020329

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee