KR930018391A - 데이타 전송장치 및 그 전송방법 - Google Patents
데이타 전송장치 및 그 전송방법 Download PDFInfo
- Publication number
- KR930018391A KR930018391A KR1019920002690A KR920002690A KR930018391A KR 930018391 A KR930018391 A KR 930018391A KR 1019920002690 A KR1019920002690 A KR 1019920002690A KR 920002690 A KR920002690 A KR 920002690A KR 930018391 A KR930018391 A KR 930018391A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- buffer
- memory
- main memory
- data buffer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
본 발명은, 컴퓨터 시스템의 데이타 전송장치 및 그 전송방법에 관한 것으로 시스템버스상의 메인 메모리와 내부 버퍼모리 사이의 입출력처리 유니트 데이타를 전송하는 데이타 전송장치에 있어서, 상기 시스템버스를 통해 상기 메인 메모리와 연결된 제1데이타버퍼, 상기 제1데이타버퍼와 연결되고 상기 입출력처리 유니트위 내부버스를 통해 상기 버퍼메모리와 연결된 제2데이타버퍼, 및 상기 제1데이타버퍼가 비어있으며 상기 메인메모리의 데이타를 독출해서 상기 제1데이타버퍼에 전송하며, 상기 제1데이타버퍼가 충만되고 상기 제2데이타버퍼가 비어있으면 데이타를 제2데이타버퍼에 전송하고, 제2데이타버퍼가 충만되면 상기 버퍼 메모리에 데이타를 기입해서 메인 메모리로부터 버퍼메모리에 데이타 전송을 제어하며, 역으로 버퍼메모리에서 메인메모리의 데이타전송은 상기 메인 메모리에서 버퍼메모리로의 데이타전송의 역순으로 제어하는 직접 메모리 어드레스 제어기를 구비한 것을 특징으로 한다.
따라서 데이타 전송시간을 단축시킬 수 있을 뿐만 아니라 종래의 전송방법Ⅱ에서의 불필요한 버스사용의 문제를 해결하였다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 데이타 전송장치의 블럭도, 제7A도는 본 발명에 따른 데이타 전송장치에 의한 전송방법의 흐름도, 제8A도 및 제8B도는 제7A도 및 제7B도의 흐름도에 의한 제어신호간의 타이밍도.
Claims (3)
- 시스템버스상의 메인메모리와 내부 버퍼메모리 사이의 입출력처리 유니트 데이타를 전송하는 데이타 전송장치에 있어서, 상기 시스템버스를 통해 상기 메인메모리와 연결된 제1데이타버퍼, 상기 제1데이타버퍼와 연결되고 상기 입출력처리유니트의 내부버스를 통해 상기 버퍼메모리와 연결된 제2데이타버퍼, 및 상기 제1데이타버퍼가 비어 있으면 상기 메인메모리의 데이타를 독출해서 상기 제1데이타버퍼에 전송하며, 상기 제1데이타버퍼가 충만되고 상기 제2데이타버퍼가 비어있으면 데이타를 제2데이타버퍼에 전송하고, 제2데이타버퍼가 충만되면 상기 버퍼메모리에 데이타를 기입해서 메인메모리로부터 버퍼메모리에 데이타전송을 제어하며, 역으로 버퍼메모리에서 메인메모리로의 데이타전송은 상기 메인 메모리에서 버퍼메모리로의 데이타전송의 역순으로 제어하는 직접메모리 어드레스 제어기를 구비한 것을 특징으로 하는 데이타 전송장치.
- 제1항에 있어서, 상기 직접메모리 어드레스 제어기는, 상기 제1데이타버퍼와 버퍼메모리간의 데이타 전송을 제어하는 버퍼메모리 제어로직과 데이타버퍼간의 데이타 전송을 제어하는 이단버퍼 제어로직과 제2데이타버퍼와 메인메모리간의 데이타 전송을 제어하는 시스템버스 제어로직과 데이타 전송종료를 알리는 카운터를 구비함을 특징으로 하는 데이타 전송장치.
- 시스템버스상의 메인메모리와 내부 버퍼메모리 사이의 입출력처리 유니트 데이타를 전송하는 데이타 전송방법에 있어서, 상기 시스템버스에 연결된 제1데이타버퍼가 비어있으면 상기 메인메모리에서 데이타를 독출해서 제1데이타버퍼에 저장하고, 제1데이타버퍼가 충만되고 상기 입출력처리유니트의 내부버스에 연결된 제2데이타버퍼가 비어있으면 제1데이타버퍼의 데이타를 제2데이타버퍼에 전송하며, 제2데이타버퍼가 충만되면 상기 버퍼메모리에 데이타를 기입하는 메인메모리에서 버퍼메모리로 데이타를 전송하는 과정과, 상기 과정의 역순인 버퍼메모리에서 메인메모리로 데이타를 전송하는 과정으로 이루어지는 것을 특징으로 하는 데이타 전송방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002690A KR940009432B1 (ko) | 1992-02-21 | 1992-02-21 | 데이타 전송장치 및 그 전송방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002690A KR940009432B1 (ko) | 1992-02-21 | 1992-02-21 | 데이타 전송장치 및 그 전송방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018391A true KR930018391A (ko) | 1993-09-21 |
| KR940009432B1 KR940009432B1 (ko) | 1994-10-13 |
Family
ID=19329335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002690A KR940009432B1 (ko) | 1992-02-21 | 1992-02-21 | 데이타 전송장치 및 그 전송방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009432B1 (ko) |
-
1992
- 1992-02-21 KR KR1019920002690A patent/KR940009432B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009432B1 (ko) | 1994-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930016886A (ko) | 컴퓨터 시스템 및 데이타 저장방법 | |
| JPS63163937A (ja) | メモリ制御装置 | |
| KR860000595A (ko) | 정보처리장치를 위한 메모리액세스 제어방식 | |
| KR960042321A (ko) | 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템 | |
| KR880011676A (ko) | 캐쉬 메모리를 사용한 블록 액세스 방식 | |
| KR950029886A (ko) | 제어 시스템 | |
| KR880009306A (ko) | 직접 메모리 엑세스 제어 장치 | |
| KR970076214A (ko) | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 | |
| KR930018391A (ko) | 데이타 전송장치 및 그 전송방법 | |
| US5566350A (en) | Information device for providing fast data transfer with minimum overhead | |
| KR950033868A (ko) | 데이타 처리 장치 | |
| KR100272050B1 (ko) | 데이터 제어방법 | |
| KR940009830B1 (ko) | 제어논리장치 | |
| JPS59135684A (ja) | バツフアメモリ間のデ−タバイパス方式 | |
| JP2581144B2 (ja) | バス制御装置 | |
| JPS6269347A (ja) | ダイレクトメモリアクセスコントロ−ラ | |
| JPH0937000A (ja) | プリンタ | |
| KR100248339B1 (ko) | 메모리장치용 중계회로 | |
| KR960042391A (ko) | 고속중형 컴퓨터시스템에 있어서 디엠에이제어기 | |
| JPS6159563A (ja) | バス制御方式 | |
| KR930010749A (ko) | 파이프라인 버스 프로토콜을 사용하는 시스템의 메모리큐 | |
| JPH0675905A (ja) | バス変換方式 | |
| JPS61120396A (ja) | マイクロ・プロセッサ | |
| KR960025580A (ko) | 영상메모리 제어장치 | |
| JPS6145493A (ja) | メモリリフレツシユ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050929 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |