KR970076214A - 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 - Google Patents

마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 Download PDF

Info

Publication number
KR970076214A
KR970076214A KR1019960017276A KR19960017276A KR970076214A KR 970076214 A KR970076214 A KR 970076214A KR 1019960017276 A KR1019960017276 A KR 1019960017276A KR 19960017276 A KR19960017276 A KR 19960017276A KR 970076214 A KR970076214 A KR 970076214A
Authority
KR
South Korea
Prior art keywords
memory
data
microprocessor
read
write
Prior art date
Application number
KR1019960017276A
Other languages
English (en)
Other versions
KR100189530B1 (ko
Inventor
정종식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960017276A priority Critical patent/KR100189530B1/ko
Priority to CN97111158A priority patent/CN1115632C/zh
Priority to US08/858,345 priority patent/US6108742A/en
Publication of KR970076214A publication Critical patent/KR970076214A/ko
Application granted granted Critical
Publication of KR100189530B1 publication Critical patent/KR100189530B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
마이크로 프로세서와 메모리간의 데이타 인터페이스에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
라이트 모드 및 리드 모드를 교호적으로 수행하는 두개의 메모리에서 라이트 모드 메모리에 미리 설정된 데이타양이 라이트될 시 메모리가 리드모드로 절환되어 마이크로 프로세서에 데이타를 출력하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법을 제공한다.
3. 발명의 해결방법의 요지
마이크로 프로세서가 전송처리하기 위해 일시 저장하는 메모리의 데이타를 억세스하는 방법은 상기 메모리에 입력되어 저장된 데이타가 미리 설정된 양이 될 시 발생되는 인터럽트로 인해 상기 마이크로 프로세서에서 리드시점을 조정하여 전송요구신호가 발생되며, 상기 전송요구신호에 의해 상기 데이타를 리드하는 것으로 이루어지며, 또한 두개의 메모리는 리드 및 라이트를 교호적으로 운용되어 라이트 모드 메모리의 데이타가 미리 설정된 양이 될 시 발생되는 인터럽트로 인해 상기 마이크로 프로세서는 전송요구신호를 필요에 따라 발생하여 상기 라이트 모드 메모리는 리드 모드 메모리가 되는 것을 특징으로 한다.
4. 발명의 중요한 용도
데이타 1섹터량의 데이타를 메모리에 기록했을 경우, 마이크로 프로세서가 리드 시점을 조절하여 리드할 수 있도록 이를 구현한다.

Description

마이크로 프로세서와 메모리간의 데이타 인터페이스 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 수행하기 위한 마이크로 프로세서와 메모리간의 시스템 블럭도.
제2도는 본 발명의 바람직한 실시예에 따라 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법에 대한 타이밍도.

Claims (8)

  1. 마이크로 프로세서가 전송처리하기 위해 일시 저장하는 메모리의 데이타를 억세스하는 방법에 있어서, 상기 메모리에 입력되어 저장된 데이타가 미리 설정된 양이 될 시 발생되는 인터럽트로 인해 상기 마이크로 프로세서에서 리드시점을 조정하여 전송요구신호가 발생되며, 상기 전송요구신호에 의해 상기 데이타를 리드하는 것으로 이루어짐을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  2. 제1항에 있어서, 상기 미리 설정된 양은 데이타 1섹터인 2048바이트임을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  3. 마이크로 프로세서와, 전송처리 하기 위한 데이타를 일시 저장하는 제1, 제2메모리에서, 상기 마이크로 프로세서가 상기 데이타를 억세스하는 방법에 있어서, 상기 제1메모리 및 상기 제2메모리는 리드 및 라이트를 교호적으로 운용되어 라이트 모드 메모리의 데이타가 미리 설정된 양이 될 시 발생되는 인터럽트로 인해 상기 마이크로 프로세서는 전송요구신호를 필요에 따라 발생하여 상기 라이트 모드 메모리는 리드 모드 메모리가 되는 것을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  4. 마이크로 프로세서와, 저장모드 및 라이트모드가 교호적으로 운용되며, 전송처리하기 위한 데이타를 일시 저장하는 제1, 제2메모리와, 상기 마이크로 프로세서와 상기 제1, 제2메모리 사이에 위치하여 저장데이타를 입력하여 라이트 모드 메모리로 출력하며, 상기 저장 데이타를 억세스하여 전송데이타로 출력하는 데이타 전송제어부에서 상기 마이크로 프로세서가 상기 제1, 제2메모리의 데이타를 억세스하는 방법에 있어서, 상기 데이타 전송 제어부에서 상기 저장데이타를 상기 라이트 모드 메모리에 출력하여 상기 라이트 모드 메모리의 데이타가 미리 설정된 양이 될 시 상기 마이크로 프로세서로 인터럽트를 발생하는 과정과, 상기 마이크로 프로세서에서 상기 인터럽트 신호로 인해 리드 시점을 조정하여 활성화된 전송요구신호를 출력하는 과정과, 상기 전송 요구신호가 활성화될 시 상기 데이타 전송 제어부는 상기 라이트 모드 메모리를 리드 모드 메모리가 되도록 하고, 상기 리드 모드 메모리의 저장데이타를 상기 마이크로 프로세서로 출력하는 과정으로 이루어짐을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  5. 제4항에 있어서, 상기 라이트 모드 메모리는 상기 데이타 전송 제어부에서 출력되는 제1, 제2라이트 신호에 의해 설정되며, 상기 리드 모드 메모리는 상기 데이타 전송 제어부에서 출력되는 제1, 제2리드 신호에 의해 설정됨을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  6. 제5항에 있어서, 상기 제1메모리는 상기 제1라이트신호 및 상기 제1라이트신호를 입력하고, 상기 제2메모리는 상기 제2라이트신호 및 상기 제2리드신호를 입력함을 특징으로 하는 마이클로 프로세서와 메모리간의 데이타 인터페이스 방법.
  7. 제4항 또는 제5항에 있어서, 상기 라이트 모드 메모리는 상기 마이크로 프로세서에서 출력되는 어드레스에 의해 상기 저장 데이타를 해당영역에 저장하며, 상기 리드 모드 메모리는 상기 데이타 전송 제어부에서 출력되는 어드레스에 의해 억세스됨을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
  8. 제7항에 있어서, 상기 미리 설정된 양은 데이타 1섹터인 2048바이트임을 특징으로 하는 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960017276A 1996-05-21 1996-05-21 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 KR100189530B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960017276A KR100189530B1 (ko) 1996-05-21 1996-05-21 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법
CN97111158A CN1115632C (zh) 1996-05-21 1997-05-13 在微处理器和存储器之间进行数据接口的方法
US08/858,345 US6108742A (en) 1996-05-21 1997-05-19 Method and apparatus of interfacing data between microprocessor and memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017276A KR100189530B1 (ko) 1996-05-21 1996-05-21 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법

Publications (2)

Publication Number Publication Date
KR970076214A true KR970076214A (ko) 1997-12-12
KR100189530B1 KR100189530B1 (ko) 1999-06-01

Family

ID=19459384

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017276A KR100189530B1 (ko) 1996-05-21 1996-05-21 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법

Country Status (3)

Country Link
US (1) US6108742A (ko)
KR (1) KR100189530B1 (ko)
CN (1) CN1115632C (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6381040B1 (en) * 1997-07-25 2002-04-30 Ricoh Company, Ltd. Image reading apparatus having a plurality of read/write accesses relative to an image data memory and a method therefore
JP2003015954A (ja) * 2001-06-28 2003-01-17 Sharp Corp 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法
TWI243993B (en) * 2003-08-29 2005-11-21 Ali Corp Protection method for DVD player/recorder against copy
TWI277907B (en) 2005-04-20 2007-04-01 Via Tech Inc Apparatus and method for accessing digital data information
CN100369028C (zh) * 2005-06-15 2008-02-13 威盛电子股份有限公司 读取数据的装置及方法
WO2007064781A2 (en) * 2005-11-30 2007-06-07 Kelsey-Hayes Company Microprocessor memory management
JP5064744B2 (ja) * 2006-09-07 2012-10-31 株式会社リコー 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法
CN101902626B (zh) * 2009-05-31 2012-11-28 承景科技股份有限公司 比特流缓冲控制器及其控制方法
US10643700B2 (en) * 2015-10-29 2020-05-05 Micron Technology, Inc. Apparatuses and methods for adjusting write parameters based on a write count

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163132A (en) * 1987-09-24 1992-11-10 Ncr Corporation Integrated controller using alternately filled and emptied buffers for controlling bi-directional data transfer between a processor and a data storage device
US5195182A (en) * 1989-04-03 1993-03-16 Eastman Kodak Company Frame buffer architecture for storing sequential data in alternating memory banks
US5224213A (en) * 1989-09-05 1993-06-29 International Business Machines Corporation Ping-pong data buffer for transferring data from one data bus to another data bus
JP2572292B2 (ja) * 1990-05-14 1997-01-16 株式会社小松製作所 非同期データ伝送装置
JP2519860B2 (ja) * 1991-09-16 1996-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション バ―ストデ―タ転送装置および方法
US5671445A (en) * 1993-07-19 1997-09-23 Oki America, Inc. Interface for transmitting graphics data to a printer from a host computer system in rasterized form
US5623700A (en) * 1994-04-06 1997-04-22 Dell, Usa L.P. Interface circuit having zero latency buffer memory and cache memory information transfer
US5805173A (en) * 1995-10-02 1998-09-08 Brooktree Corporation System and method for capturing and transferring selected portions of a video stream in a computer system
US5808629A (en) * 1996-02-06 1998-09-15 Cirrus Logic, Inc. Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems
US5812976A (en) * 1996-03-29 1998-09-22 Matsushita Electric Corporation Of America System and method for interfacing a transport decoder to a bitrate-constrained audio recorder

Also Published As

Publication number Publication date
CN1167298A (zh) 1997-12-10
US6108742A (en) 2000-08-22
CN1115632C (zh) 2003-07-23
KR100189530B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
US7782683B2 (en) Multi-port memory device for buffering between hosts and non-volatile memory devices
RU2413979C2 (ru) Способ и устройство для предоставления возможности совместной передачи сигналов о прерывании общей шины в многоранковой подсистеме памяти
US4792929A (en) Data processing system with extended memory access
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
JP2005182983A (ja) バッファメモリを内蔵したフラッシュメモリ装置及びフラッシュメモリシステム
KR960025733A (ko) 디램(dram) 리프레쉬 회로
KR970076214A (ko) 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법
KR960042321A (ko) 버스팅 직접 기억 접근 방식의 디스플레이 제어 장치를 가지는 데이타 처리 시스템
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
GB2306714A (en) Data transmitting using FIFO memory
KR0143317B1 (ko) 양방향 액세스 가능한 대용량 메모리 장치
KR100488103B1 (ko) 중앙 처리 장치의 고성능 처리를 위한 메모리 주소 맵핑회로
KR100338957B1 (ko) 논-버스트 모드 지원장치
JPH0251724A (ja) ディスク制御装置
JP2591785B2 (ja) コンピュータ装置
KR950003893Y1 (ko) 메모리확장을 위한 다이내믹 램 컨트롤러
JPH01258152A (ja) メモリ制御装置
KR970076308A (ko) 데이터 비트스트림 발생장치
JPH02123450A (ja) 情報処理システム
JPH05197612A (ja) データ・アクセス回路
KR970049715A (ko) 디램자유접근제어시스템
JPH01207850A (ja) 記憶制御方式
KR970029789A (ko) 동적인 디램 페이지 모드
JPH05210569A (ja) メモリ制御装置
JPH0289296A (ja) 不揮発性メモリ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee