CN1115632C - 在微处理器和存储器之间进行数据接口的方法 - Google Patents
在微处理器和存储器之间进行数据接口的方法 Download PDFInfo
- Publication number
- CN1115632C CN1115632C CN97111158A CN97111158A CN1115632C CN 1115632 C CN1115632 C CN 1115632C CN 97111158 A CN97111158 A CN 97111158A CN 97111158 A CN97111158 A CN 97111158A CN 1115632 C CN1115632 C CN 1115632C
- Authority
- CN
- China
- Prior art keywords
- data
- storer
- microprocessor
- writemode
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Information Transfer Systems (AREA)
Abstract
一种在一个微处理器和存储器之间进行数据接口的方法,其中该微处理器访问临时存储在存储器中的数据,该微处理器根据一个中断信号控制一个读取时间以产生一个传输请求信号,根据该传输请求信号读取该数据,当一个预定数量的数据被存储在存储器中时产生该中断信号。
Description
本发明涉及数据传输,和特别地涉及根据一个微处理器和两个存储器对一个数据扇段中的数据的读/写的接口进行更换的一种方法。
一个数字视盘,即一个数字运动图象盘媒体,是存储运动图象专家组2(MPEG2)图象超过2小时的下一代高质量多媒体存储装置。为了在一个用于再生存储在数字视盘中的数据的解码器中将数据解调为一个原始信号,读取数据并将其临时存储在存储器中。这里,一个用于控制解码器的微处理器读取进行存储器访问所需的数据。当微处理器读取存储在存储器中的所有数据时,其读取时间应据相应情况调整。此外,存储器必须无损失地交替读和写数据。
本发明的一个目的是提供在一个微处理器和存储器模式之间进行数据接口的一种方法,其中当一个预定数量的数据被写入在交替执行写和读模式的两个存储器中的写模式存储器时,写模式存储器被转换到读模式存储器,以由此将数据输出到微处理器上。
本发明的另一个目的是提供在一个微处理器和存储器之间进行数据接口的一种方法,其中当一个预定数量的数据被写入存储器时,该微处理器通过一个中断控制读取时间。
为了实现本发明的目的,提供了在一个微处理器和存储器之间进行数据接口的方法,其中该微处理器访问临时存储在存储器中的数据,该微处理器根据一个中断信号控制一个读取时间以产生一个传输请求信号,根据该传输请求信号读取该数据,当一个预定数量的数据被存储在存储器中时产生该中断信号。
通过参照如下的连同附图的详细描述,本发明及其许多附带优点将会非常明显也将变得更好理解,图中同样的参考符号表示相同或类似的元件,其中:
图1是根据本发明的一个微处理器和存储器的一个系统框图;和
图2是根据本发明的一个优先实施例的在一个微处理器和存储器之间的数据接口的时序图。
下面对本发明的优先实施例进行详细的说明,其例子在附图中示出。为了明确起见,所有图中的元件的参考符号一致。
图1是根据本发明的一个微处理器和存储器的一个系统框图。图1中,一个数据总线115被连接到诸如解调器、误差校正部分和解密器的几个用于再生数据的装置。为了从数据总线将数据存取到一个存储器,连接到数据总线115的一个数据传输控制器113选取一个地址和数据总线115,并产生各种控制信号以将数据真实地读出/写到存储器。通过这样做,在数据传输控制器113的控制下,为了处理从一个数字视盘再生的数据,该存储器临时存储数据总线115的数据。这里,存储器包括被设定到当前存储器选择情况的写模式和读模式存储器。就是说,当一个第一存储器111处于写模式时,一个第二存储器112处于读模式。一个微处理器114通过数据传输控制器113访问来自第一和第二存储器111和112的待读取数据。
当数据总线115的数据被存储在该写模式存储器时,数据传输控制器113校验该数据量。此时,如果数据量变成一个2048个字节的数据扇段时,数据传输控制器113向微处理器114输出一个中断信号。微处理器114根据该中断信号鉴别其是否能读取数据,并将一触发的传输请求信号输出到数据传输控制器113。为了将写模式存储器变换成读模式存储器,或将读模式存储器变换成写模式存储器,数据传输控制器113根据该传输请求信号分别向第一和第二存储器111和112输出写和读信号。然后,根据该读信号将写模式存储器变换成读模式存储器以使一个数据扇段的数据向数据传输控制器113输出,并根据该写信号将读模式存储器变换成写模式存储器以存储数据总线115的数据。
图2是根据本发明的一个预定实施例的在一个微处理器和存储器之间的数据接口的时序图。参考图1和图2,在P1点,该传输请求信号从微处理器输出至数据传输控制器113。然后,根据数据传输控制器113,一个存储器选择信号变成一个“高”电平,数据传输控制器113向第一存储器111和第二存储器112分别输出一个第一读信号和第二写信号。通过这样做,数据传输控制器113在d1期间访问存储在第一存储器111的数据的一个数据扇段并将其向微处理器114输出。这里,微处理器114输出传送到微处理器114的数据的地址。
此外,数据传输控制器113在W1期间将数据总线的数据写入第二存储器112。此时,从数据传输控制器113输出存储数据的一个区域的地址。将数据总线115的数据写入第二存储器112的信号周期比微处理器114的读信号周期短。因此,写操作在微处理器114读完所有数据之前完成。
数据传输控制器113确定写入第二存储器112的数据量是否对应于一个数据扇段,如果对应,就向微处理器产生中断。根据传输请求信号未触发处的上升沿,该中断信号变成一个未触发的“高”电平。在来自微处理器114的该传输请求信号被触发前,在T1期间不产生读信号和地址。这是为了保护存储数据和传输2049字节的数据。在T1期间,该微处理器执行所需的操作。
该传输请求信号通过微处理器114在P2点变成一个触发的“低”电平。然后,存储器选择信号的该“高”电平变成一个“低”电平。通过这样做,数据传输控制器113输出一个第一写信号以便将第一存储器111从读模式变换成写模式,并输出一个第二写信号以便将第二存储器112从写模式变换成读模式。在数据传输控制器113的控制下,处于该读模式的第二存储器112通过数据传输控制器113向微处理器114输出在d1期间所存储数据的一个数据扇段。在该数据传输控制器113的控制下,处于写模式的第一存储器111存储数据总线115的数据。
当存储在第一存储器111的数据量对应于一个数据扇段时,数据传输控制器113产生一个“低”电平的中断信号,并且来自微处理器114的该传输请求信号变成一个未触发的“高”电平状态。微处理器114在T2期间控制数据的该读取时间,并在P3点输出一个“低”电平的传输请求信号。存储器选择信号、存储器地址发生器和操作模式之间的关系如下表所示。
地址产生部分和操作模式 | “高”电平存储器选择信号 | “低”电平存储器选择信号 |
第一存储器地址产生部分 | 微处理器 | 数据传输控制器 |
第一存储器操作模式 | 读 | 写 |
第二存储器地址产生部分 | 数据传输控制器 | 微处理器 |
第二存储器操作模式 | 写 | 读 |
当产生一个未触发的“高”电平的该传输请求信号时,微处理器114执行所需的操作。另一方面,当该传输请求信号变成一个“低”电平时,微处理器114只执行读数据操作。如上所述,当存储在写模式存储器中的数据量对应于一个数据扇段时,将该中断施加到微处理器114,并且微处理器114根据该中断控制该读取时间。通过这样做,可以读出一个数据扇段的数据量。此外,由于第一和第二存储器111和112交替工作在写模式和读模式,可以无损失地存储数据,降低差错。在前述的本发明的实施例中,以数字视盘为例进行了说明。然而,本发明可以应用到用于一个微处理器和存储器的读取数据的接口。
因此,应当了解的是,本发明不局限于这里所公开的试图作为执行本发明的最佳模式的具体实施例,除非在附加的权利要求书中限定,本发明不局限于在说明书描述的特定实施例。
Claims (8)
1.一种在一个微处理器和存储器之间进行数据接口的方法,其中该微处理器访问临时存储在存储器中的数据,该微处理器根据一个中断信号控制一个读取时间以产生一个传输请求信号,根据该传输请求信号读取该数据,当一个预定数量的数据被存储在存储器中时产生该中断信号。
2.根据权利要求1的方法,其中数据量是一个2048个字节的数据扇段。
3.一种在一个微处理器和存储器之间进行数据接口的方法,其中该微处理器访问临时存储在第一和第二存储器中的数据,第一和第二存储器交替地工作在读和写模式,该微处理器根据在写模式存储器中的数据对应于一个预定数量时产生的一个中断信号产生一个传输请求信号,以使该写模式存储器变换成一个读模式存储器。
4.一种在某个系统中一个微处理器和存储器之间进行数据接口的方法,该系统包括该微处理器,用于临时存储待传输数据的第一和第二存储器,和用于接收数据、将其输出至一个写模式存储器、访问该数据、和将其作为传输数据输出的一个数据传输控制器,该第一和第二存储器交替工作于写和读模式,该数据传输控制器被放置在该第一和第二存储器之间,该方法包括的步骤为:
将来自数据传输控制器的数据输出至写模式存储器,由此当存储在写模式存储器的数据达到一个预定数量时,向该微处理器产生一个中断信号;
根据该中断信号控制一个数据读取时间,由此产生一个触发的传输请求信号,通过该微处理器执行该控制步骤;和
将写模式存储器变换成一个读模式存储器,并向该微处理器输出存储在该读模式存储器的数据,当该传输请求信号触发时,通过该数据传输控制器执行该变换和输出步骤。
5.根据权利要求4的方法,其中根据第一和第二写信号及第一和第二读信号分别设定该写模式存储器和读模式存储器,该写信号和读信号从该数据传输控制器输出。
6.根据权利要求5的方法,其中该第一存储器接收该第一写信号和第一读信号,该第二存储器接收该第二写信号和第二读信号。
7.根据权利要求4的方法,其中该写模式存储器根据一个从该微处理器输出的一个地址存储该数据,并且根据一个从该数据传输控制器输出的一个地址访问该读模式存储器。
8.根据权利要求4的方法,其中该预定数量是一个2048个字节的数据扇段。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR17276/96 | 1996-05-21 | ||
KR17276/1996 | 1996-05-21 | ||
KR1019960017276A KR100189530B1 (ko) | 1996-05-21 | 1996-05-21 | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1167298A CN1167298A (zh) | 1997-12-10 |
CN1115632C true CN1115632C (zh) | 2003-07-23 |
Family
ID=19459384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97111158A Expired - Fee Related CN1115632C (zh) | 1996-05-21 | 1997-05-13 | 在微处理器和存储器之间进行数据接口的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6108742A (zh) |
KR (1) | KR100189530B1 (zh) |
CN (1) | CN1115632C (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6381040B1 (en) * | 1997-07-25 | 2002-04-30 | Ricoh Company, Ltd. | Image reading apparatus having a plurality of read/write accesses relative to an image data memory and a method therefore |
JP2003015954A (ja) * | 2001-06-28 | 2003-01-17 | Sharp Corp | 半導体記憶装置および情報機器、半導体記憶装置のアクセス期間設定方法 |
TWI243993B (en) * | 2003-08-29 | 2005-11-21 | Ali Corp | Protection method for DVD player/recorder against copy |
TWI277907B (en) | 2005-04-20 | 2007-04-01 | Via Tech Inc | Apparatus and method for accessing digital data information |
CN100369028C (zh) * | 2005-06-15 | 2008-02-13 | 威盛电子股份有限公司 | 读取数据的装置及方法 |
EP1960930A4 (en) * | 2005-11-30 | 2009-12-16 | Kelsey Hayes Co | MEMORY MANAGEMENT OF A MICROPROCESSOR |
JP5064744B2 (ja) * | 2006-09-07 | 2012-10-31 | 株式会社リコー | 半導体集積回路、半導体集積回路を使用したシステム装置及び半導体集積回路の動作制御方法 |
CN101902626B (zh) * | 2009-05-31 | 2012-11-28 | 承景科技股份有限公司 | 比特流缓冲控制器及其控制方法 |
US10643700B2 (en) * | 2015-10-29 | 2020-05-05 | Micron Technology, Inc. | Apparatuses and methods for adjusting write parameters based on a write count |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163132A (en) * | 1987-09-24 | 1992-11-10 | Ncr Corporation | Integrated controller using alternately filled and emptied buffers for controlling bi-directional data transfer between a processor and a data storage device |
US5195182A (en) * | 1989-04-03 | 1993-03-16 | Eastman Kodak Company | Frame buffer architecture for storing sequential data in alternating memory banks |
US5224213A (en) * | 1989-09-05 | 1993-06-29 | International Business Machines Corporation | Ping-pong data buffer for transferring data from one data bus to another data bus |
JP2572292B2 (ja) * | 1990-05-14 | 1997-01-16 | 株式会社小松製作所 | 非同期データ伝送装置 |
JP2519860B2 (ja) * | 1991-09-16 | 1996-07-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バ―ストデ―タ転送装置および方法 |
US5671445A (en) * | 1993-07-19 | 1997-09-23 | Oki America, Inc. | Interface for transmitting graphics data to a printer from a host computer system in rasterized form |
US5623700A (en) * | 1994-04-06 | 1997-04-22 | Dell, Usa L.P. | Interface circuit having zero latency buffer memory and cache memory information transfer |
US5805173A (en) * | 1995-10-02 | 1998-09-08 | Brooktree Corporation | System and method for capturing and transferring selected portions of a video stream in a computer system |
US5808629A (en) * | 1996-02-06 | 1998-09-15 | Cirrus Logic, Inc. | Apparatus, systems and methods for controlling tearing during the display of data in multimedia data processing and display systems |
US5812976A (en) * | 1996-03-29 | 1998-09-22 | Matsushita Electric Corporation Of America | System and method for interfacing a transport decoder to a bitrate-constrained audio recorder |
-
1996
- 1996-05-21 KR KR1019960017276A patent/KR100189530B1/ko not_active IP Right Cessation
-
1997
- 1997-05-13 CN CN97111158A patent/CN1115632C/zh not_active Expired - Fee Related
- 1997-05-19 US US08/858,345 patent/US6108742A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1167298A (zh) | 1997-12-10 |
US6108742A (en) | 2000-08-22 |
KR970076214A (ko) | 1997-12-12 |
KR100189530B1 (ko) | 1999-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1205612C (zh) | 数字视盘重现装置中的存贮器控制装置及其方法 | |
US4442485A (en) | Dynamically buffered data transfer system for large capacity data source | |
US6272084B1 (en) | Memory controller, reproducing apparatus mounting the same and method for controlling the same | |
CN1115632C (zh) | 在微处理器和存储器之间进行数据接口的方法 | |
KR100626101B1 (ko) | 정보 기록 방법 및 장치와 정보 재생 방법 및 장치 | |
US20060146431A1 (en) | Information recording device, information recording method, and recording medium region management method | |
US4480277A (en) | Information processing system | |
US5559779A (en) | Digital audio recorder using external memory medium and leading portion audio data memory | |
US6081651A (en) | Apparatus for reproducing data from a disk-type recording medium and method thereof | |
JPH09265730A (ja) | データ再生装置、再生方法 | |
KR100189529B1 (ko) | 디브이디피용 디스크 데이타 디코더의 메모리 제어장치 및 방법 | |
CN1166674A (zh) | 用于硬磁盘驱动器中无标头格式的恒定密度记录方法和系统 | |
KR100418010B1 (ko) | Cd-rom 디코더 | |
US7447696B1 (en) | Subcode-data generating circuit | |
KR100192238B1 (ko) | 광응용 재생장치의 셀프 서보 버퍼 운용 방법 및 장치 | |
JPH0261721A (ja) | バッファメモリの制御装置 | |
JP2573700B2 (ja) | 画像記録および再生装置 | |
CN100508575C (zh) | 延迟读取数字视频数据的设备和方法 | |
JP2003091942A (ja) | デジタル情報再生装置 | |
JPH0877727A (ja) | Cd−romディスク再生装置 | |
KR0185936B1 (ko) | A/v디코더의 데이타 입력제어회로 | |
JPS61253673A (ja) | 磁気デイスク装置のコ−ド変換方式 | |
JP2006236534A (ja) | 情報記録再生方法及び装置 | |
KR0176470B1 (ko) | 메모리사용요구에 대한 우선순위 제어방법 및 그 장치 | |
KR100255215B1 (ko) | 디지탈 비디오 디스크 드라이브의 데이타 처리방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030723 Termination date: 20150513 |
|
EXPY | Termination of patent right or utility model |