KR970029789A - 동적인 디램 페이지 모드 - Google Patents
동적인 디램 페이지 모드 Download PDFInfo
- Publication number
- KR970029789A KR970029789A KR1019950042987A KR19950042987A KR970029789A KR 970029789 A KR970029789 A KR 970029789A KR 1019950042987 A KR1019950042987 A KR 1019950042987A KR 19950042987 A KR19950042987 A KR 19950042987A KR 970029789 A KR970029789 A KR 970029789A
- Authority
- KR
- South Korea
- Prior art keywords
- dram
- page mode
- circuit
- mode
- controlling
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Databases & Information Systems (AREA)
- Dram (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
디램의 동작 모드 중 동적인 페이지 모드를 제어하기 위한 방법에 관한 것이다.
2. 발명의 해결하려고 하는 기술적 과제
캐쉬 라이트 백 방법으로 인한 캐쉬 라이트 백 사이클 시에 발생되는 디램의 억세스 지연을 방지하기 위한 방법 및 회로를 제공함에 있다.
3. 발명의 해결방법의 요지
디램의 동작 모드 중 동적인 페이지 모드를 제어하기 위한 회로에 있어서, 캐쉬 제어 블럭 및 CPU 인터페이스 블럭으로부터 사이클 판단을 위한 신호에 응답하여 이의 상태를 래치하고 디램의 페이지 모드를 선택하기 위한 제1수단과, 상기 CPU 인터페이스 블럭과 상기 제1수단의 출력신호인 페이지 모드 인에이블 또는 디스에이블신호에 응답하여 상기 디램의 동작 모드를 제어하고 상기 제1수단에 페이지 히트 및 미스 상태를 제공하기 위한 제2수단으로 이루어지는 것을 요지로 한다.
4. 발명의 중요한 용도
디램의 동작 모드에 적합하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일실시예에 따른 동적인 디램 페이지 모드를 구현하기 위한 블럭도.
Claims (4)
- 디램의 동작 모드 중 동적인 페이지 모드를 제어하기 위한 회로에 있어서:캐쉬 제어 블럭 및 CPU 인터페이스 블럭으로부터 사이클 판단을 위한 신호에 응답하여 이의 상태를 래치하고 디램의 페이지 모드를 선택하기 위한 제1수단과; 상기 CPU 인터페이스 블럭과 상기 제1수단의 출력신호인 페이지 모드 인에이블 또는 디스에이블신호에 응답하여 상기 디램의 동작 모드를 제어하고 상기 제1수단에 페이지 히트 및 미스 상태를 제공하기 위한 제2수단으로 이루어지는 것을 특징으로 하는 회로.
- 빠른 페이지 모드를 유지하면서, 캐쉬 라이트 백 방법의 계속적인 라이트 백 사이클 시 발생되는 디램의 억세스 지연을 해소하기 위한 디램의 동작 모드 중 동적인 페이지 모드 동작 방법에 있어서:상기 라이트 백 사이클을 인식하여 디램 억세스 사이클이 종료 후에 로우 어드레스 스트로우브 신호를 비액티브 상태로 변경하여 상기 디램 억세스를 페이지 모드로 사용하지 않고 이후 상기 캐쉬 라이트 백 사이클이 아닌 노말 디램의 페이지 모드를 인에이블 또는 디스에이블시켜 상기 디램의 억세스 시간을 감소시키는 것을 특징으로 하는 방법.
- 디램의 동작 모드 중 동적인 페이지 모드를 제어하기 위한 회로에 있어서:캐쉬 제어 블럭 및 CPU 인터페이스 블럭으로부터의 데이타 상태를 인식하고 디램 시스템의 페이지 모드를 인에이블 또는 디스에이블시키는 변경수단을 포함하는 것을 특징으로 하는 회로.
- 제3항에 있어서; 상기 변경수단은 디램 사이클의 수행완료 후에 로우 어드레스 스트로우브 신호를 액티브상태로 유지 또는 비액티브 상태로 유지시키는 것을 특징으로 하는 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042987A KR0184456B1 (ko) | 1995-11-22 | 1995-11-22 | 동적인 디램 페이지 모드 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950042987A KR0184456B1 (ko) | 1995-11-22 | 1995-11-22 | 동적인 디램 페이지 모드 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970029789A true KR970029789A (ko) | 1997-06-26 |
| KR0184456B1 KR0184456B1 (ko) | 1999-04-15 |
Family
ID=19435241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950042987A KR0184456B1 (ko) | 1995-11-22 | 1995-11-22 | 동적인 디램 페이지 모드 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0184456B1 (ko) |
-
1995
- 1995-11-22 KR KR1019950042987A patent/KR0184456B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0184456B1 (ko) | 1999-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100266885B1 (ko) | 메모리 리프레시 시스템 | |
| US7149141B2 (en) | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency | |
| JP2017117510A (ja) | 有向自動リフレッシュ同期 | |
| KR19990078379A (ko) | 디코딩 오토리프레시 모드를 가지는 디램 | |
| US6449674B1 (en) | Internal command signal generator and method therefor | |
| JP4791714B2 (ja) | ダイナミック周波数スケーリングキャッシュメモリの休止時間を利用する方法、回路及びシステム | |
| JP2001035158A (ja) | メモリアクセス方法及びメモリアクセス方式 | |
| US20050273566A1 (en) | Memory access control apparatus and memory access control method | |
| US6002632A (en) | Circuits, systems, and methods with a memory interface for augmenting precharge control | |
| KR970076214A (ko) | 마이크로 프로세서와 메모리간의 데이타 인터페이스 방법 | |
| US5949736A (en) | Memory control circuit reducing a consumed power of memory | |
| KR970029789A (ko) | 동적인 디램 페이지 모드 | |
| JPH0778106A (ja) | データ処理システム | |
| KR0158487B1 (ko) | 반도체 메모리 캐쉬메모리 제어장치 및 그 방법 | |
| JPH0660645A (ja) | 節電型メモリ装置 | |
| KR0183813B1 (ko) | 디알에이엠 리프레쉬 제어기 | |
| US5946703A (en) | Method for reading data in data reading and writing system | |
| JP3136681B2 (ja) | データ処理装置 | |
| JPH087562A (ja) | ダイナミックランダムアクセスメモリ | |
| KR20020040150A (ko) | 에스디램 컨트롤러 | |
| JPH08212134A (ja) | 半導体集積回路及び半導体集積回路の消費電力低減方法 | |
| JPH02130792A (ja) | メモリアクセス制御回路 | |
| KR970023394A (ko) | 반도체 메모리장치의 메모리활성화방법 | |
| JPH02294856A (ja) | コンピュータ装置 | |
| JPH04276378A (ja) | ダイナミック・メモリ用制御信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061128 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |