KR0126597Y1 - 고속 시스템버스용 데이타 전송장치 - Google Patents
고속 시스템버스용 데이타 전송장치Info
- Publication number
- KR0126597Y1 KR0126597Y1 KR2019950004375U KR19950004375U KR0126597Y1 KR 0126597 Y1 KR0126597 Y1 KR 0126597Y1 KR 2019950004375 U KR2019950004375 U KR 2019950004375U KR 19950004375 U KR19950004375 U KR 19950004375U KR 0126597 Y1 KR0126597 Y1 KR 0126597Y1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- buffer
- system bus
- retry
- bus
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1673—Details of memory controller using buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Abstract
본 발명은 고속의 시스템 버스를 통해 중앙 처리 장치와 주변 장치간에 데이타를 전송할 때, 재시도 요구에 의한 데이타 전송시 전송 속도를 향상시킬 수 있는 데이타 전송 장치를 제공하기 위한 것이다. 이에 따라 본 장치는 고속의 시스템 버스와 주변 장치간에 구비되는 큐버퍼; 주변 장치로부터 중앙 처리 장치로 데이타 전송시에는 큐버퍼로부터 출력되는 데이타를 저장하고, 중앙 처리 장치로부터 주변 장치로 데이타 전송시에는 시스템 버스를 통해 중앙 처리 장치로부터 전송된 데이타를 저장하는 재시도용 버퍼; 큐버퍼와 재시도용 버퍼에 입출력되는 데이타와 시스템 버스에 입출력되는 데이타간의 레벨을 조정하기 위한 버스 구동기; 주변 장치로부터 중앙 처리 장치로 데이타 전송시 재시도 요구 신호가 추출되면 재시도용 버퍼에 저장되어 있는 데이타가 버스 구동기로 전송되도록 제어하고, 중앙 처리 장치로부터 주변 장치로 데이타 전송시 재시도 요구 신호가 추출되면 재시도용 버퍼에 저장되어 있는 데이타가 큐버퍼로 전송되도록 제어하는 버스 제어기를 포함하도록 구성된다 따라서 재시도 요구시 데이타 전송 속도를 종전에 비해 향상시켜 시스템을 효율적으로 운용할 수 있게 된다.
Description
제1도는 종래의 고속 시스템 버스용 데이타 전송 장치의 블럭도이고,
제2도는 본 고안에 따른 고속 시스템 버스용 데이타 전송 장치의 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 로컬 메모리 11 : 메모리 제어기
12 : 큐 버퍼 13 : 큐 제어기
14 : 버스 구동기 16 : 시스템 버스
17 : 공유 메모리 20 : 재시도용 버스
15,21 : 버스 제어기
본 고안은 컴퓨터 시스템과 같은 기기에 사용되는 고속의 시스템 버스(System Bus)용 데이타 전송 장치에 관한 것으로, 특히 시스템 버스를 통한 주변 장치(또는 로컬(Local)장치)와 중앙 처리 장치(또는 공유(Shared)장치)간의 데이타 전송시 재시도(Retry) 요구에 따른 데이타 전송을 효율적으로 하기 위한 데이타 전송 장치에 관한 것이다.
시스템 버스는 데이타 버스(Data Bus), 어드레스 버스(Address Bus) 및 제어 버스(Control Bus)를 모두 포함한 것으로, 컴퓨터 시스템과 같은 장치에서는 중앙 처리 장치와 주변 장치간의 데이타를 전송하는 역할을 한다. 이러한 시스템 버스는 주변 장치의 처리 속도가 시스템 버스의 처리 속도에 의존적으로 이루어지기 때문에, 시스템 버스의 전송 속도를 고속화 할 때에는 주변 장치의 처리 속도를 고려하여야 한다.
이러한 점을 감안하여 선입선출(FIFO:First In First Output) 버퍼로 구성된 큐(Queue) 버퍼를 주변 장치와 시스템 버스 사이에 적용하여 데이타 전송 속도가 서로 독립적으로 이루어지도록 하는 기술이 제안된 바 있다. 제1도는 주변 장치 측에 위치한 로컬 메모리(10)와 중앙 처리 장치 측에 위치한 공유 메모리(17) 간에 상술한 큐 버퍼를 구비하여 데이타를 전송하는 경우를 도시한 것으로, 메모리 제어기(11)에 의해 제어되어 로컬 메모리(10)에 저장되어 있던 데이타가 큐버퍼(12)로 전송되면, 큐버퍼(12)는 큐제어기(13)에 의해 제어되어 인가되는 데이타를 선입선출 방식에 의하여 저장하고, 출력한다. 이때 큐버퍼(12)에서 한번에 선입선출되는 량(데이타 전송단위)은 시스템 버스(16)의 전송 속도에 따라 결정된다. 큐버퍼(12)에서 출력된 데이타는 버스 구동기(14)로 전송된다. 버스 구동기(14)는 버스 제어기(15)에 의하여 제어되어 큐버퍼(12)로부터 전송된 데이타의 레벨을 시스템 버스(16)의 처리 레벨에 적합하도록 조절하여 시스템 버스(16)로 전송한다. 시스템 버스(16)는 전송된 데이타를 공유 메모리(17)로 전송한다. 공유 메모리(17)로부터 로컬 메모리(10)로의 데이타 전송은 상술한 과정과 역으로 이루어진다.
이와 같이 데이타를 전송할 때, 시스템 버스(16) 및 중앙 처리 장치 측의 공유 메모리(17)의 에러(예를 들어 판독 오류 등) 또는 시스템 버스 규약에 의하여 전송된 데이타에 대한 재시도(Retry) 요구가 종종 발생된다. 이러한 재시도 요구가 로컬 메모리(10)로부터 공유 메모리(17)로 데이타를 전송할 때 이루어지면 큐버퍼(12)의 데이타 전송 단위만큼 로컬 메모리(10)로부터 다시 데이타를 읽어 와야 하고, 공유 메모리(17)로부터 로컬 메모리(10)로 데이타를 전송할 때 이루어지면 시스템 버스(16)를 통해 공유 메모리(17)로부터 다시 데이타를 읽어 와야 한다. 따라서 재시도가 요구되는 경우에, 데이타 제공부(또는 데이타 소스원)로부터 재차 데이타를 읽어와야 하므로 데이타 전송 시간이 많이 소요되어 시스템 운용이 비효율적으로 이루어지게 된다.
본 고안은 상술한 문제를 해결하기 위하여 안출한 것으로, 고속의 시스템 버스를 통한 데이타 전송시 재시도가 요구될 때, 데이타 전송 시간을 최소화하여 시스템의 운용 효율을 향상시키기 위한 고속 시스템 버스용 데이타 전송 장치를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 고안에 따른 장치는,
이어서 첨부된 도면을 참조하여 본 고안에 따른 실시예를 상세하게 설명하기로 한다.
제2도는 본 고안에 따른 고속 시스템 버스용 데이타 전송 장치의 블럭도로서, 상술한 제1도에 도시된 예와 같이 고속의 시스템 버스(16)를 통해 주변 장치측의 로컬 메모리(10)와 중앙 처리 장치 측의 공유 메모리(17) 간에 데이타를 전송하는 경우이다.
제2도에 도시된 데이타 전송 장치는 로컬 메모리(10), 메모리 제어기(11), 큐버퍼(12), 큐제어기(13), 시스템 버스(16), 공유 메모리(17), 재시도용 버퍼(20), 버스 구동기(21), 버스 제어기(22)로 구성된다. 도면 부호가 제1도와 동일하게 부가된 것은 제1도에서와 동일한 기능을 수행하는 블록이므로 상세한 설명은 생략하기로 한다.
우선, 주변 장치측에 위치한 로컬 메모리(10)로부터 중앙 처리 장치측에 위치한 공유 메모리(17)로 데이타 전송시, 메모리 제어기(11)의 제어에 의하여 로컬 메모리(10)로부터 데이타가 출력되면, 상술한 제1도에서와 같이 큐버퍼(12)로 전송된다.
큐버퍼(12)는 제1도에서와 같이 시스템 버스(16)의 전송 속도에 의하여 정해진 데이타 전송 단위를 기준으로 로컬 메모리(10)로부터 전송되는데이타를 저장한 뒤, 버스 구동기(14)와 재시도용 버퍼(20)로 동시에 출력한다.
재시도용 버퍼(20)는 큐버퍼(12)에 설정되어 있는 데이타 전송 단위와 동일한 저장 용량을 갖는 버퍼로 구성되어 큐버퍼(20)로부터 전송된 데이타 저장시 이전에 저장되었던 데이타는 자동 삭제시키면서 저장하고, 재시도가 요구되면 저장하고 있던 데이타를 버스 구동기(14)로 출력한다. 재시도 요구는 버스 제어기(21)로부터 발생된다. 이와 같이 재시도 요구시 재시도용 버퍼(20)는 큐버퍼(12)에서 출력되는 데이타보다 우선권을 갖는다. 따라서 계속적으로 재시도가 요구되면, 재시도용 버퍼(20)로부터 출력된 데이타가 버스 구동기(14)로 반복적으로 전송되게 된다.
버스 구동기(14)는 버스 제어기(22)에 의해 제어되어 큐버퍼(12)와 재시도용 버퍼(20)로부터 출력되는 데이타의 레벨을 제1도에서 상술한 바와 같이 시스템 버스(16)에서 이용되는 레벨과 일치되도록 조절하여 시스템 버스(16)로 출력한다. 즉, 시스템 버스(16)를 통해 전송되는 데이타로부터 재시도 요구가 없는 경우에는 큐버퍼(12)로부터 전송되는 데이타의 레벨을 조절하여 시스템 버스(16)측으로 전송하고, 재시도 요구가 있는 경우에는 재시도용 버퍼(20)로부터 전송되는 데이타의 레벨을 조절하여 시스템 버스(16)로 전송한다.
시스템 버스(16)로부터 전송되는 재시도 요구 데이타는 버스 제어기(21)의 수신 데이타 분석에 의하여 추출된다. 버스 제어기(21)는 시스템 버스(16)로부터 전송된 데이타에서 재시도 요구 데이타가 추출되면, 재시도용 버퍼(20)에 저장되어 있던 데이타가 출력되도록 출력 모드를 인에이블하는 제어 신호를 재시도용 버퍼(20)로 전송한다.
재시도 요구에 의해 버스 구동기(14)로부터 시스템 버스(16)로 전송된 데이타는 상술한 제1도에서와 같이 공유 메모리(17)로 전송된다. 따라서 로컬 메모리(10)로부터 공유 메모리(17)로 데이타를 전송할 때 재시도가 요구되면, 로컬 메모리(10)로부터 데이타를 읽지 않고 재시도용 버퍼(20)로부터 데이타를 읽어 오므로 데이타 전송 속도를 향상시킬 수 있다.
한편, 공유 메모리(17)측에서 로컬 메모리(10)로 데이타 전송시에는 공유 메모리(17)로부터 읽혀진 데이타를 시스템 버스(16)를 통해 버스 구동기(14)로 전송한다. 버스 구동기(14)는 버스 제어기(21)에 의해 제어되어 인가된 데이타를 재시도용 버퍼(20)와 큐버퍼(12)로 동시에 전송한다. 큐버퍼(12)는 큐제어기(13)에 의해 제어되어 정해진 전송 단위로 버스 구동기(14)로부터 전송되는 데이타를 저장하고, 도출하여 로컬 메모리(10)로 전송한다.
이와 같이 데이타를 전송할 때, 시스템 버스(16)로부터 재시도가 요구되면, 버스 제어기(21)는 상술한 바와 동일하게 재시도용 버퍼(20)에 저장된 데이타가 출력되도록 출력 모드를 인에이블 하는 제어 신호를 재시도용 버퍼(20)로 전송한다. 이에 따라 재시도용 버퍼(20)는 저장하고 있던 데이타를 출력하게 되는데, 이때 출력되는 데이타는 큐버퍼(12)로 전송된다. 큐버퍼(12)는 상술한 바와 같이 큐제어기(13)에 의해 제어되어 재시도용 버퍼(20)로부터 전송된 데이타를 저장하였다가 로컬 메모리(10)로 출력한다.
따라서, 공유 메모리(17)로부터 로컬 메모리(10)로 데이타를 전송할 때, 재시도가 요구되면, 공유 메모리(17)로부터 데이타를 독출하지 않고 재시도용 버퍼(20)로부터 데이타를 독출하여 큐버퍼(12)를 통해 로컬 메모리(10)로 재전송함으로써, 종전에 비해 데이타 전송 속도를 향상시킬 수 있다.
상술한 바와 같이 본 고안은 큐버퍼를 이용하여 고속 시스템 버스와 주변 장치간에 데이타를 전송할 수 있는 장치에 별도의 재시도 버퍼를 구비함으로써, 재시도 요구시 데이타 전송 속도를 향상시킬 수 있어 시스템을 효율적으로 운용할 수 있는 잇점이 있다.
Claims (3)
- 고속의 시스템 버스와 주변 장치간에 큐버퍼를 사용하여 상기 주변 장치측과 중앙 처리 장치측간의 데이타를 전송하는 장치에 있어서; 상기 주변 장치측으로부터 상기 중앙 처리 장치측으로 데이타 전송시에는 상기 큐버퍼로부터 출력되는 데이타를 저장하고, 상기 중앙 처리 장치측으로부터 상기 주변 장치측으로 데이타 전송시에는 상기 시스템 버스를 통해 상기 중앙 처리 장치측으로부터 전송된 데이타를 저장하는 재시도용 버퍼; 상기 큐버퍼와 재시도용 버퍼에 입출력되는 데이타와 상기 시스템 버스에 입출력되는 데이타간의 레벨을 조정하기 위한 버스 구동기; 상기 주변 장치측으로부터 상기 중앙 처리 장치측으로 데이타를 전송하고 있는 상태에서 상기 시스템 버스로부터 전송되는 데이타에서 재시도 요구 신호가 추출되면, 상기 재시도용 버퍼에 저장되어 있는 데이타가 상기 버스 구동기로 전송되도록 제어하고, 상기 중앙처리장치측으로부터 상기 주변장치측으로 데이타를 전송하고 있는 상태에서 상기 시스템 버스로부터 전송되는 데이타에서 재시도 요구 신호가 추출되면, 상기 재시도용 버퍼에 저장되어 있는 데이타가 상기 큐버퍼로 전송되도록 제어하는 버스 제어기를 포함하도록 구성된 것을 특징으로 하는 고속 시스템 버스용 데이타 전송 장치.
- 제1항에 있어서, 상기 재시도용 버퍼는 상기 큐버퍼의 데이타 전송 단위량과 동일한 저장 용량을 갖도록 구성한 것을 특징으로 하는 고속 시스템 버스용 데이타 전송 장치.
- 고속의 시스템 버스와 로컬 메모리간에 큐버퍼를 사용하여 상기 로컬 메모리와 공유 메모리간의 데이타를 전송하는 장치에 있어서; 상기 로컬 메모리로부터 상기 공유 메모리로 데이타 전송시에는 상기 큐버퍼로부터 출력되는 데이타를 저장하고, 상기 공유 메모리로부터 상기 로컬 메모리로 데이타 전송시에는 상기 시스템 버스를 통해 상기 공유 메모리로 전송된 데이타를 저장하는 재시도용 버퍼; 상기 큐버퍼와 재시도용 버퍼에 입출력되는 데이타와 상기 시스템 버스에 입출력되는 데이타간의 레벨을 조정하기 위한 버스 구동기; 상기 로컬 메모리로부터 상기 공유 메모리로 데이타를 전송하고 있는 상태에서 상기 시스템 버스로부터 전송되는 데이타에서 재시도 요구 신호가 추출되면, 상기 재시도용 버퍼에 저장되어 있는 데이타가 상기 버스 구동기로 전송되도록 제어하고, 상기 공유 메모리로부터 상기 로컬 메모리로 데이타를 전송하고 있는 상태에서 상기 시스템 버스로부터 전송되는 데이타에서 재시도 요구 신호가 추출되면, 상기 재시도용 버퍼에 저장되어 있는 데이타가 상기 큐버퍼로 전송되도록 제어하는 버스 제어기를 포함하도록 구성된 것을 특징으로 하는 고속 시스템 버스용 데이타 전송 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950004375U KR0126597Y1 (ko) | 1995-03-14 | 1995-03-14 | 고속 시스템버스용 데이타 전송장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019950004375U KR0126597Y1 (ko) | 1995-03-14 | 1995-03-14 | 고속 시스템버스용 데이타 전송장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960032414U KR960032414U (ko) | 1996-10-24 |
| KR0126597Y1 true KR0126597Y1 (ko) | 1998-10-15 |
Family
ID=19409180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019950004375U KR0126597Y1 (ko) | 1995-03-14 | 1995-03-14 | 고속 시스템버스용 데이타 전송장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126597Y1 (ko) |
-
1995
- 1995-03-14 KR KR2019950004375U patent/KR0126597Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960032414U (ko) | 1996-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604866A (en) | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver | |
| EP0141742A2 (en) | Buffer system for input/output portion of digital data processing system | |
| US5781741A (en) | Message communications system in a parallel computer | |
| KR100284791B1 (ko) | 멀티노드 비동기 데이타 통신 시스템 내의 조기 도달 메시지처리 시스템 | |
| KR0126597Y1 (ko) | 고속 시스템버스용 데이타 전송장치 | |
| US4855900A (en) | System for transferring data to a mainframe computer | |
| US20040230717A1 (en) | Processing device | |
| EP1139228A2 (en) | An intelligent bus interconnect unit | |
| US20030033469A1 (en) | Interrupt generation in a bus system | |
| JP2715815B2 (ja) | デ−タ書き込み方法 | |
| JPS5819062A (ja) | 回線アダプタ | |
| JP2552025B2 (ja) | データ転送方式 | |
| KR0135894Y1 (ko) | 피드-백 방식을 적용시킨 파이포 | |
| KR0182707B1 (ko) | 교환기에 있어서 프로세서간통신 메세지에 대한 모니터장치 및 방법 | |
| KR20000013078A (ko) | 다중 프로세서 시스템의 프로세서간 통신 장치 및 방법 | |
| JP3277016B2 (ja) | データ送受信装置 | |
| JPH02189049A (ja) | 回線制御装置 | |
| JPH09261226A (ja) | プログラマブル・コントローラ | |
| KR960014177B1 (ko) | 병렬데이터처리시스템의 데이터통신장치 | |
| JPS5833745A (ja) | デ−タ転送制御方式 | |
| JPS5920130B2 (ja) | 過剰デ−タ転送制限方式 | |
| JP3640976B2 (ja) | データ転送制御方法 | |
| KR100265056B1 (ko) | 프로세서와직렬입/출력제어기간의인터페이스장치및그방법 | |
| KR200200469Y1 (ko) | 직접 메모리 접근회로부 및 그를 이용한 인터페이스 장치 | |
| JPS6019023B2 (ja) | デ−タ処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| LAPS | Lapse due to unpaid annual fee |