JPS5833745A - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS5833745A JPS5833745A JP13134081A JP13134081A JPS5833745A JP S5833745 A JPS5833745 A JP S5833745A JP 13134081 A JP13134081 A JP 13134081A JP 13134081 A JP13134081 A JP 13134081A JP S5833745 A JPS5833745 A JP S5833745A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fifo memory
- data transfer
- priority
- transfer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ転送制御方式、特に２台のマイク四プ霞
セッサ間におけるデータ転送制御方式に関するものであ
る。
セッサ間におけるデータ転送制御方式に関するものであ
る。
従来、情報処理装置、特にマイク四プロセッサにおいて
は、２台のマイクロプロセ、す間のデータの転送はｌバ
イトあるいは数バイトのバッツァレジスタを介して行な
われるのが一般的であった。
は、２台のマイクロプロセ、す間のデータの転送はｌバ
イトあるいは数バイトのバッツァレジスタを介して行な
われるのが一般的であった。
そのため多重のデータを転送するに社制御が複雑になり
ていた。
ていた。
本発明は順次書込み順次読出し式記憶素子（以下ＦＩＦ
Ｏメそりと呼ぶ）と制御レジスタを用いることＫより上
記欠点を解決し、容品に大量データの転送ができ、優先
順位処理も可能にしたデータ転送制御方式を提供するも
のである。
Ｏメそりと呼ぶ）と制御レジスタを用いることＫより上
記欠点を解決し、容品に大量データの転送ができ、優先
順位処理も可能にしたデータ転送制御方式を提供するも
のである。
本発明によると情報処理装置間を結ぶデータ転送制御装
置を有し、該データ転送制御装置を介して前記情報処理
装置間のデータを転送するデータ転送制御方式において
鬼前記データ転送制御装置は複数のデータを一時記憶す
る順次書込み順次読出し式記憶装置と、前記データの優
先順位を制御する手段を含むことを特徴とするデータ転
送制御方式が得られる。
置を有し、該データ転送制御装置を介して前記情報処理
装置間のデータを転送するデータ転送制御方式において
鬼前記データ転送制御装置は複数のデータを一時記憶す
る順次書込み順次読出し式記憶装置と、前記データの優
先順位を制御する手段を含むことを特徴とするデータ転
送制御方式が得られる。
次に図面を参照して本発明の実施例について説明する。
第１図は本発明の一実施例を示すプ胃ツタ図であ為、デ
ータ転送制御装置ｌとデータ転送制御装置２とから構成
され、それぞれのマイクロブロモ、す（図示せず）Ｋ接
続される。データ転送制御装置１のデータ線１ａは相手
のデータ転送制御装置２のＦＩＦＯメモリ２１へ接続さ
れ、同様に制御レジスタ１２の出力線１ｂは選択回路２
４へ、制御部１３の制御線ＩＣはＦＩＦＯメモリ２１へ
それぞれ接続される。データ転送制御装置２のデータ線
２ａ、出力線２ｂ、制御線２Ｃはそれぞれデータ転送制
御装置１のＦＩＦＯメモリ１１゜選択回路１４．ＦＩＦ
Ｏメモリ１１へ接続される。
ータ転送制御装置ｌとデータ転送制御装置２とから構成
され、それぞれのマイクロブロモ、す（図示せず）Ｋ接
続される。データ転送制御装置１のデータ線１ａは相手
のデータ転送制御装置２のＦＩＦＯメモリ２１へ接続さ
れ、同様に制御レジスタ１２の出力線１ｂは選択回路２
４へ、制御部１３の制御線ＩＣはＦＩＦＯメモリ２１へ
それぞれ接続される。データ転送制御装置２のデータ線
２ａ、出力線２ｂ、制御線２Ｃはそれぞれデータ転送制
御装置１のＦＩＦＯメモリ１１゜選択回路１４．ＦＩＦ
Ｏメモリ１１へ接続される。
データ転送制御装置１の制御部１３はＦＩＦＯメモリ１
１．制御レジスタ１２５選択回路１４へ接続される。同
様にデータ転送制御装置２０制御部２３はＦＩＦＯメモ
リ２１．制御レジスタ２２゜選択回路２４へ接続される
。
１．制御レジスタ１２５選択回路１４へ接続される。同
様にデータ転送制御装置２０制御部２３はＦＩＦＯメモ
リ２１．制御レジスタ２２゜選択回路２４へ接続される
。
次にその動作を説明する。データ転送制御装置１に接続
されるマイクロプロセッサ（以下送信ブロモ、すと呼ぶ
）からデータ転送制御装置２に接続されるマイクロブロ
モ、す（以下受信プロセッサと呼ぶ）へデータを送る場
合、送信ブロモ、すは送信データをデータ線１１に設定
し、制御部１３へ転送を指示する。制御部１３は制御線
ＩＣを介して相手のＦＩＦＯメモリ２１ヘデータ＠ｌａ
の内容を書込むよう指示する。送信プロセッサは前記手
順を送信するデータの量に応じた回数を繰り返す。これ
によシ相手側のデータ転送制御装置２のＦＩＦＯメモリ
２１に書込まれる。受信ブロモ、す側ではＦＩＦＯメモ
リ２１にデータが書込まれたことを知ると制御部２３の
制御のもとに選択回路２４を経由しＦＩＦＯメモリ２１
からのデータを受信プロセッサに転送し、さらにＦＩＦ
Ｏメモリ２１の内容を１デ一タ分 読み出す。この手順
を送信されてきたデ′−夕に応じて繰シ返す。以上の様
にしてデータは送信プロセッサから受信プロセッサへ転
送される。
されるマイクロプロセッサ（以下送信ブロモ、すと呼ぶ
）からデータ転送制御装置２に接続されるマイクロブロ
モ、す（以下受信プロセッサと呼ぶ）へデータを送る場
合、送信ブロモ、すは送信データをデータ線１１に設定
し、制御部１３へ転送を指示する。制御部１３は制御線
ＩＣを介して相手のＦＩＦＯメモリ２１ヘデータ＠ｌａ
の内容を書込むよう指示する。送信プロセッサは前記手
順を送信するデータの量に応じた回数を繰り返す。これ
によシ相手側のデータ転送制御装置２のＦＩＦＯメモリ
２１に書込まれる。受信ブロモ、す側ではＦＩＦＯメモ
リ２１にデータが書込まれたことを知ると制御部２３の
制御のもとに選択回路２４を経由しＦＩＦＯメモリ２１
からのデータを受信プロセッサに転送し、さらにＦＩＦ
Ｏメモリ２１の内容を１デ一タ分 読み出す。この手順
を送信されてきたデ′−夕に応じて繰シ返す。以上の様
にしてデータは送信プロセッサから受信プロセッサへ転
送される。
複数のデータブロック（１度に送、受信するデータの単
位をデータブロックと呼ぶ）を転送している時、処理を
優先したいデータが発生したら、ＦＩＦＯメモリ２１に
既にデータブロックが入っているが前記処理を優先した
いデータブロックもＦＩＦＯメモリ２１に送夛込み受信
プロセッサへ優先すべきデータプロ、りがＦＩＦＯメモ
リ２１Ｋｌることを制御レジスタ１２に設定する。一方
受信プロセッサは定期的に相手の制御レジスタ１２しＺ の内容を選択回路２４を経由童読んでおり、送信ブロモ
、す側において優先度の高いデータブロックが発生した
ことを知、１ｌ）ＦＩＦＯメモリ２１にあるデータブロ
ックを次々と読込み、優先度の高いデータブロックを取
シ出す。
位をデータブロックと呼ぶ）を転送している時、処理を
優先したいデータが発生したら、ＦＩＦＯメモリ２１に
既にデータブロックが入っているが前記処理を優先した
いデータブロックもＦＩＦＯメモリ２１に送夛込み受信
プロセッサへ優先すべきデータプロ、りがＦＩＦＯメモ
リ２１Ｋｌることを制御レジスタ１２に設定する。一方
受信プロセッサは定期的に相手の制御レジスタ１２しＺ の内容を選択回路２４を経由童読んでおり、送信ブロモ
、す側において優先度の高いデータブロックが発生した
ことを知、１ｌ）ＦＩＦＯメモリ２１にあるデータブロ
ックを次々と読込み、優先度の高いデータブロックを取
シ出す。
以上の説明はデータ転送制御装置１からデータ転送制御
装置２へのデータ転送手順であったが逆方向に対しても
同様に行なえる。
装置２へのデータ転送手順であったが逆方向に対しても
同様に行なえる。
本発明は以上説明したようにＦＩＦＯメモリ。
制御レジスタによシ大量データの転送、データの優先処
理を容易に実現する効果がある。
理を容易に実現する効果がある。
第１図は本発明の一実施例を示すブロック図である。
１．２・・・・・・データ転送制御装置、１１ 、２１
−°。 ・・・・・・ＦＩＦＯメモ’Ｊ％１２ｔ２２・・・・・
・制御レジスタ、１３．２３・・・・・・制御部、１４
．２４・・・・・・選択回路、１ ａ ｔ ２ ａ＝”
”データ線、１ ｂ 、 ２ ｂ −””出力線、ＩＣ
ｔ２ｃ・・・・・・制御線。
−°。 ・・・・・・ＦＩＦＯメモ’Ｊ％１２ｔ２２・・・・・
・制御レジスタ、１３．２３・・・・・・制御部、１４
．２４・・・・・・選択回路、１ ａ ｔ ２ ａ＝”
”データ線、１ ｂ 、 ２ ｂ −””出力線、ＩＣ
ｔ２ｃ・・・・・・制御線。
Claims (1)
- 情報処理装置間を結ぶデータ転送制御装置を有し、該デ
ータ転送制御装置を介して前記情報処理装置間のデータ
を転送するデータ転送制御方式において、前記データ転
送制御装置は複数のデータを一時記憶する順次書込み順
次読出し式記憶装置と、前記データの優先順位を制御す
る手段を含むことを特徴とするデータ転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13134081A JPS5833745A (ja) | 1981-08-21 | 1981-08-21 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13134081A JPS5833745A (ja) | 1981-08-21 | 1981-08-21 | デ−タ転送制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833745A true JPS5833745A (ja) | 1983-02-28 |
Family
ID=15055647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13134081A Pending JPS5833745A (ja) | 1981-08-21 | 1981-08-21 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833745A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53101239A (en) * | 1977-02-16 | 1978-09-04 | Nec Corp | Data transfer control system |
-
1981
- 1981-08-21 JP JP13134081A patent/JPS5833745A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53101239A (en) * | 1977-02-16 | 1978-09-04 | Nec Corp | Data transfer control system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097028A2 (en) | Multiple-microcomputer communications system | |
| JPS63215134A (ja) | 通信制御装置 | |
| JPS5833745A (ja) | デ−タ転送制御方式 | |
| KR0126597Y1 (ko) | 고속 시스템버스용 데이타 전송장치 | |
| JPH0234518B2 (ja) | ||
| JPH0115100B2 (ja) | ||
| JPS61260350A (ja) | 並列処理制御方式 | |
| JPH01174042A (ja) | 回線制御方式 | |
| JPH0511341B2 (ja) | ||
| KR100227312B1 (ko) | 망 인터페이스 모듈 | |
| JP3457084B2 (ja) | パケットバス制御装置 | |
| JPS6332300B2 (ja) | ||
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JPS60178750A (ja) | デ−タ伝送装置 | |
| JPH01276940A (ja) | データ転送制御装置 | |
| JPH0247953A (ja) | データ転送方式 | |
| JPH0586577B2 (ja) | ||
| JPH04295952A (ja) | マルチプロセッサシステムにおけるメッセージ通信装置 | |
| JPH0338754A (ja) | データ転送方式 | |
| JPS63276941A (ja) | デ−タ転送制御方式 | |
| JPH01212144A (ja) | データ処理装置 | |
| JPH02277159A (ja) | 情報転送方式 | |
| JPS5787649A (en) | Telegraphic message storage and exchange system | |
| JPH02105244A (ja) | データ送信装置および受信装置 | |
| JPS5831437A (ja) | デ−タ受信装置 |