JPS60178750A - デ−タ伝送装置 - Google Patents
デ−タ伝送装置Info
- Publication number
- JPS60178750A JPS60178750A JP59032552A JP3255284A JPS60178750A JP S60178750 A JPS60178750 A JP S60178750A JP 59032552 A JP59032552 A JP 59032552A JP 3255284 A JP3255284 A JP 3255284A JP S60178750 A JPS60178750 A JP S60178750A
- Authority
- JP
- Japan
- Prior art keywords
- block
- blocks
- data
- signal
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は非同期で動作する送、受信装置間でデータのブ
ロック転送を行うデータ伝送装置に関するものである。
ロック転送を行うデータ伝送装置に関するものである。
（技術的背景）
ソーナー等の大規模なデジタル信号処理システムにおい
ては、処理の分散化を図るために、多数のデジタル信号
処理装置（以下ＤＳＰという）を複数のバスで並列、縦
属接続するマルチプロセッサ構成をとる方法がある。
ては、処理の分散化を図るために、多数のデジタル信号
処理装置（以下ＤＳＰという）を複数のバスで並列、縦
属接続するマルチプロセッサ構成をとる方法がある。
この場合一つのパスには複数のＤＳＰが接続され、前記
バス上では大容量の時分割多重化された非同期データ転
送がパスコントローラ等の管理の下で実行される。
バス上では大容量の時分割多重化された非同期データ転
送がパスコントローラ等の管理の下で実行される。
前述のようなデータ転送においては、パスコントローラ
の管理を容易にするとともに、データ転送の効率化のた
めに、複数語を１つのブロックとしたブロック単位のバ
ースト転送を非同期に実行することが有効である。従来
非同期で動作する送受信装置間にデータをバッファリン
グするＦＩＦＯメモリを入れることで非同期インタフェ
ースを行うことは可能であったが、ＦＩＦＯメモリへの
データの入出力をブロック単位としたバ・−スト転送で
行うことができないという欠点を有していた。
の管理を容易にするとともに、データ転送の効率化のた
めに、複数語を１つのブロックとしたブロック単位のバ
ースト転送を非同期に実行することが有効である。従来
非同期で動作する送受信装置間にデータをバッファリン
グするＦＩＦＯメモリを入れることで非同期インタフェ
ースを行うことは可能であったが、ＦＩＦＯメモリへの
データの入出力をブロック単位としたバ・−スト転送で
行うことができないという欠点を有していた。
（発明の目的）
本発明の目的は、従来の欠点を解決するためになされた
もので、複数語を１ブロツクとするＤＳＰ間の非同期プ
ロ、り転送を実現することであり複数ブロックがキーー
イングされたバッファに対して非同期的にブロックの書
き〆み、読み出しを行うデータ伝送装置を得ることにあ
る。
もので、複数語を１ブロツクとするＤＳＰ間の非同期プ
ロ、り転送を実現することであり複数ブロックがキーー
イングされたバッファに対して非同期的にブロックの書
き〆み、読み出しを行うデータ伝送装置を得ることにあ
る。
（発明の構成）
送信装置と受信装置間でデータのブロック転送を非同期
に行なうデータ転送システムにおいて、１語Ｎビットデ
ータと、１ビツトのブロック終結信号をバッファリング
できるＦＩＦＯメモリと、外部よりブロック収容数が設
定可能なブロック数レジスタと、前記送信装置より１ブ
ロック書き込まれると＋１更新され、逆に前記受信装置
に１ブロック読み出されると一１更新されるブロックカ
ウンタを具備し、前記ＦＩＦＯメモリは送信側の２線ハ
ンドシ工イク信号により前記データとブロック終結信号
が書き込まれ、又受信側の２線ハンドシ工イク信号によ
り、該データとブロック終結信号が読み出され、前記ブ
ロックカウンタはＦＩＦＯメモリ内のブロック数が前記
ブロック数レジスタで示されるブロック数未満であれば
、前記送信装置に対して、プロッタ送信要求を発し、前
記ブロックカウンタの値が１以上であれば前記受信装置
に対して、ブロック受信要求を発することを特徴とする
。
に行なうデータ転送システムにおいて、１語Ｎビットデ
ータと、１ビツトのブロック終結信号をバッファリング
できるＦＩＦＯメモリと、外部よりブロック収容数が設
定可能なブロック数レジスタと、前記送信装置より１ブ
ロック書き込まれると＋１更新され、逆に前記受信装置
に１ブロック読み出されると一１更新されるブロックカ
ウンタを具備し、前記ＦＩＦＯメモリは送信側の２線ハ
ンドシ工イク信号により前記データとブロック終結信号
が書き込まれ、又受信側の２線ハンドシ工イク信号によ
り、該データとブロック終結信号が読み出され、前記ブ
ロックカウンタはＦＩＦＯメモリ内のブロック数が前記
ブロック数レジスタで示されるブロック数未満であれば
、前記送信装置に対して、プロッタ送信要求を発し、前
記ブロックカウンタの値が１以上であれば前記受信装置
に対して、ブロック受信要求を発することを特徴とする
。
（実施例）
第１図は本発明のデータ伝送装置と、送信装置、受信装
置の接続例であり、第２図は本発明の実施例を示すプロ
、り図である。
置の接続例であり、第２図は本発明の実施例を示すプロ
、り図である。
第１図において、１は本発明のデータ伝送装置、２は送
信装置、３は受信装置である。４は入力データバス、５
はブロック終結信号、６はブロック送信要求信号、７は
２線ハンドシ工イク信号、でありそれぞれ送信装置２と
データ伝送装置１間を接続する。
信装置、３は受信装置である。４は入力データバス、５
はブロック終結信号、６はブロック送信要求信号、７は
２線ハンドシ工イク信号、でありそれぞれ送信装置２と
データ伝送装置１間を接続する。
８は出力データバス、９はブロック終結信号、１０はブ
ロック受信要求信号、１ノは２線ハンドシ工イク信号で
あり、それぞれデータ伝送装置１と受信装置３間を接続
する。
ロック受信要求信号、１ノは２線ハンドシ工イク信号で
あり、それぞれデータ伝送装置１と受信装置３間を接続
する。
第２図において、２１はデータの書き込み、読み出しが
非同期で行えるＦＩＦＯメそり（Ｆｉｒｓｔ Ｉｎ −
Ｆｉｒｓｔ ０ｕｔ） 、 ２２はブロックカウンタ、
２３はブロック数レジスタ、２４はブロック数レジスタ
２３の出力線でブロックカウンタ２２に接続される。２
５はブロック数レジスタ２３に接続される入力端子、２
６〜２９はＡＮＤダートである。
非同期で行えるＦＩＦＯメそり（Ｆｉｒｓｔ Ｉｎ −
Ｆｉｒｓｔ ０ｕｔ） 、 ２２はブロックカウンタ、
２３はブロック数レジスタ、２４はブロック数レジスタ
２３の出力線でブロックカウンタ２２に接続される。２
５はブロック数レジスタ２３に接続される入力端子、２
６〜２９はＡＮＤダートである。
次にデータ伝送装置１の動作について説明する。
初期化時に外部装置（図示しない）より、ブロック収容
可能数が入力端子２５を介して、ブロック数レジスタ２
３に書き込まれる。
可能数が入力端子２５を介して、ブロック数レジスタ２
３に書き込まれる。
前記ブロック収容可能数とは、ブロックを構成する語数
、すなわちブロック長をＷ、 ＦＩＦＯメモリ２１の語
数をＬ、ブロック収容可能数をＮとすると、次式で与え
られる任意の数である。
、すなわちブロック長をＷ、 ＦＩＦＯメモリ２１の語
数をＬ、ブロック収容可能数をＮとすると、次式で与え
られる任意の数である。
０（Ｎ≦Ｌ／Ｗ（但しＮ、Ｗ、Ｌは整数）一方プロック
カウンタ２２は送信装置２より供給されるブロック終結
信号５を検出、またはＦＩＦＯメモリ２１から受信装置
３へ供給されるブロック終結信号９を検出し、該検出時
にＦＩＦＯメモリ２１内に収容されているブロック数に
対して＋１または−１にすることにより、該ブロック数
を常時管理し、該ブロック数が、ブロック数レジスタ２
３の内容であるブロック収容可能数Ｎ未満であれば、送
信装置２に対してブロック送信要求信号６を送出すると
ともに、ＡＮＤグー）、？６．．？７のケ８−トを開け
、２線式ハンドシェイク信号７を有効とし、送信装置２
とＦＩＦＯメモリ２１間のデータ伝送を可能とする、一
方前記ブロック数が１以上であれば、受信装置３に対し
てブロック受信要求信号１ｏを送出するとともに、ＡＮ
Ｄダート２８．２９のゲートを開け、２線式ハンドシェ
イク信号１１を有効とし、ＦＩＦＯメモリ２ノと受信装
置３との間のデータ伝送を可能とする。
カウンタ２２は送信装置２より供給されるブロック終結
信号５を検出、またはＦＩＦＯメモリ２１から受信装置
３へ供給されるブロック終結信号９を検出し、該検出時
にＦＩＦＯメモリ２１内に収容されているブロック数に
対して＋１または−１にすることにより、該ブロック数
を常時管理し、該ブロック数が、ブロック数レジスタ２
３の内容であるブロック収容可能数Ｎ未満であれば、送
信装置２に対してブロック送信要求信号６を送出すると
ともに、ＡＮＤグー）、？６．．？７のケ８−トを開け
、２線式ハンドシェイク信号７を有効とし、送信装置２
とＦＩＦＯメモリ２１間のデータ伝送を可能とする、一
方前記ブロック数が１以上であれば、受信装置３に対し
てブロック受信要求信号１ｏを送出するとともに、ＡＮ
Ｄダート２８．２９のゲートを開け、２線式ハンドシェ
イク信号１１を有効とし、ＦＩＦＯメモリ２ノと受信装
置３との間のデータ伝送を可能とする。
ブロック送信要求信号６を受信した送信装置２は、２線
式ハンドシェイク信号７により、ブロックをＦＩＦＯメ
モリ２１へ書き込む、又前記送信装置２ではこのとき、
該ブロックの最終データ送出と同時に、ブロック終結信
号５を送出し、該データと、ブロック終結信号５は、ハ
ンドシェイク信号７によりＦＩＦＯメモリ２１内へ書き
込まれる、一方ブロック終結信号５は、ブロックカウン
タ２２にも供給され、該ブロックカウンタ２２０カウン
ト数すなわちブロック数が＋１更新されてブロックの入
力が完了する。
式ハンドシェイク信号７により、ブロックをＦＩＦＯメ
モリ２１へ書き込む、又前記送信装置２ではこのとき、
該ブロックの最終データ送出と同時に、ブロック終結信
号５を送出し、該データと、ブロック終結信号５は、ハ
ンドシェイク信号７によりＦＩＦＯメモリ２１内へ書き
込まれる、一方ブロック終結信号５は、ブロックカウン
タ２２にも供給され、該ブロックカウンタ２２０カウン
ト数すなわちブロック数が＋１更新されてブロックの入
力が完了する。
ブロックカウンタ２２のカウント数が＋１更新された為
その内容が、前記ブロック数レジスタ２３の示すブロッ
ク収容可能数Ｎ以上の値をとると、プロ、り送信要求信
号６の送出は抑止されてＡＮＤダート２６．２７のダー
トが閉じ２１ノ蔦ンドシ工イク信号７は無効状態となる
。
その内容が、前記ブロック数レジスタ２３の示すブロッ
ク収容可能数Ｎ以上の値をとると、プロ、り送信要求信
号６の送出は抑止されてＡＮＤダート２６．２７のダー
トが閉じ２１ノ蔦ンドシ工イク信号７は無効状態となる
。
このような状態でＦＩＦＯメモリ２１より受信装置３へ
１ブロツク出力されると、ブロックカウンタ２２の示す
値は再びブロック収容可能数Ｎ未満となり、ブロック送
信要求信号６が送出され、送信装置２よりＦＩＦＯメモ
リ２１に１ブロツク入力される。
１ブロツク出力されると、ブロックカウンタ２２の示す
値は再びブロック収容可能数Ｎ未満となり、ブロック送
信要求信号６が送出され、送信装置２よりＦＩＦＯメモ
リ２１に１ブロツク入力される。
一方ブロック受信要求償号１０を受信した受信装置３は
、２線ハンドシエイク信４ＢｘによりＦＩＦＯメモリ２
１より１ブロツクを読み出す、このときブロックの最終
データの読み出しと同時にブロック終結信号９が読み出
され、受信装置３にブロックの終結が通知される。また
ブロック終結信号９はブロックカウンタ２２へも供給さ
れ該ブロックカウンタ２２のカウント数すなわちブロッ
ク数は一１更新されて、ブロックの送出が完了する。
、２線ハンドシエイク信４ＢｘによりＦＩＦＯメモリ２
１より１ブロツクを読み出す、このときブロックの最終
データの読み出しと同時にブロック終結信号９が読み出
され、受信装置３にブロックの終結が通知される。また
ブロック終結信号９はブロックカウンタ２２へも供給さ
れ該ブロックカウンタ２２のカウント数すなわちブロッ
ク数は一１更新されて、ブロックの送出が完了する。
ブロックカウンタ２２のカウント数が一１更新された結
果前記ブロックカウンタ２２の内容が０となりブロック
受信要求信号１０の送出が抑止される、それと同時にＡ
ＮＤダート２８．２９のダートは閉じ２線ハンドシ工イ
ク信号１１は無効状態となる、この状態でＦＩＦＯメモ
リ２ノへ１ブロツク入力されるとブロックカウンタ２２
の示す値は、再び１以上となり、ブロックカウンタ２２
からブロック受信要求信号１０が送出され、該ブロック
受信要求信号１０によりＡＮＤダート２８．２９のゲー
トを開け、２線ノ・ンドシェイク信号１１を有効とし、
ＦＩＦＯメモリ２ノと受信装置３間のブロック送出を可
能にする。
果前記ブロックカウンタ２２の内容が０となりブロック
受信要求信号１０の送出が抑止される、それと同時にＡ
ＮＤダート２８．２９のダートは閉じ２線ハンドシ工イ
ク信号１１は無効状態となる、この状態でＦＩＦＯメモ
リ２ノへ１ブロツク入力されるとブロックカウンタ２２
の示す値は、再び１以上となり、ブロックカウンタ２２
からブロック受信要求信号１０が送出され、該ブロック
受信要求信号１０によりＡＮＤダート２８．２９のゲー
トを開け、２線ノ・ンドシェイク信号１１を有効とし、
ＦＩＦＯメモリ２ノと受信装置３間のブロック送出を可
能にする。
（発明の効果）
以上詳細に説明したように本発明によれば次のような効
果が得られる。
果が得られる。
（１） ブロック数レジスタを設けたことにより１ブロ
ツクを構成する語数を容易に変更できる。
ツクを構成する語数を容易に変更できる。
（２） ブロック終結信号をＦＩＦＯメモリにキューイ
ングし、当該信号によりブロックカウンタを制御するこ
とで、ＦＩＦＯメモリ内のブロック数を管理する回路を
簡単化できる。
ングし、当該信号によりブロックカウンタを制御するこ
とで、ＦＩＦＯメモリ内のブロック数を管理する回路を
簡単化できる。
（３）本発明のデータ伝送装置を送信装置と受信装置間
に用いることにより送受信装置間の非同期ブロック転送
が実現でき、データの転送効率を高めると共に送受信装
置においては、データをブロック単位に扱うことができ
るという利点がある。
に用いることにより送受信装置間の非同期ブロック転送
が実現でき、データの転送効率を高めると共に送受信装
置においては、データをブロック単位に扱うことができ
るという利点がある。
第１図は、本発明によるデータ伝送装置と送、受信装置
との接続の説明図、第２図は、本発明の実施例を示すブ
ロック図である。 １・・・データ伝送装置、２・・・送信装置、３・・・
受信装置、４・・・入力データパス、５・・・ブロック
終結信号、６・・・ブロック送信要求信号、７・・・２
線ハンドシ工イク信号、８・・・出力データバス、９・
・・ブロック終結信号、１０・・・ブロック受信要求信
号、１１・・・２線ハンドシ工イク信号、２１・・・Ｆ
ＩＦＯメモリ、２２・・・ブロックカウンタ、２３・・
・ブロック数レジスタ、２５・・・入力端子。 特許出願人 沖電気工業株式会社 第２図 ２１ 手続補正書（自発） １ 事件の表示 昭和５９年 特 許 願第０３２５５２号２、発明の名
称 デｉり伝送装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号６補正のＦ１宕、 （１ン 明細書第６頁第９行目に「収容されているブロ
ック数に対して」とあるのを「収容しているブロックの
数、ブロック数（ブロック・カウンタのカウント値）に
対して」と補正する。 （２） 同！′１１１ｏ竹目に「−１１＝」とあるのを
「−ＩＪと補正７る。
との接続の説明図、第２図は、本発明の実施例を示すブ
ロック図である。 １・・・データ伝送装置、２・・・送信装置、３・・・
受信装置、４・・・入力データパス、５・・・ブロック
終結信号、６・・・ブロック送信要求信号、７・・・２
線ハンドシ工イク信号、８・・・出力データバス、９・
・・ブロック終結信号、１０・・・ブロック受信要求信
号、１１・・・２線ハンドシ工イク信号、２１・・・Ｆ
ＩＦＯメモリ、２２・・・ブロックカウンタ、２３・・
・ブロック数レジスタ、２５・・・入力端子。 特許出願人 沖電気工業株式会社 第２図 ２１ 手続補正書（自発） １ 事件の表示 昭和５９年 特 許 願第０３２５５２号２、発明の名
称 デｉり伝送装置 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号６補正のＦ１宕、 （１ン 明細書第６頁第９行目に「収容されているブロ
ック数に対して」とあるのを「収容しているブロックの
数、ブロック数（ブロック・カウンタのカウント値）に
対して」と補正する。 （２） 同！′１１１ｏ竹目に「−１１＝」とあるのを
「−ＩＪと補正７る。
Claims (1)
- 送信装置と受信装置間でデータのブロック転送を非同期
に行なうデータ転送システムにおいて、１語Ｎビットデ
ータと１ビツトのブロック終結信号をバッファリングで
きるＦＩＦＯメモリと外部よりブロック収容数を設定可
能なプロ、り数レジスタと前記送信装置より１ブロック
書き込まれると＋１更新され、逆に前記受信装置に１ブ
ロック読み出されると一１更新されるブロックカウンタ
を具備し、前記ＦＩＦＯメモリは送信側の２線ハンドシ
工イク信号により前記データとブロック終結信号が書き
込まれ、又受信側の２線ハンドシ工イク信号により該デ
ータとブロック終結信号が読み出され、前記ブロックカ
ウンタはＦＩＦＯメモリ内のブロック数が、前記ブロッ
ク数レジ−スタで示されるブロック数未満であれば、前
記送信装置に対してブロック送信要求を発し、前記ブロ
ックカウンタの値が１以上であれば前記受信装置に対し
てブロック受信要求を発することを特徴とするデータ伝
送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032552A JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032552A JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178750A true JPS60178750A (ja) | 1985-09-12 |
| JPH03942B2 JPH03942B2 (ja) | 1991-01-09 |
Family
ID=12362090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032552A Granted JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178750A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01321544A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | データバッファ |
| US5630032A (en) * | 1987-04-07 | 1997-05-13 | Minolta Camera Kabushiki Kaisha | Image generating apparatus having a memory for storing data and method of using same |
-
1984
- 1984-02-24 JP JP59032552A patent/JPS60178750A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5630032A (en) * | 1987-04-07 | 1997-05-13 | Minolta Camera Kabushiki Kaisha | Image generating apparatus having a memory for storing data and method of using same |
| JPH01321544A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | データバッファ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03942B2 (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030074502A1 (en) | Communication between two embedded processors | |
| CA2199571A1 (en) | Creating multi-port ram with tdm | |
| US6535522B1 (en) | Multiple protocol interface and method for use in a communications system | |
| EP0895422A3 (en) | Image formatter for processing encoded video data | |
| JPS60178750A (ja) | デ−タ伝送装置 | |
| US5907719A (en) | Communication interface unit employing two multiplexer circuits and control logic for performing parallel-to-serial data conversion of a selected asynchronous protocol | |
| US6289421B1 (en) | Intelligent memory devices for transferring data between electronic devices | |
| JPS58170117A (ja) | 直列並列・並列直列変換回路 | |
| JPS61287359A (ja) | デ−タ伝送装置 | |
| KR0150755B1 (ko) | 이중포트램을 사용한 에스피에이알씨계열의 에스버스와 68030 버스의 데이타 전송 정합장치 | |
| JP2993134B2 (ja) | 監視制御データ伝送方式 | |
| KR200309903Y1 (ko) | 범용 비동기 송수신기 | |
| JPS5759233A (en) | Signal transmitting circuit | |
| KR0153923B1 (ko) | 에이티엠 계층 장치와 부가헤더를 가지는 에이티엠 계층 장치간의 인터페이스 장치 및 그 방법 | |
| JPS57178533A (en) | Data transmission controlling interface with memory | |
| KR100295745B1 (ko) | 에이티엠통신단말의비디오데이터송신장치 | |
| JPS59133639A (ja) | デ−タ転送方式 | |
| JPH0773662A (ja) | 情報記憶装置 | |
| SU1569837A1 (ru) | Устройство дл сопр жени магистрали с ЦВМ | |
| KR0121116Y1 (ko) | 다수프로세서간 메세지 송수신장치 | |
| JP2552015B2 (ja) | データ転送装置 | |
| JPH04117742A (ja) | マルチプロセッサシステム | |
| JPS5833745A (ja) | デ−タ転送制御方式 | |
| JPS61231651A (ja) | インタフエ−ス制御方式 | |
| JPS60259038A (ja) | 直列通信のバツフア装置 |