JPS61287359A - デ−タ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は非同期で動作するブロック化されていないデー
タを扱う装置間で、ブロック単位のデータ転送を行なう
データ伝送装置に関するものである。

（従来の技術） 大規模なデジタル信号処理システムにおいては、処理の
分散化を図るために多数のデジタル信号処理装置を複数
のバスで並列・縦属接続するマルチプロセッサ構成をと
る事がある。この場合、一つのバスには複数のデジタル
信号処理装置が接続され、前記パス上では大容量の時分
割多重化された非同期データがパス・コントローラ等の
管理の下で転送される。

前述のようなデータ転送においてはパス・コントローラ
の管理を容易にするとともに、データ転送の効率を上げ
るために、複数語を１つのグロックとしたブロック単位
のデータ転送を非同期に実行することが有効である。

従来この種の装置には例えば特願昭５９−３２５５２号
に開示されるものがある。同文献の装置は、非同期ブロ
ック・データの転送を行う際データとは別にブロックの
終結を知らせるためのブロック終結信号を設け、非同期
に読み出し・書き込み可能なＦＩＦＯメモリ内の保有ブ
ロック数を該ブロック終結信号により管理し、ブロック
単位のデータ転送を可能にしていた。

（発明が解決しようとする問題点） しかしながら、上記従来の装置では、送信側のブロック
終結信号を用いることによジブロック単位のデータ転送
が可能となっており、ブロック終結舊号を生成する機能
を持った送信装置を使用しなければブロック単位のデー
タ転送が行えないという欠点があった。

本発明は以上述べた従来技術の欠点を除去し、ワード単
位のデータの出力しかできない送信装置を使用しても効
率の良いデータ転送を行なうことを可能とするデータ伝
送装置を提供する事を目的とする。

（問題点を解決するための手段） 本発明は非同期で動作する送信装置と受信装置の間でデ
ータを伝送する伝送装置に係るもので、ＦＩＦＯメモリ
と、ワード数カウンタと、ブロック数カウンタとを具備
して構成される。ＦＩＦＯメそりは、１ワードＬビット
のデータを１ブロツクＭワードとしてＮプロ２ク分のデ
ータが収容可能であり、各グロックのＭワード目のデー
タとともに入力側ブロック終結信号が書き込まれ、入力
側ハンド・シェイク信号により前記データ及び前記入力
側ブロック終結信号の書き込みが行なわれ、出力側ハン
ド・シェイク信号により前記データの読み出し及び前記
入力側ブロック終結信号の出力側ブロック終結信号とし
ての読み出しが行なわれる。ワード数カウンタは、ＦＩ
ＦＯメモリに入力されるデータのワード数を前記入力側
ハンド・シェイク信号より計数し、Ｍワード目のデータ
の計数を行なうと前記入力側ブロック終結信号を出力す
る。ブロック数カウ／りは、ＦＩＦＯメモリに収容され
ているデータのブロック数を前記入力側ブロック終結信
号及び前記出力側ブロック終結信号により検出し、検出
したブロック数がＮ未満のときには前記入力側ハンド・
シェイク信号を有効とし、検出したブロック数が１以上
のときには前記出力側ハンド・シェイク信号を有効とす
る。

（作用） ワード数カウンタはＦＩＦＯメモリに入力するデータ数
を入力側・・ンド・シェイク信号により計数する。その
計数値がＭとなると１ブロツクのデータが入力されたこ
とになるので、ワード数カウンタは入力側ブロック終結
信号をＦＩＦＯメモリとブロック数カウンタに出力する
。そして入力側ハンド・シェイク信号によｆｉ　ＦＩＦ
Ｏメモリに１ブロツクの最終データであるＭワード目の
データとともに入力側ブロック終結信号が書き込まれる
。ＦＩＦＯメそりのデータ及びグロ、り終結信号は出力
側ハンド・シェイク信号により読み出される。一方、ブ
ロック数カウンタはワード数カウンタから入力側ブロッ
ク終結信号を受けとるとカウント・アップを行ない、Ｆ
ＩＦＯメモリから出力側ブロック終結信号を受取るとカ
ウント；ダウンを行なう。このカウント・アップ、カウ
ント・ダウンによｐ　ＦＩＦＯメモリ内のブロック数の
管理がなされる。そしてブロック数カウンタはカウント
したブロック数がＦＩＦＯメモリの収容可能゛ブロック
数Ｎ未満のと門には入力側ハンド・シェイク信号を有効
とし、Ｎのときには無効とする。またＦＩＦＯメモリの
ブロック数が１以上のときには出力側ハンド・シェイク
信号を有効とし、０のときには無効とする。以上のよう
にして、ブロック終結信号を生成する機能を持った送信
装置を使用しなくても送、受信装置間でデータのブロッ
ク転送が可能となシ前記従来技術の問題点が解決される
。

（実施例） 以下、本発明の実施例を第１図及び第２図に基き詳細に
説明する。第１図は本実施例のデータ伝送装置の構成を
示す図、第２図は該データ伝送装置と送、受信装置の接
続例を示す図である。

先ず、第２図により装置接続について説明する。

同図において、１は本実施例のデータ伝送装置、２は送
信装置、３は受信装置である。４は入力データ・パス、
５は入力側２線ハンド・シェイク信号であり、それぞれ
送信装置（２）とデータ伝送装置（１）を接続する。６
は出力データ・パス、７は出力側２線ハンド・シェイク
信号であり、それぞれデータ伝送装置（１）と受信装置
（３）とを接続する。

次に、本実施例のデータ伝送装置（１）の構成について
説明する。なお、以下の説明において送信装置（２）か
らはデータがワード単位に入力され、該データを本デー
タ伝送装置（１）が、１ワード　Ｌビット １ブロツク　Ｍワード ＦＩＦＯメモリに収容可能なブロック数の最大値Ｎブロ
ックとして取扱うものとする。

第１図において、１１はデータの書き込み・読み出しが
非同期で行なえるＦＩＦＯメモリ、１２は後述する入力
側プロンク終結信号と出力側ブロック終結信号によりＦ
ＩＦＯメモＩＪ　（１１）内に格納されたブロック数を
管理するアップ・ダウン可能なブロック数カウンタ、１
３は入力側２線ハンド・シェイク信号（５）の書き込み
信号（ＳＩ）により送信装置（２）からＦＩＦＯメモＩ
Ｊ　（１１）に送信されたデータ数を計数し、Ｍワード
目を計数した時に入力側ブロック終結信号を発生するワ
ード数カウンタ、１４，１５，１６．１７はＡＮＤダー
トである。一方、２１はワード数カウンタ（１３）のカ
ウント・アップに用いられる入力側２線ハンド・シェイ
ク信号（５）の書き込み信号（ＳＩ）とワード数カウン
タ（１３）を接続する信号線、２２はワ轡ド数カウンタ
（１３）が発生する１ピントの入力側ブロック終結信号
の信号線であり、ワード数カウンタ（１３）とブロック
数カウンタ（１２）とを接続するとともにＦＩＦＯメモ
リ（１１）にも接続される。１ビットの入力側ブロック
終結信号はブロック数カウンタ（１２）のカウント・ア
ップに用いられるとともに、ＦＩＦＯメモリ（１１）に
供給され、１ブロツクの最終データであるＭワード目の
データとともにＦＩＦＯメそり（１１）内に書き込まれ
る。２３の信号線は出力データ・パス（６）の出力側ブ
ロック終結信号とブロック数カウンタ（１２）を接続し
、ワード数カウンタ（１３）により発生しＦＩＦＯメモ
リ（１１）内に書き込まれている入力側ブロック終結信
号を出力側ブロック終結信号として送出する。出力側プ
ロ、り終結信号はブロック数カウンタ（１２）のカウン
ト・ダウンに用いられる。又、２４の信号線はブロック
数カウンタ（１２）とＡＮＤｒ−ト（１４，１５）を接
続し、ＦＩＦＯメモリ（１１）内に格納されたブロック
数が予め設定されたＦＩＦＯメモリ（１１）の格納限界
ブロック数（Ｎブロック）と一致した時入力側２線ハン
ド・シェイク信号（５）を抑止するのに用いられる。２
５の信号線はブロック数カウ７り（１２）とＡＮＤｒ−
）（１６，１７）を接続し、ＦＩＦＯメモリ（１１）内
に格納されたブロック数がＯになった時出力側２線ハン
ド・シェイク信号（７）を抑止するのに用いられる。

次に、上記構成の本実施例のデータ伝送装置（１）の動
作について説明する。

初期化時においてブロック数カウンタ（１２）及びワー
ド数カウンタ（１３）の値は０クリアされている。この
状態においては、ＦＩＦＯメモＩＪ（１１）内に収容可
能限界までデータが格納されたことを示す信号線２４上
の信号（ＦＵＬＬ　）によるＡＮＤケ０−１−（１４，
１５）の抑止はなされず、送信装置（２）とＦＩＦＯメ
そり（１１）の間のデータ転送は可能である。一方、Ｆ
ＩＦＯメモリ（１１）内に格納されているブロック数が
０ブロツクであることを示す信号線２５上の信号（ＥＭ
ＰＴＹ　）によりＡＮＤグー）（１６，１７）は抑止さ
れ、受信装置（３）とＦＺＦＯメモ！７（１１）の間の
データ転送は不可能である。該状態においてデータが送
信装置（２）からＦＩＦＯメモリ（１１）に送信される
と、ワード数カウンタ（１３）は入力側２線ハンド・シ
ェイク信号（５）の書き込み信号（ＳＩ）によｐＦＩＦ
。

メモリ（１１）に入力されるワード数を計数する。

そして該ワード数があらかじめ設定されている１ブロツ
クのワード数（Ｍワード）に達するとワード数カウンタ
（１３）は、入力側ブロック終結信号を発生し、ブロッ
ク数カウンタ（１２）をカウント・アップし、前記入力
側ブロック終結信号発生時にブロック数カウンタ（１２
）内に記憶されているＦＩＦＯメモ！ｊ（１１）内に格
納されているブロック数を＋１更新する。又、前記入力
側ブロック終結信号は１ブロツクの最終データであるＭ
ワード目のデータとともにＦＩＦＯメそり（１１）内に
書き込まれる。更に、ワード数カウンタ（１３）は入力
側ブロック終結信号を発生したことにより自らを初期化
する。ブロック数カウンタ（１２）の値が更新されたこ
とにより、信号（ｇＭＰＴＹ　）によるＡＮＤｒ−）（
１６，１７）の抑止は解除され、受信装置（３）とＦＩ
ＦＯメモリ（１１）の間のデータ転送が可能となる。

ブロック数カウンタ（１２）の値がＦ■ＦＯメモリ（１
１）に収容可能なブロック数の限界値（Ｎブロック）に
達すると信号（ＦＵＬＬ　）によりＡＮＤグー）（１４
，１５）は抑止され、送信装置（２）とＦＩＦＯメモ’
、１（１１）の間のデータ転送は不可能になる。該状態
においてデータがＦＩＦＯメモリ（１１）から受信装置
（３）に送信されると、前記ワード数カウンタ（１３）
により書き込まれた前記入力側プ、ロック終結信号が、
１ブロツクの最後のデータであるＭワード目のデータの
送信時に、出力データ・パス（６）より出カブロック終
結信号として検出され該検出時にブロック数カウンタ（
１２）内に記憶されているＦＩＦＯメモ！Ｊ（１１）内
に収容されているブロック数を一１更新する。前記ブロ
ック数カウンタ（１２）の値が更新されたことにより、
信号（ＦＵＬＬ　）によるＡＮＤダート（１４，１５）
の抑止は解除され、送信装置（２）とＦＩＦＯメモリ（
１１）の間のデータ転送が可能となる。

データが次々とＦＩＦＯメモリ（１１）から出力されプ
ロ、り数カウンタ（１２）の値がＯに達すると、再び信
号（ＥＭＰＴＹ　）によｆｉ　ＡＮＤ　ｆ−ト（１６゜
１７）は抑止され、受信装置（３）とＦＩＦＯメモリ（
１１）の間のデータ転送は不可能になる。

以上のようにブロック数カウンタ（１２）内に記憶され
ているＦＩＦＯメモリ（１１）内に格納されているブロ
ック数を＋１又−１更新することにより該ブロック数は
常に管理される。該ブロック数がブロック収容可能数Ｎ
未満であれば、入力側２線ハンド・シェイク信号線（５
）をＡＮＤダート（１４，１５）により有効とし、送信
装置（２）とＦＩＦＯメモ！Ｊ（１１）間のデータ伝送
を可能にするとともに、１ブロツクの最終データ送出時
にＦＩＦＯメモリ（１１）内に１ピツトのブロック終結
信号を書き込む。前記ブロック数がブロック収容可能数
０以上であれば出力側２線ハンド・シェイク信号線（７
）をＡＮＤダート（１６，１７）により有効とし、受信
装置（３）とＦＩＦＯメモリ（１１）間のデータ伝送全
可能とする。一方、＋１更新された結果その内容がブロ
ック収容可能数Ｎの値に達すると、ＡＮＤｒ　−）　（
１４、１５）　ＫＪ：り入力側ハンド・シェイク信号（
５）を無効とし、送信装置（２）とＦＩＦＯメモリ（１
１）間のデータ伝送を抑止し、−１更新された結果その
内容であるブロック数が０であればＡＮＤダート（１６
，１７）により出力側ハンド・シェイク信号（７）を無
効とし、受信装置（３）とＦＩＦＯメモリ（１１）間の
データ伝送を抑止する。

（発明の効果） 以上説明してきたように、本発明のデータ伝送装置によ
れば、以下に挙げる利点を得ることができる。

■　本装置を送信装置と受信装置の間に設けることによ
り送信装置においてはブロック化されていないワード単
位のデータが本装置によりブロック化され、送、受信装
置間において非同期ブロック・データ転送を行なうこと
が出来るのでコントローラにより行われるパスの管理が
容易になるとともにデータ転送効率が向上する。

■　本装置を送信装置と受信装置の間に設けることによ
り、送、受信装置間において非同期ブロック・データ転
送がブロックの終結を示す信号線を用いることなく行な
える。

【図面の簡単な説明】

第１図は本発明に係るデータ伝送装置の構成を示す図、
第２図は上記データ伝送装置と送、受信装置の接続例を
示す図である。 ■・・・データ伝送装置、２・・・送信装置、３・・・
受信装置、４・・・入力データ・パス、５・・・入力側
２線ハンド・７工イク信号、６・・・出力データ・パス
、７・・・出力側２線ハンド・シェイク信号、１１・・
・ＦＩＦＯメモリ、１２・・・ブロック数カウンタ、１
３・・・ワード数カウンタ、１４〜１７・・・ＡＮＤ　
ｒ−ト。 特許出願人　沖電気工業株式会社 特許出願代理人　弁理士　山　本恵− ・樟ン／ｌＺＩの字笑り左送挾１とＪ、☆１し良５の（
■先伜１秦２凹

Claims (1)

1. 【特許請求の範囲】 非同期で動作する送信装置と受信装置の間でデータを伝
   送するデータ伝送装置において、 １ワードＬビットのデータを１ブロックＭワードとして
   Ｎブロック分のデータが収容可能であり、各ブロックの
   Ｍワード目のデータとともに入力側ブロック終結信号が
   書き込まれ、入力側ハンド・シェイク信号により前記デ
   ータ及び前記入力側ブロック終結信号の書き込みが行な
   われ、出力側ハンド・シェイク信号により前記データの
   読み出し及び前記入力側ブロック終結信号の出力側ブロ
   ック終結信号としての読み出しが行なわれるＦＩＦＯメ
   モリと、 該ＦＩＦＯメモリに入力されるデータのワード数を前記
   入力側ハンド・シェイク信号より計数し、Ｍワード目の
   データの計数を行なうと前記入力側ブロック終結信号を
   出力するワード数カウンタと、前記ＦＩＦＯメモリに収
   容されているデータのブロック数を前記入力側ブロック
   終結信号及び前記出力側ブロック終結信号により検出し
   、検出したブロック数がＮ未満のときには前記入力側ハ
   ンド・シェイク信号を有効とし、検出したブロック数が
   １以上のときには前記出力側ハンド・シェイク信号を有
   効とするブロック数カウンタと、 を具備することを特徴とするデータ伝送装置。