JPH03942B2 - - Google Patents
Info
- Publication number
- JPH03942B2 JPH03942B2 JP59032552A JP3255284A JPH03942B2 JP H03942 B2 JPH03942 B2 JP H03942B2 JP 59032552 A JP59032552 A JP 59032552A JP 3255284 A JP3255284 A JP 3255284A JP H03942 B2 JPH03942 B2 JP H03942B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- signal
- blocks
- fifo memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 24
- 239000000872 buffer Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 3
- 235000019800 disodium phosphate Nutrition 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/02—Details not particular to receiver or transmitter
- H04L13/08—Intermediate storage means
Description
【発明の詳細な説明】
（技術分野）
本発明は非同期で動作する送、受信装置間でデ
ータのブロツク転送を行うデータ伝送装置に関す
るものである。
ータのブロツク転送を行うデータ伝送装置に関す
るものである。
（技術的背景）
ソーナー等の大規模なデジタル信号処理システ
ムにおいては、処理の分散化を図るために、多数
のデジタル信号処理装置（以下DSPという）を
複数のバスで並列、縦属接続するマルチプロセツ
サ構成をとる方法がある。
ムにおいては、処理の分散化を図るために、多数
のデジタル信号処理装置（以下DSPという）を
複数のバスで並列、縦属接続するマルチプロセツ
サ構成をとる方法がある。
この場合一つのバスには複数のDSPが接続さ
れ、前記バス上では大容量の時分割多重化された
非同期データ転送がバスコントローラ等の管理の
下で実行される。
れ、前記バス上では大容量の時分割多重化された
非同期データ転送がバスコントローラ等の管理の
下で実行される。
前述のようなデータ転送においては、バスコン
トローラの管理を容易にするとともに、データ転
送の効率化のために、複数語を１つのブロツクと
したブロツク単位のバースト転送を非同期に実行
することが有効である。従来非同期で動作する送
受信装置間にデータをバツフアリングするFIFO
メモリを入れることで非同期インタフエースを行
うことは可能であつたが、FIFOメモリへのデー
タの入出力をブロツク単位としたバースト転送で
行うことができないという欠点を有していた。
トローラの管理を容易にするとともに、データ転
送の効率化のために、複数語を１つのブロツクと
したブロツク単位のバースト転送を非同期に実行
することが有効である。従来非同期で動作する送
受信装置間にデータをバツフアリングするFIFO
メモリを入れることで非同期インタフエースを行
うことは可能であつたが、FIFOメモリへのデー
タの入出力をブロツク単位としたバースト転送で
行うことができないという欠点を有していた。
（発明の目的）
本発明の目的は、従来の欠点を解決するために
なされたもので、複数語を１ブロツクとする
DSP間の非同期ブロツク転送を実現することで
あり複数ブロツクがキユーイングされたバツフア
に対して非同期的にブロツクの書き込み、読み出
しを行うデータ伝送装置を得ることにある。
なされたもので、複数語を１ブロツクとする
DSP間の非同期ブロツク転送を実現することで
あり複数ブロツクがキユーイングされたバツフア
に対して非同期的にブロツクの書き込み、読み出
しを行うデータ伝送装置を得ることにある。
（発明の構成）
送信装置と受信装置間でデータのブロツク転送
を非同期に行なうデータ転送システムにおいて、
１語Ｎビツトデータと、１ビツトのブロツク終結
信号をバツフアリングできるFIFOメモリと、外
部よりブロツク収容数が設定可能なブロツク数レ
ジスタと、前記送信装置より１ブロツク書き込ま
れると＋１更新され、逆に前記受信装置に１ブロ
ツク読み出されると−１更新されるブロツクカウ
ンタを具備し、前記FIFOメモリは送信側の２線
ハンドシエイク信号により前記データとブロツク
終結信号が書き込まれ、又受信側の２線ハンドシ
エイク信号により、該データとブロツク終結信号
が読み出され、前記ブロツクカウンタはFIFOメ
モリ内のブロツク数が前記ブロツク数レジスタで
示されるブロツク数未満であれば、前記送信装置
に対して、ブロツク送信要求を発し、前記ブロツ
クカウンタの値が１以上であれば前記受信装置に
対して、ブロツク受信要求を発することを特徴と
する。
を非同期に行なうデータ転送システムにおいて、
１語Ｎビツトデータと、１ビツトのブロツク終結
信号をバツフアリングできるFIFOメモリと、外
部よりブロツク収容数が設定可能なブロツク数レ
ジスタと、前記送信装置より１ブロツク書き込ま
れると＋１更新され、逆に前記受信装置に１ブロ
ツク読み出されると−１更新されるブロツクカウ
ンタを具備し、前記FIFOメモリは送信側の２線
ハンドシエイク信号により前記データとブロツク
終結信号が書き込まれ、又受信側の２線ハンドシ
エイク信号により、該データとブロツク終結信号
が読み出され、前記ブロツクカウンタはFIFOメ
モリ内のブロツク数が前記ブロツク数レジスタで
示されるブロツク数未満であれば、前記送信装置
に対して、ブロツク送信要求を発し、前記ブロツ
クカウンタの値が１以上であれば前記受信装置に
対して、ブロツク受信要求を発することを特徴と
する。
（実施例）
第１図は本発明のデータ伝送装置と、送信装
置、受信装置の接続例であり、第２図は本発明の
実施例を示すブロツク図である。
置、受信装置の接続例であり、第２図は本発明の
実施例を示すブロツク図である。
第１図において、１は本発明のデータ伝送装
置、２は送信装置、３は受信装置である。４は入
力データバス、５はブロツク終結信号、６はブロ
ツク送信要求信号、７は２線ハンドシエイク信
号、でありそれぞれ送信装置２とデータ伝送装置
１間を接続する。
置、２は送信装置、３は受信装置である。４は入
力データバス、５はブロツク終結信号、６はブロ
ツク送信要求信号、７は２線ハンドシエイク信
号、でありそれぞれ送信装置２とデータ伝送装置
１間を接続する。
８は出力データバス、９はブロツク終結信号、
１０はブロツク受信要求信号、１１は２線ハンド
シエイク信号であり、それぞれデータ伝送装置１
と受信装置３間を接続する。
１０はブロツク受信要求信号、１１は２線ハンド
シエイク信号であり、それぞれデータ伝送装置１
と受信装置３間を接続する。
第２図において、２１はデータの書き込み、読
み出しが非同期で行えるFIFOメモリ（First In
−First Out）、２２はブロツクカウンタ、２３は
ブロツク数レジスタ、２４はブロツク数レジスタ
２３の出力線でブロツクカウンタ２２に接続され
る。２５はブロツク数レジスタ２３に接続される
入力端子、２６〜２９はANDゲートである。
み出しが非同期で行えるFIFOメモリ（First In
−First Out）、２２はブロツクカウンタ、２３は
ブロツク数レジスタ、２４はブロツク数レジスタ
２３の出力線でブロツクカウンタ２２に接続され
る。２５はブロツク数レジスタ２３に接続される
入力端子、２６〜２９はANDゲートである。
次にデータ伝送装置１の動作について説明す
る。
る。
初期化時に外部装置（図示しない）より、ブロ
ツク収容可能数が入力端子２５を介て、ブロツク
数レジスタ２３に書き込まれる。
ツク収容可能数が入力端子２５を介て、ブロツク
数レジスタ２３に書き込まれる。
前記ブロツク収容可能数とは、ブロツクを構成
する語数、すなわちブロツク長をＷ、FIFOメモ
リ２１の語数をＬ、ブロツク収容可能数をＮとす
ると、次式で与えられる任意の数である。
する語数、すなわちブロツク長をＷ、FIFOメモ
リ２１の語数をＬ、ブロツク収容可能数をＮとす
ると、次式で与えられる任意の数である。
０＜Ｎ≦L/W（但しＮ、Ｗ、Ｌは整数）
一方ブロツクカウンタ２２は送信装置２より供
給されるブロツク終結信号５を検出、または
FIFOメモリ２１から受信装置３へ供給されるブ
ロツク終結信号９を検出し、該検出時にFIFOメ
モリ２１内に収容しているブロツクの数、ブロツ
ク数（ブロツク・カウンタのカウント値）に対し
て＋１または−１することにより、該ブロツク数
を常時管理し、該ブロツク数が、ブロツク数レジ
スタ２３の内容であるブロツク収容可能数Ｎ未満
であれば、送信装置２に対してブロツク送信要求
信号６を送出するとともに、ANDゲート２６，
２７のゲートを開け、２線式ハンドシエイク信号
７を有効とし、送信装置２とFIFOメモリ２１間
のデータ伝送を可能とする、一方前記ブロツク数
が１以上であれば、受信装置３に対してブロツク
受信要求信号１０を送出するとともに、ANDゲ
ート２８，２９のゲートを開け、２線式ハンドシ
エイク信号１１を有効とし、FIFOメモリ２１と
受信装置３との間のデータ伝送を可能する。
給されるブロツク終結信号５を検出、または
FIFOメモリ２１から受信装置３へ供給されるブ
ロツク終結信号９を検出し、該検出時にFIFOメ
モリ２１内に収容しているブロツクの数、ブロツ
ク数（ブロツク・カウンタのカウント値）に対し
て＋１または−１することにより、該ブロツク数
を常時管理し、該ブロツク数が、ブロツク数レジ
スタ２３の内容であるブロツク収容可能数Ｎ未満
であれば、送信装置２に対してブロツク送信要求
信号６を送出するとともに、ANDゲート２６，
２７のゲートを開け、２線式ハンドシエイク信号
７を有効とし、送信装置２とFIFOメモリ２１間
のデータ伝送を可能とする、一方前記ブロツク数
が１以上であれば、受信装置３に対してブロツク
受信要求信号１０を送出するとともに、ANDゲ
ート２８，２９のゲートを開け、２線式ハンドシ
エイク信号１１を有効とし、FIFOメモリ２１と
受信装置３との間のデータ伝送を可能する。
ブロツク送信要求信号６を受信した送信装置２
は、２線式ハンドシエイク信号７により、ブロツ
クをFIFOメモリ２１へ書き込む、又前記送信装
置２ではこのとき、該ブロツクの最終データ送出
と同時に、ブロツク終結信号５を送出し、該デー
タと、ブロツク終結信号５は、ハンドシエイク信
号７によりFIFOメモリ２１内へ書き込まれる、
一方ブロツク終結信号５は、ブロツクカウンタ２
２にも供給され、該ブロツクカウンタ２２のカウ
ント数すなわちブロツク数が＋１更新されてブロ
ツクの入力が完了する。
は、２線式ハンドシエイク信号７により、ブロツ
クをFIFOメモリ２１へ書き込む、又前記送信装
置２ではこのとき、該ブロツクの最終データ送出
と同時に、ブロツク終結信号５を送出し、該デー
タと、ブロツク終結信号５は、ハンドシエイク信
号７によりFIFOメモリ２１内へ書き込まれる、
一方ブロツク終結信号５は、ブロツクカウンタ２
２にも供給され、該ブロツクカウンタ２２のカウ
ント数すなわちブロツク数が＋１更新されてブロ
ツクの入力が完了する。
ブロツクカウンタ２２のカウント数が＋１更新
された為その内容が、前記ブロツク数レジスタ２
３の示すブロツク収容可能数Ｎ以上の値をとる
と、ブロツク送信要求信号６の送出は抑止され
て、ANDゲート２６，２７のゲートが閉じ２線
ハンドシエイク信号７は無効状態となる。
された為その内容が、前記ブロツク数レジスタ２
３の示すブロツク収容可能数Ｎ以上の値をとる
と、ブロツク送信要求信号６の送出は抑止され
て、ANDゲート２６，２７のゲートが閉じ２線
ハンドシエイク信号７は無効状態となる。
このような状態でFIFOメモリ２１より受信装
置３へ１ブロツク出力されると、ブロツクカウン
タ２２の示す値は再びブロツク収容可能数Ｎ未満
となり、ブロツク送信要求信号６が送出され、送
信装置２よりFIFOメモリ２１に１ブロツク入力
される。
置３へ１ブロツク出力されると、ブロツクカウン
タ２２の示す値は再びブロツク収容可能数Ｎ未満
となり、ブロツク送信要求信号６が送出され、送
信装置２よりFIFOメモリ２１に１ブロツク入力
される。
一方ブロツク受信要求信号１０を受信した受信
装置３は、２線ハンドシエイク信号１１により
FIFOメモリ２１より１ブロツクを読み出す。こ
のときブロツクの最終データの読み出しと同時に
ブロツク終結信号９が読み出され、受信装置３に
ブロツクの終結が通知される。またブロツク終結
信号９はブロツクカウンタ２２へも供給され該ブ
ロツクカウンタ２２のカウント数すなわちブロツ
ク数は−１更新されて、ブロツクの送出が完了す
る。
装置３は、２線ハンドシエイク信号１１により
FIFOメモリ２１より１ブロツクを読み出す。こ
のときブロツクの最終データの読み出しと同時に
ブロツク終結信号９が読み出され、受信装置３に
ブロツクの終結が通知される。またブロツク終結
信号９はブロツクカウンタ２２へも供給され該ブ
ロツクカウンタ２２のカウント数すなわちブロツ
ク数は−１更新されて、ブロツクの送出が完了す
る。
ブロツクカウンタ２２のカウント数が−１更新
された結果前記ブロツクカウンタ２２の内容が０
となりブロツク受信要求信号１０の送出が抑止さ
れる、それと同時にANDゲート２８，２９のゲ
ートは閉じ２線ハンドシエイク信号１１は無効状
態となる。この状態でFIFOメモリ２１へ１ブロ
ツク入力されるとブロツクカウンタ２２の示す値
は、再び１以上となり、ブロツクカウンタ２２か
らブロツク受信要求信号１０が送出され、該ブロ
ツク受信要求信号１０によりANDゲート２８，
２９のゲートを開け、２線ハンドシエイク信号１
１を有効とし、FIFOメモリ２１と受信装置３間
のブロツク送出を可能にする。
された結果前記ブロツクカウンタ２２の内容が０
となりブロツク受信要求信号１０の送出が抑止さ
れる、それと同時にANDゲート２８，２９のゲ
ートは閉じ２線ハンドシエイク信号１１は無効状
態となる。この状態でFIFOメモリ２１へ１ブロ
ツク入力されるとブロツクカウンタ２２の示す値
は、再び１以上となり、ブロツクカウンタ２２か
らブロツク受信要求信号１０が送出され、該ブロ
ツク受信要求信号１０によりANDゲート２８，
２９のゲートを開け、２線ハンドシエイク信号１
１を有効とし、FIFOメモリ２１と受信装置３間
のブロツク送出を可能にする。
（発明の効果）
以上詳細に説明したように本発明によれば次の
ような効果が得られる。
ような効果が得られる。
(1) ブロツク数レジスタを設けたことにより１ブ
ロツクを構成する語数を容易に変更できる。
ロツクを構成する語数を容易に変更できる。
(2) ブロツク終結信号をFIFOメモリにキユーイ
ングし、当該信号によりブロツクカウンタを制
御することで、FIFOメモリ内のブロツク数を
管理する回路を簡単化できる。
ングし、当該信号によりブロツクカウンタを制
御することで、FIFOメモリ内のブロツク数を
管理する回路を簡単化できる。
(3) 本発明のデータ伝送装置を送信装置と受信装
置間に用いることにより送受信装置間の非同期
ブロツク転送が実現でき、データの転送効率を
高めると共に送受信装置においては、データを
ブロツク単位に扱うことができるという利点が
ある。
置間に用いることにより送受信装置間の非同期
ブロツク転送が実現でき、データの転送効率を
高めると共に送受信装置においては、データを
ブロツク単位に扱うことができるという利点が
ある。
第１図は、本発明によるデータ伝送装置と送、
受信装置との接続の説明図、第２図は、本発明の
実施例を示すブロツク図である。 １…データ伝送装置、２…送信装置、３…受信
装置、４…入力データバス、５…ブロツク終結信
号、６…ブロツク送信要求信号、７…２線ハンド
シエイク信号、８…出力データバス、９…ブロツ
ク終結信号、１０…ブロツク受信要求信号、１１
…２線ハンドシエイク信号、２１…FIFOメモリ、
２２…ブロツクカウンタ、２３…ブロツク数レジ
スタ、２５…入力端子。
受信装置との接続の説明図、第２図は、本発明の
実施例を示すブロツク図である。 １…データ伝送装置、２…送信装置、３…受信
装置、４…入力データバス、５…ブロツク終結信
号、６…ブロツク送信要求信号、７…２線ハンド
シエイク信号、８…出力データバス、９…ブロツ
ク終結信号、１０…ブロツク受信要求信号、１１
…２線ハンドシエイク信号、２１…FIFOメモリ、
２２…ブロツクカウンタ、２３…ブロツク数レジ
スタ、２５…入力端子。
Claims (1)
- １ 送信装置と受信装置間でデータのブロツク転
送を非同期に行なうデータ転送システムにおい
て、１語Ｎビツトデータと１ビツトのブロツク終
結信号をバツフアリングできるFIFOメモリと外
部よりブロツク収容数を設定可能なブロツク数レ
ジスタと前記送信装置より１ブロツク書き込まれ
ると＋１更新され、逆に前記受信装置に１ブロツ
ク読み出されると−１更新されるブロツクカウン
タを具備し、前記FIFOメモリは送信側の２線ハ
ンドシエイク信号により前記データとブロツク終
結信号が書き込まれ、又受信側の２線ハンドシエ
イク信号により該データとブロツク終結信号が読
み出され、前記ブロツクカウンタはFIFOメモリ
内のブロツク数が、前記ブロツク数レジスタで示
されるブロツク数未満であれば、前記送信装置に
対してブロツク送信要求を発し、前記ブロツクカ
ウンタの値が１以上であれば前記受信装置に対し
てブロツク受信要求を発することを特徴とするデ
ータ伝送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032552A JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59032552A JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178750A JPS60178750A (ja) | 1985-09-12 |
| JPH03942B2 true JPH03942B2 (ja) | 1991-01-09 |
Family
ID=12362090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59032552A Granted JPS60178750A (ja) | 1984-02-24 | 1984-02-24 | デ−タ伝送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178750A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5630032A (en) * | 1987-04-07 | 1997-05-13 | Minolta Camera Kabushiki Kaisha | Image generating apparatus having a memory for storing data and method of using same |
| JPH01321544A (ja) * | 1988-06-23 | 1989-12-27 | Nec Corp | データバッファ |
-
1984
- 1984-02-24 JP JP59032552A patent/JPS60178750A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60178750A (ja) | 1985-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6925512B2 (en) | Communication between two embedded processors | |
| EP0187813B1 (en) | High speed data transfer between first and second processing means | |
| US5572676A (en) | Network I/O device having fifo for synchronous and asynchronous operation | |
| KR20010053612A (ko) | 기억 장치 및 상기 기억 장치를 동작시키기 위한 방법 | |
| JPH03942B2 (ja) | ||
| JP2597040B2 (ja) | Ｆｉｆｏメモリ装置 | |
| US5379395A (en) | Semiconductor integrated circuit for central processor interfacing which enables random and serial access to single port memories | |
| JPH0326583B2 (ja) | ||
| KR950009763B1 (ko) | 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법 | |
| JPH11328069A (ja) | Ｕｓｂインタフェース装置 | |
| JPS6148258A (ja) | シリアルデ−タ伝送装置 | |
| EP0299264A2 (en) | A byte queing/dequeuing apparatus for handling variable-length data words/instructions in a single clock cycle | |
| KR100313933B1 (ko) | 데이터전송제어장치 | |
| JP2993134B2 (ja) | 監視制御データ伝送方式 | |
| SU963056A1 (ru) | Устройство дл передачи данных | |
| JPS6232748A (ja) | デ−タ転送装置 | |
| JPS6130300B2 (ja) | ||
| KR0153923B1 (ko) | 에이티엠 계층 장치와 부가헤더를 가지는 에이티엠 계층 장치간의 인터페이스 장치 및 그 방법 | |
| JPS61287359A (ja) | デ−タ伝送装置 | |
| JP2552015B2 (ja) | データ転送装置 | |
| JP2944193B2 (ja) | データ受信装置 | |
| JPH03283745A (ja) | データ収集制御方式 | |
| JPH07110018B2 (ja) | シリアル通信装置 | |
| JPH10222441A (ja) | Ｆｉｆｏメモリ及びこれを用いたデータ転送システム | |
| JPS6041158A (ja) | バス制御方式 |