JPH11328069A - Usbインタフェース装置 - Google Patents
Usbインタフェース装置Info
- Publication number
- JPH11328069A JPH11328069A JP10136752A JP13675298A JPH11328069A JP H11328069 A JPH11328069 A JP H11328069A JP 10136752 A JP10136752 A JP 10136752A JP 13675298 A JP13675298 A JP 13675298A JP H11328069 A JPH11328069 A JP H11328069A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- reception
- port
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
御を効率よく行う。 【解決手段】 データ送受信コントローラ11は、コン
ピュータ1と周辺機器2で通信を行うデータの送受信制
御を行う。USBインタフェースエンジン12は、デー
タのUSBインタフェース制御を行う。デュアルポート
送信メモリ13は、送信データの書き込みが一方のポー
トに対して行われ、送信データの読み込みが他方のポー
トに対して行われて、送信データの格納制御を行う。送
信アドレス設定制御手段14は、送信アドレスをエンド
ポイント毎に設定制御する。デュアルポート受信メモリ
15は、受信データの読み込みが一方のポートに対して
行われ、受信データの書き込みが他方のポートに対して
行われて、受信データの格納制御を行う。受信アドレス
設定制御手段16は、受信アドレスをエンドポイント毎
に設定制御する。
Description
Serial Bus) インタフェース装置に関し、特にコンピュ
ータと周辺機器との間で、USB規格に準拠したインタ
フェース制御を行うUSBインタフェース装置に関す
る。
るためのインタフェースであるUSBが、将来のパソコ
ンの標準的インタフェースとして注目を集めている。
ード、プリンタ、モデム等のインタフェースの共通化を
図るものである。USBインタフェースのデータ転送方
式は、シリアルデータ転送を行う方式であり、データを
一種のパケットにして送受信を行う。さらに、ホストと
なるパソコンと送受信する相手を、1つの周辺機器の中
に複数設置することができる。
相手をエンドポイントと呼ぶ。すなわち、周辺機器の中
にはエンドポイントが複数あり、パソコンはそのエンド
ポイントに対して個別に送受信を行うことができる。
フェース回路では、そのインタフェースがサポートする
エンドポイントの数と同数の送受信バッファを用意する
必要があり、通常はFIFOが用いられている。
構成を示す図である。送信のエンドポイントと受信のエ
ンドポイントがそれぞれ2つずつある場合を示してい
る。コントローラ111は、送信バッファFIFO13
1、132へデータの書き込み及び受信バッファFIF
O151、152からのデータの読み込みを行う。
は、送信時に送信バッファFIFO131、132の一
方からのパラレル送信データを読み込み、シリアル送信
データに変換してUSBケーブル30を通じて送信す
る。
通じて受信したシリアル受信データをパラレル受信デー
タに変換して、受信バッファFIFO151、152の
どちらか一方に書き込む。
フェース回路内部のエンドポイントに対して、個別に送
受信をして通信を行う。
従来のUSBインタフェース回路では、1つの周辺機器
の中に複数のエンドポイントを持つ場合、エンドポイン
トの数とともにFIFOの数も増加してしまう。
まうとそのバッファリング能力が決まってしまうので、
設計時には実用上問題が発生しないように十分大きなF
IFOを用意する必要がある。
合は、FIFOの数の増加及び個々のFIFOの大きさ
の増大により、回路規模が増大するといった問題があっ
た。本発明はこのような点に鑑みてなされたものであ
り、回路規模を縮小し、USBインタフェース制御を効
率よく行うUSBインタフェース装置を提供することを
目的とする。
決するために、コンピュータと周辺機器との間で、US
B規格に準拠したインタフェース制御を行うUSBイン
タフェース装置において、前記コンピュータと前記周辺
機器で通信を行うデータの送受信制御を行うデータ送受
信コントローラと、前記データのUSBインタフェース
制御を行うUSBインタフェースエンジンと、前記周辺
機器から前記コンピュータへの送信データに対し、前記
データ送受信コントローラから前記送信データの書き込
みが一方のポートに対して行われ、前記USBインタフ
ェースエンジンから前記送信データの読み込みが他方の
ポートに対して前記データ送受信コントローラから指示
された送信アドレスにもとづいて行われて、前記送信デ
ータの格納制御を行うデュアルポート送信メモリと、前
記送信アドレスをエンドポイント毎に設定制御する送信
アドレス設定制御手段と、前記コンピュータから前記周
辺機器への受信データに対し、前記データ送受信コント
ローラから前記受信データの読み込みが一方のポートに
対して行われ、前記USBインタフェースエンジンから
前記受信データの書き込みが他方のポートに対して前記
データ送受信コントローラから指示された受信アドレス
にもとづいて行われて、前記受信データの格納制御を行
うデュアルポート受信メモリと、前記受信アドレスをエ
ンドポイント毎に設定制御する受信アドレス設定制御手
段と、を有することを特徴とするUSBインタフェース
装置が提供される。
ンピュータと周辺機器で通信を行うデータの送受信制御
を行う。USBインタフェースエンジンは、データのU
SBインタフェース制御を行う。デュアルポート送信メ
モリは、周辺機器からコンピュータへの送信データに対
し、データ送受信コントローラから送信データの書き込
みが一方のポートに対して行われ、USBインタフェー
スエンジンから送信データの読み込みが他方のポートに
対してデータ送受信コントローラから指示された送信ア
ドレスにもとづいて行われて、送信データの格納制御を
行う。送信アドレス設定制御手段は、送信アドレスをエ
ンドポイント毎に設定制御する。デュアルポート受信メ
モリは、コンピュータから周辺機器への受信データに対
し、データ送受信コントローラから受信データの読み込
みが一方のポートに対して行われ、USBインタフェー
スエンジンから受信データの書き込みが他方のポートに
対してデータ送受信コントローラから指示された受信ア
ドレスにもとづいて行われて、受信データの格納制御を
行う。受信アドレス設定制御手段は、受信アドレスをエ
ンドポイント毎に設定制御する。
を参照して説明する。図1は本発明のUSBインタフェ
ース装置の原理図である。
タ等に該当する周辺機器2内に設置され、USBケーブ
ル3で接続されたコンピュータ1と周辺機器2との間
で、USB規格に準拠したインタフェース制御を行う。
ュータ1と周辺機器2で通信を行う際のデータの送受信
制御を行う。USBインタフェースエンジン12は、デ
ータのUSBインタフェース制御を行う。具体的には、
後述のデュアルポート送信メモリ13から読み出したパ
ラレルの送信データをUSB仕様にもとづきシリアルの
送信データに変換して、USBケーブル3を通じてコン
ピュータ1に送信する。
ブル3を通じて受信したシリアル受信データを、USB
仕様にもとづきパラレルの受信データに変換して、後述
のデュアルポート受信メモリ15に送信する。
のポートを持っており、各ポートのデータバスとアドレ
スバス(図示せず)で、データ送受信コントローラ11
及びUSBインタフェースエンジン12と接続する。そ
して、周辺機器2からコンピュータ1への送信データの
格納制御を行う。
送受信コントローラ11から送信データの書き込みがラ
ンダムに行われる。また、他方のポートに対しては、U
SBインタフェースエンジン12から送信データの読み
込みが、データ送受信コントローラ11から指示された
送信アドレスにもとづいて行われる。
ドレスをエンドポイント毎に設定制御する。送信アドレ
ス設定制御手段14の構成については後述する。デュア
ルポート受信メモリ15は、双方向のポートを持ってお
り、各ポートのデータバスとアドレスバス(図示せず)
で、データ送受信コントローラ11及びUSBインタフ
ェースエンジン12と接続する。そして、コンピュータ
1から周辺機器2への受信データの格納制御を行う。
送受信コントローラ11から受信データの読み込みが行
われる。また、他方のポートに対しては、USBインタ
フェースエンジン12から受信データの書き込みが、デ
ータ送受信コントローラ11から指示された受信アドレ
スにもとづいて行われる。
ドレスをエンドポイント毎に設定制御する。受信アドレ
ス設定制御手段16の構成については後述する。なお、
上記で説明したデュアルポート送信メモリ13とデュア
ルポート受信メモリ15は、一方のポートからは書き込
みのみ、他方のポートからは読み出しのみができる1リ
ード/1ライトのデュアルポートメモリとしたが、2つ
のポートの両方から書き込み/読み出しができる2リー
ド/2ライトのデュアルポートメモリを用いてもよい。
から送信データの書き込み及び受信データの読み込みが
一方のポートに対して行われ、USBインタフェースエ
ンジン12から送信データの読み込み及び受信データの
書き込みが他方のポートに対してデータ送受信コントロ
ーラ11から指示されたアドレスにもとづいて行われ
て、データの格納制御を行う2リード/2ライトのデュ
アルポートメモリを用いてもよい。
について説明する。図2は送信アドレス設定制御手段1
4の構成を示す図である。送信ベースアドレスレジスタ
14aは、データ送受信コントローラ11がデュアルポ
ート送信メモリ13に送信データを書き込む際の初期ア
ドレス(データ送受信コントローラ11が自由に設定可
能)を設定する。ここでは、初期アドレスを#7とす
る。
データのサイズを設定する。サイズとは、パケットを構
成するデータの個数のことであり、ここではデータ1〜
データ3で1パケットを構成しているものとする。
スからサイズの個数分カウントする。そして、初期アド
レスとカウント値との和が送信アドレスとなる。ここで
は、送信アドレス#7(=#7+0)、送信アドレス#
8(=#7+1)、送信アドレス#9(=#7+2)と
なる(0、1、2がカウント値)。
2は、デュアルポート送信メモリ13の送信アドレス#
7〜#9を読み込みアドレスとして、データ1〜データ
3を読み出す。
a、送信データサイズレジスタ14b及び送信データカ
ウンタ14cは、エンドポイント毎に設置される。次に
受信アドレス設定制御手段16の構成について説明す
る。図3は受信アドレス設定制御手段16の構成を示す
図である。
SBインタフェースエンジン12ががデュアルポート受
信メモリ15に受信データを書き込む際の初期アドレス
を設定する。なお、この初期アドレスの指示は、データ
送受信コントローラ11が自由に行うことができる。
データのサイズを設定する。すなわち、受信したデータ
の数を記録する。そして、データ送受信コントローラ1
1は、自ら設定した初期アドレスから記録されたサイズ
の数だけ受信データを読み込む。
及び受信データサイズレジスタ16bは、エンドポイン
ト毎に設置される。次にUSBインタフェース装置10
の送信時(周辺機器2からコンピュータ1へ)の動作に
ついて説明する。図4は送信データを処理する際のフロ
ーチャートを示す図である。 〔S1〕データ送受信コントローラ11は、1回のパケ
ットで送信する送信データをデュアルポート送信メモリ
13のアドレスに書き込む。 〔S2〕データ送受信コントローラ11は、このアドレ
スに対応するUSBインタフェースエンジン12のポー
ト側から見た場合のアドレスを、送信ベースアドレスレ
ジスタ14aに設定する。 〔S3〕データ送受信コントローラ11は、デュアルポ
ート送信メモリ13に書き込んだ送信データのサイズ
(送信データ数)を送信データサイズレジスタ14bに
設定する。 〔S4〕USBインタフェースエンジン12は、送信ベ
ースアドレスレジスタ14aに設定されているアドレス
と、送信データカウンタ14cのカウント値(初期化時
は0)と、の和が示すアドレスを求める。ここで、サイ
ズがnならカウント値0、1、…n−1である。また、
送信データカウンタ14cは、データが1つ読み込まれ
る毎にカウントアップする。 〔S5〕USBインタフェースエンジン12は、求めた
アドレスにしたがって、送信データを読み込む。 〔S6〕USBインタフェースエンジン12は、送信デ
ータをシリアル変換して順次送信する。 〔S7〕USBインタフェースエンジン12は、送信デ
ータカウンタ14cのカウンタ値と、送信データサイズ
レジスタ14bのサイズ値とを比較し、一致した場合は
送信を終了する。
は、送信データを1つ読み込む毎にカウントアップする
ので、送信ベースアドレスレジスタ14aから送信デー
タサイズレジスタ14bが示す数だけ、デュアルポート
送信メモリ13からデータを取り出すことができる。
時(コンピュータ1から周辺機器2へ)の動作について
説明する。図5は受信データを処理する際のフローチャ
ートを示す図である。 〔S10〕データ送受信コントローラ11は、デュアル
ポート受信メモリ15内の適当な領域を使用するため
に、受信ベースアドレスレジスタ16aにUSBインタ
フェースエンジン12から見たポートのアドレスを設定
する。 〔S11〕USBインタフェースエンジン12は、受信
が開始されると、受信ベースアドレスレジスタ16aに
設定されているアドレスと、受信データサイズレジスタ
16bのサイズ値(初期化時は0)と、の和が示すアド
レスを求め、そのアドレスに受信データを書き込んでい
く。
のサイズ値は、受信データを1つ書き込む毎にカウント
アップする。 〔S12〕データ送受信コントローラ11は、1つのパ
ケットの受信が終了すると、自らが設定したアドレスか
ら受信データサイズレジスタ16bが示すサイズの数だ
け受信データを読み込む。
アルポート受信メモリ15のメモリマップについて説明
する。図6はデュアルポート送信メモリ13のメモリマ
ップの構成例を示す図である。送信のエンドポイント数
が3個の場合を示している。
14a−3は、それぞれのエンドポイント毎に、メモリ
内を3つの領域13a−1〜13a−3に分ける。ま
た、送信ベースアドレスレジスタ14a−1〜14a−
3が設定するアドレスの値は、データ送受信コントロー
ラ11が自由に設定できるので、3つの領域13a−1
〜13a−3の大きさを自由に設定することができる。
モリマップの構成例を示す図である。受信のエンドポイ
ント数が3個の場合を示している。受信ベースアドレス
レジスタ16a−1〜16a−3は、それぞれのエンド
ポイント毎に、メモリ内を3つの領域15a−1〜15
a−3に分ける。
−1〜16a−3が設定するアドレスの値は、データ送
受信コントローラ11が自由に設定できるので、3つの
領域15a−1〜15a−3の大きさを自由に設定する
ことができる。
タフェース装置10は、コンピュータ1へ送信するデー
タを一時格納する送信バッファと、コンピュータ1から
受信するデータを一時格納する受信バッファと、をそれ
ぞれデュアルポート送受信メモリ13、15で構成し
た。
ァサイズをダイナミックに設定でき、必要以上に大きな
バッファを用意する必要がなくなるので、USBインタ
フェース装置10の小型化を図ることが可能になる。
ースエンジン12側からのデュアルポート送信メモリ1
3のアドレスは、レジスタの値とカウンタの値の和とし
て与えているが、送信ベースアドレスレジスタ14aの
内容自体をカウントアップさせながら、その値をアドレ
スとしてもよい。
SBインタフェース装置10内に含めた構成としたが、
USBインタフェース装置10の外部にあってもよい。
ンタフェース装置は、送信データの書き込み及び読み込
みをそれぞれのポートに対して行うデュアルポート送信
メモリと、受信データの書き込み及び読み込みをそれぞ
れのポートに対して行うデュアルポート受信メモリとで
データ格納制御を行う構成とした。これにより、バッフ
ァの数及びバッファの大きさを低減できるので、全体の
回路規模を縮小し、USBインタフェース制御を効率よ
く行うことが可能になる。
ある。
る。
る。
す図である。
す図である。
成例を示す図である。
成例を示す図である。
図である。
ーブル、10……USBインタフェース装置、11……
データ送受信コントローラ、12……USBインタフェ
ースエンジン、13……デュアルポート送信メモリ、1
4……送信アドレス設定制御手段、15……デュアルポ
ート受信メモリ、16……受信アドレス設定制御手段。
Claims (6)
- 【請求項1】 コンピュータと周辺機器との間で、US
B規格に準拠したインタフェース制御を行うUSBイン
タフェース装置において、 前記コンピュータと前記周辺機器で通信を行うデータの
送受信制御を行うデータ送受信コントローラと、 前記データのUSBインタフェース制御を行うUSBイ
ンタフェースエンジンと、 前記周辺機器から前記コンピュータへの送信データに対
し、前記データ送受信コントローラから前記送信データ
の書き込みが一方のポートに対して行われ、前記USB
インタフェースエンジンから前記送信データの読み込み
が他方のポートに対して前記データ送受信コントローラ
から指示された送信アドレスにもとづいて行われて、前
記送信データの格納制御を行うデュアルポート送信メモ
リと、 前記送信アドレスをエンドポイント毎に設定制御する送
信アドレス設定制御手段と、 前記コンピュータから前記周辺機器への受信データに対
し、前記データ送受信コントローラから前記受信データ
の読み込みが一方のポートに対して行われ、前記USB
インタフェースエンジンから前記受信データの書き込み
が他方のポートに対して前記データ送受信コントローラ
から指示された受信アドレスにもとづいて行われて、前
記受信データの格納制御を行うデュアルポート受信メモ
リと、 前記受信アドレスを前記エンドポイント毎に設定制御す
る受信アドレス設定制御手段と、 を有することを特徴とするUSBインタフェース装置。 - 【請求項2】 前記デュアルポート送信メモリ及び前記
デュアルポート受信メモリの代わりに、前記データ送受
信コントローラから前記送信データの書き込み及び前記
受信データの読み込みが一方のポートに対して行われ、
前記USBインタフェースエンジンから前記送信データ
の読み込み及び前記受信データの書き込みが他方のポー
トに対して前記データ送受信コントローラから指示され
たアドレスにもとづいて行われて、前記データの格納制
御を行うデュアルポートメモリを設置することを特徴と
する請求項1記載のUSBインタフェース装置。 - 【請求項3】 前記送信アドレス設定制御手段は、前記
送信データを書き込む際の初期アドレスを設定する送信
ベースアドレスレジスタと、前記送信データのサイズを
設定する送信データサイズレジスタと、前記初期アドレ
スから前記サイズの個数分カウントする送信データカウ
ンタと、から構成されることを特徴とする請求項1記載
のUSBインタフェース装置。 - 【請求項4】 前記送信ベースアドレスレジスタ、前記
送信データサイズレジスタ及び前記送信データカウンタ
は、前記エンドポイント毎に設置されることを特徴とす
る請求項3記載のUSBインタフェース装置。 - 【請求項5】 前記受信アドレス設定制御手段は、前記
受信データを書き込む際の初期アドレスを設定する受信
ベースアドレスレジスタと、前記受信データのサイズを
設定する受信データサイズレジスタと、から構成される
ことを特徴とする請求項1記載のUSBインタフェース
装置。 - 【請求項6】 前記受信ベースアドレスレジスタ及び前
記受信データサイズレジスタは、前記エンドポイント毎
に設置されることを特徴とする請求項5記載のUSBイ
ンタフェース装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10136752A JPH11328069A (ja) | 1998-05-19 | 1998-05-19 | Usbインタフェース装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10136752A JPH11328069A (ja) | 1998-05-19 | 1998-05-19 | Usbインタフェース装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11328069A true JPH11328069A (ja) | 1999-11-30 |
Family
ID=15182682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10136752A Pending JPH11328069A (ja) | 1998-05-19 | 1998-05-19 | Usbインタフェース装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11328069A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002189568A (ja) * | 2000-12-21 | 2002-07-05 | Y E Data Inc | 記憶装置内のデータ転送方法 |
KR100407563B1 (ko) * | 2001-06-16 | 2003-12-01 | 삼성전자주식회사 | 유니버셜 시리얼 버스 장치 |
GB2401207A (en) * | 2003-04-30 | 2004-11-03 | Agilent Technologies Inc | Master slave serial bus connection has an intermediate device that interprets the requests and forwards them on by data, clock and address lines. |
US6816929B2 (en) | 2000-06-21 | 2004-11-09 | Nec Electronics Corporation | Data transfer control method and controller for universal serial bus interface |
JP2005527877A (ja) * | 2001-09-28 | 2005-09-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バスシステム及びバスにつなぐためのバスインターフェース |
JP2006244194A (ja) * | 2005-03-04 | 2006-09-14 | Kyocera Mita Corp | Usb制御装置、デバイス制御装置 |
-
1998
- 1998-05-19 JP JP10136752A patent/JPH11328069A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6816929B2 (en) | 2000-06-21 | 2004-11-09 | Nec Electronics Corporation | Data transfer control method and controller for universal serial bus interface |
JP2002189568A (ja) * | 2000-12-21 | 2002-07-05 | Y E Data Inc | 記憶装置内のデータ転送方法 |
KR100407563B1 (ko) * | 2001-06-16 | 2003-12-01 | 삼성전자주식회사 | 유니버셜 시리얼 버스 장치 |
JP2005527877A (ja) * | 2001-09-28 | 2005-09-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | バスシステム及びバスにつなぐためのバスインターフェース |
GB2401207A (en) * | 2003-04-30 | 2004-11-03 | Agilent Technologies Inc | Master slave serial bus connection has an intermediate device that interprets the requests and forwards them on by data, clock and address lines. |
GB2401207B (en) * | 2003-04-30 | 2006-11-22 | Agilent Technologies Inc | Master slave arrangement |
US7290073B2 (en) | 2003-04-30 | 2007-10-30 | Avago Technologies Fiber Ip (Singapore) Pte Ltd | Master slave serial bus apparatus |
JP2006244194A (ja) * | 2005-03-04 | 2006-09-14 | Kyocera Mita Corp | Usb制御装置、デバイス制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6742063B1 (en) | Method and apparatus for efficient transfer of data packets | |
US6631484B1 (en) | System for packet communication where received packet is stored either in a FIFO or in buffer storage based on size of received packet | |
EP0996069B1 (en) | Method of transferring image data using a IEEE 1394 bus | |
EP1775896A1 (en) | Network on chip system employing an Advanced Extensible Interface (AXI) protocol | |
JP2002009849A (ja) | Usb転送制御方法およびusbコントローラ | |
US7191262B2 (en) | High-throughput UART interfaces | |
US11500541B2 (en) | Memory system and controlling method | |
KR100944892B1 (ko) | 버스 시스템 및 버스 인터페이스 | |
EP0772831B1 (en) | Bidirectional parallel signal interface | |
EP1625506B1 (en) | Usb host controller with memory for transfer descriptors | |
US7334061B2 (en) | Burst-capable interface buses for device-to-device communications | |
JP2002544585A (ja) | ホストプロセッサに対して可変幅インタフェースを有するfifoシステム | |
EP1433069A1 (en) | Bus system and bus interface for connection to a bus | |
JPH11328069A (ja) | Usbインタフェース装置 | |
JP2734465B2 (ja) | ネットワーク用入出力装置 | |
US6584512B1 (en) | Communication DMA device for freeing the data bus from the CPU and outputting divided data | |
US6889262B1 (en) | Direct transaction mode for peripheral devices | |
US20040230717A1 (en) | Processing device | |
EP1433070A1 (en) | Bus system and bus interface | |
US8473665B2 (en) | Universal serial bus (USB) transaction translator and a universal serial bus (USB) isochronous-in transaction method | |
KR100487199B1 (ko) | 직접 메모리 접근매체의 데이터 전송 장치 및 방법 | |
JP2002318778A (ja) | データ通信システムとその通信方法 | |
US20050262262A1 (en) | USB host protocol | |
KR20070081981A (ko) | 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치 | |
KR20030044373A (ko) | 기억 장치 직접 접근 인터페이스를 지원하는 범용 직렬버스 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041210 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070409 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070814 |