JP2006244194A - Ｕｓｂ制御装置、デバイス制御装置 - Google Patents

Abstract

【課題】 使用しないエンドポイントに対してＦＩＦＯを割り当てることのないＵＳＢ制御装置、及びデバイス制御装置を提供することを課題とする。
【解決手段】 ＵＳＢ規格のプロトコルに基づいてデータの転送を制御するための、予め定められた数のエンドポイントを実装するＵＳＢ制御装置に、エンドポイントで用いるＦＩＦＯ３５と、各エンドポイントに対する設定として少なくとも各エンドポイントを使用するか否かの情報を記憶するコントロールレジスタ３４と、コントロールレジスタ３４に使用する旨が記憶されているエンドポイントに対してのみＦＩＦＯ３５の容量が割り当てられるように、ＦＩＦＯ３５に対する読み出し及び書き込みを制御するＦＩＦＯコントローラ３３とを備える。
【選択図】 図１

Description

本発明は、ＵＳＢ（ユニバーサル・シリアル・バス）によりホストに接続されたデバイスに備えられ、ＵＳＢによる通信を制御するＵＳＢ制御装置、及びデバイス制御装置に関する。

近年、例えばＰＣ（パーソナルコンピュータ）とその周辺機器（例えばプリンタ等の画像形成装置）との接続を行うためにＵＳＢが広く使用されている。ＵＳＢデバイス（ＵＳＢにより接続可能な前記周辺機器）はホスト（例えばＰＣ）との通信において複数の論値チャネルをサポートすることができるようになっている。この論値チャネルはパイプと呼ばれ、各パイプはデバイス内に規定されるエンドポイントと関連付けられる。ＵＳＢデバイスはそれぞれのエンドポイントにおいてホストからデータを受信し、それぞれ対応のエンドポイントにデータを書き込むことによってホストにデータを送信する。

ＵＳＢデバイスは最大１６個のエンドポイントを保持することができる。ＵＳＢデバイスに多くの機能を持たせるためには複数のエンドポイントを持たせることが望ましい。複数のエンドポイントに対してそれぞれバッファ（ＦＩＦＯ（ファースト・イン・ファースト・アウト：先入れ先出し））を持たせることにより、それぞれのエンドポイントの処理を同時に行うことができるようになり、パフォーマンスを向上できる。

例えば下記特許文献１には、複数の機能を実現するためにエンドポイントを複数サポートするデバイスコントローラにおいて、デバイスコントローラが実装するエンドポイントの数を超える機能を実現したい場合にでも、デバイスコントローラの数を増やすことなく、エンドポイントの切り替えを行うことで、本来デバイスコントローラが実現している機能よりも多くの機能を実現できるデバイスコントローラが開示されている。

また、下記特許文献２には、複数のエンドポイントを実装するＵＳＢデバイスコントローラにおいて、ＦＩＦＯメモリの一部を複数のエンドポイントで共有することで、各エンドポイントに関連付けられたＦＩＦＯ容量を使用状況によって可変にすることでシステムのパフォーマンスを向上することのできるＵＳＢコントローラが開示されている。
特開２００１−２６５７０６号公報 特開２００４−７０４２３号公報

しかしながら、複数のエンドポイントを実装し、それぞれのエンドポイントに対してバッファ（ＦＩＦＯ）を実装するＵＳＢコントローラを設計した場合、そのＵＳＢコントローラを実装したシステムにおいて、ＵＳＢコントローラが持つ機能を全て利用する場合、そのＵＳＢコントローラとして最大の効率で動作を行うことができるが、全ての機能を使用しないシステムで使用する際には、あるエンドポイントに割り当てられたＦＩＦＯは使用されないことになってしまう。

上記特許文献１の技術においては、使用しないエンドポイントがあるか否かに関わらずそのエンドポイントに対する制御が行われる。また、上記特許文献２の技術においては、あるエンドポイントに対して占有のＦＩＦＯを搭載しているため、使用しないエンドポイントが存在する場合には、共通で使用するＦＩＦＯに関しては別のエンドポイントに割り当てることができるが、それ以外のＦＩＦＯに関しては使用されないことになってしまう。

本発明は、上記問題点に鑑みて成されたもので、使用しないエンドポイントに対してＦＩＦＯを割り当てることのないＵＳＢ制御装置、及びデバイス制御装置を提供することを目的とする。

請求項１に係るＵＳＢ制御装置は、ユニバーサル・シリアル・バス規格のプロトコルに基づいてデータの転送を制御するための、予め定められた数のエンドポイントを実装するＵＳＢ制御装置において、前記エンドポイントで用いる先入れ先出しのバッファリング手段と、前記各エンドポイントに対する設定として少なくとも各エンドポイントを使用するか否かの情報を記憶する設定記憶手段と、前記設定記憶手段に使用すると記憶されているエンドポイントに対してのみ前記バッファリング手段の容量が割り当てられるように、前記バッファリング手段に対する読み出し及び書き込みを制御するＦＩＦＯ制御手段とを備えるものである。

この構成によれば、ＦＩＦＯ制御手段により、設定記憶手段に記憶されている各エンドポイントが使用されるか否かの情報が読み出され、使用されると記憶されているエンドポイントのみにバッファリング手段が割り当てられてバッファリング手段に対する読み出し及び書き込みが制御される。

請求項２に係るＵＳＢ制御手段は、請求項１に記載のＵＳＢ制御装置であって、前記設定記憶手段は、前記各エンドポイントに対する設定として少なくとも各エンドポイントに割り当てる前記バッファリング手段の容量を記憶し、前記ＦＩＦＯ制御手段は、前記設定記憶手段に記憶されている前記バッファリング手段の容量が各エンドポイントに割り当てられるように、前記バッファリング手段に対する読み出し及び書き込みを制御するものである。

この構成によれば、ＦＩＦＯ制御手段により、設定記憶手段に記憶されている各エンドポイントに割り当てるバッファリング手段の容量が読み出され、読み出された容量のバッファリング手段が各エンドポイントに割り当てられてバッファリング手段に対する読み出し及び書き込みが制御される。

請求項３に係るＵＳＢ制御装置は、請求項１又は２に記載のＵＳＢ制御装置であって、前記設定記憶手段は、前記エンドポイントに対する設定として更に、各エンドポイントを用いたデータ転送における、パケットサイズ、データ転送方向、及びユニバーサル・シリアル・バス規格で定められた転送タイプを記憶するものである。

この構成によれば、ＦＩＦＯ制御手段は、設定記憶手段から各エンドポイントのデータ転送パケットサイズ、データ転送方向、及び転送タイプを読み出し、各エンドポイントにおけるデータ転送制御を、データ転送パケットサイズ、データ転送方向、及び転送タイプに合わせて行う。

請求項４に係るデバイス制御装置は、外部装置とデータ転送を行うデバイスに備えられ、請求項１〜３のいずれかに記載のＵＳＢ制御装置と、前記ＵＳＢ制御装置の前記設定記憶手段に前記各エンドポイントに対する設定を書き込む設定手段と、前記外部装置と当該装置との間で転送されるデータを記憶するデータ記憶手段と、前記外部装置と前記データ記憶手段との間でのデータ転送を制御するデータ転送制御手段とを備えるものである。

請求項１に記載の発明によれば、使用しないエンドポイントに対してＦＩＦＯが割り当てられることがないので、使用するエンドポイントに対してより多くのＦＩＦＯを割り当てることができ、より効率よくデータ転送を行うことができる。

請求項２に記載の発明によれば、各エンドポイントに対して使用するＦＩＦＯの容量を設定することができるので、使用するエンドポイントや大容量の転送を行うエンドポイントに対してより多くのＦＩＦＯを割り当てることができ、更に効率よくデータ転送を行うことができる。

請求項３に記載の発明によれば、転送パケットサイズ、データ転送方向、及び転送タイプに則ったデータ転送を行うことができる。また、前記バッファリング手段のサイズをデータ転送パケットサイズの倍数とすることで、データ転送パケットを格納した際に余ってしまう領域が発生することなく、バッファリング手段を効率よく使用できる。

請求項４に記載の発明によれば、請求項１〜３のいずれかの効果を奏するデバイス制御装置を提供することができる。

以下、本発明に係る実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係るＵＳＢコントローラ（ＵＳＢ制御装置）３及びデバイスコントローラ（デバイス制御装置）２の機能構成を示すブロック図である。ＰＣ４にＵＳＢで接続された複合機１は、デバイスコントローラ２を備え、デバイスコントローラ２はＵＳＢコントローラ３を備える。複合機１は、プリンタ、ファクシミリ、スキャナ等の機能を備える複写機で、ＰＣ４をホストとして動作する。ＵＳＢコントローラ３は、デバイスコントローラ２とＰＣ４との間でＵＳＢのプロトコルに従ってデータ転送を行うように制御するものである。デバイスコントローラ２は、複合機１の動作全体を制御するものである。

まず、ＵＳＢコントローラ３の構成を説明する。ＵＳＢコントローラ３は、トランシーバ３１、ＳＩＥ（シリアル・インタフェース・エンジン）３２、ＦＩＦＯコントローラ３３、コントロールレジスタ３４、ＦＩＦＯ３５、及びバスセレクタ３６を備える。

トランシーバ３１は、ＵＳＢバスとの電気的なインタフェースをなすものである。ＦＩＦＯ３５は、先入れ先出しのデータバッファである。ＳＩＥ３２は、高速のシリアルデータの送受信を実行するもので、通常専用ハードウェアで実現される。ＦＩＦＯ３５は、例えばＲＡＭ（ランダム・アクセス・メモリ）等により構成される。ＦＩＦＯ３５は、ＦＩＦＯコントローラ３３及びバスセレクタ３６とそれぞれ最大エンドポイント数分の接続（データバス）を備える。

バスセレクタ３６は、バスセレクタ３６とコントロールレジスタ３４及びＦＩＦＯ３５との間で接続される複数の経路（データバス）のいずれかを選択的に、ＵＳＢコントローラ３とデバイスコントローラ２の他の部分とを接続するバス２１に接続するものである。

コントロールレジスタ３４は、当該ＵＳＢコントローラ３が使用することのできる全エンドポイントに対する設定を記憶するものである。図２は、コントロールレジスタ３４に設定された各エンドポイントに関する記憶内容の一例を示す図である。コントロールレジスタ３４は、上記設定として、各エンドポイントに関して、例えばエンドポイントに割り当てるＦＩＦＯ３５の容量、データ転送パケットサイズ、データ転送方向、及び転送タイプを記憶する。ここで、データ転送方向は、ホスト（ＰＣ４）からデバイス（複合機１）への転送と、デバイスからホストへの転送とのいずれの方向の転送であるかを示す情報で、例えばホストからデバイスへの転送を「ＯＵＴ」、デバイスからホストへの転送を「ＩＮ」で表す。転送タイプは、ＵＳＢ規格において予め定められた転送の種類で、コントロール転送、バルク転送、インタラプト転送、及びアイソクロナス転送がある。これらの転送はそれぞれ異なる特徴（例えば大容量転送に適している）を有し、転送の用途（例えば大容量転送）により使い分けられる。使用しないエンドポイントには、ＦＩＦＯ容量に「０」を設定する。

図１に戻って、ＦＩＦＯコントローラ３３は、コントロールレジスタ３４に記憶されている各エンドポイントの設定を読み出し、この設定に基づいて各エンドポイントのＦＩＦＯ３５とＰＣ４又はメモリ２３との間の転送を制御する。具体的には、ＦＩＦＯコントローラ３３は、上記設定のＦＩＦＯ容量が各エンドポイントに割り当てられるようにＦＩＦＯ３５を分割し、各エンドポイントがそれぞれに分割された部分を使用するようにデータの書き込み、読み出しを制御する。ＦＩＦＯコントローラ３３は、コントロールレジスタ３４に設定された転送タイプに従ったプロトコルで、上記設定の転送方向に、上記設定のパケットサイズのパケットを用いて転送が行われるように制御する。

図３は、ＦＩＦＯ３５の分割の一例を示す図である。この図は、１２８Ｂｙｔｅのメモリを３つのエンドポイントで分割した例、すなわち、ＥＰ（エンドポイント）０に６４Ｂｙｔｅ、ＥＰ１に３２Ｂｙｔｅ、ＥＰ２に８Ｂｙｔｅを割り当てた場合の分割イメージを示したものである。ＦＩＦＯ３５に用いられるメモリは、エンドポイントとして最小の所定分割メモリサイズ、例えば８Ｂｙｔｅのメモリブロックに予め分割されている。このうち、メモリブロック０〜７のセレクト信号をＥＰ０のセレクト信号と内部で接続することによりメモリブロック０〜７をＥＰ０に割り当てる。そして、ＥＰ０のメモリアドレス０〜７をメモリブロック０〜７に割り当てる。これにより、ＥＰ０のメモリアドレスがメモリブロック０〜７に対応付けられる。

同様に、ＥＰ１に対しては、メモリブロック８〜１１のセレクト信号をＥＰ１のセレクト信号と内部で接続し、ＥＰ１のメモリアドレス０〜３をメモリブロック８〜１１に割り当てる。また、ＥＰ２に対しては、メモリブロック１２のセレクト信号をＥＰ２のセレクト信号と内部で接続し、ＥＰ２のメモリアドレス０をメモリブロック１２に割り当てる。

また、メモリブロック１３〜１５は使用しないので、メモリブロック１３〜１５のセレクト信号は常にネゲートされるように設定する。

ＦＩＦＯコントローラ３３は、コントロールレジスタ３４に設定された全エンドポイントのＦＩＦＯ容量の合計が、ＦＩＦＯ３５の容量を超える場合には、コントロールレジスタ設定部２２１に対してエラーを送信する。ＦＩＦＯコントローラ３３は、コントロールレジスタ３４に設定された全エンドポイントのＦＩＦＯ容量の合計が、ＦＩＦＯ３５の容量を下回る場合には、余ったメモリブロックのセレクト信号をネゲートし、どのエンドポイントとも関連付けられないようにする。

次に、デバイスコントローラ２の構成を説明する。デバイスコントローラ２は、ＵＳＢコントローラ３、制御部２２、メモリ２３、ＤＭＡＣ（ダイレクト・メモリ・アクセス・コントローラ）及びそれらを接続するバス２１を備える。

制御部２２は、デバイスコントローラ全体を制御するもので、プログラムを実行するＣＰＵ（中央処理装置）、ＣＰＵで実行するプログラムを記憶するＲＯＭ（リード・オンリー・メモリ）、一時的な記憶領域として使用するＲＡＭ（ランダム・アクセス・メモリ）等から構成される。制御部２２は、本発明に係る機能構成として特に、コントロールレジスタ設定部２２１及びデータ転送制御部２２２を備える。

コントロールレジスタ設定部２２１は、コントロールレジスタ３４に各エンドポイントの設定を書き込むものである。コントロールレジスタ設定部２２１は、当該デバイスコントローラ２の備えられるデバイス（例えば複合機１）に応じて予め上記設定内容を例えばプログラムにより記憶しておく。

データ転送制御部２２２は、ＦＩＦＯ３５とメモリ２３との間におけるデータの転送を制御するものである。データ転送制御部２２２は、ＰＣ４にデータを送信する場合には、転送するデータをメモリ２３に書き込み、ＤＭＡによりメモリ２３からＦＩＦＯ内の適切なエンドポイントの領域に書き込まれるように制御する。

メモリ２３は、データを書き込むもので、例えばＲＡＭ（ランダム・アクセス・メモリ）により構成される。ＤＭＡＣ２４は、ＤＭＡ転送を制御するものである。

複合機１のデバイスコントローラ２以外の構成は、本発明とは直接関係ないので説明を省略する。

次に、ＵＳＢコントローラ３を用いたデータ転送の処理の流れを説明する。図４は、ＵＳＢデバイスコントローラ３を用いたデータ転送の処理の流れを示すフローチャートである。

ステップＳ１では、コントロールレジスタ設定部２２１は、コントロールレジスタ３４に各エンドポイントに対する設定（図２参照）を書き込む。ステップＳ２では、ＦＩＦＯコントローラ３３は、コントロールレジスタ３４に記憶された各エンドポイントの設定を読み出し、各エンドポイントの転送制御の設定として、各エンドポイントに対する論理的なＦＩＦＯ３５の分割設定、転送方向の設定、パケットサイズの設定、転送タイプによる転送プロトコルの設定を行う。

ステップＳ３では、ＦＩＦＯコントローラ３３は、ＰＣ４からパケットを受信したか否かをチェックし、受信した場合（ステップＳ３でＹＥＳ）には、ステップＳ４へ進む。ステップＳ４では、ＦＩＦＯコントローラ３３は、受信したパケットを、ＰＣ４の指示するエンドポイントのＦＩＦＯ３５に書き込む。エンドポイントへのパケットの書き込みは、当該データ転送に対する一連の全パケットを受信し書き込まれるまで繰り返される。

ステップＳ５では、ＦＩＦＯコントローラ３３は、ＤＭＡＣ２４に対しＤＭＡＲＥＱ（ＤＭＡリクエスト）信号を送信する。ステップＳ６では、ＤＭＡＣ２４は、調停回路（図示省略）にバス２１の使用要求を送信してバス２１の使用権を獲得する。ステップＳ７では、ＤＭＡＣ２４は、ＤＭＡＡＣＫ（ＤＭＡアックナレッジ）信号をＦＩＦＯコントローラ３３に送信する。

ステップＳ８では、ＦＩＦＯコントローラ３３は、ステップＳ４でデータが書き込まれたエンドポイントのＦＩＦＯ３５からデータをバス２１に出力する。ステップＳ９では、ＤＭＡＣ２４は、バス２１からデータを読み取りラッチし、メモリ２３に書き込む。このＤＭＡによるデータ転送は、全データの転送が完了するまで繰り返される。

ステップＳ３において、パケットを受信しなかった場合（ステップＳ３でＮＯ）には、ステップＳ１０へ進む。ステップＳ１０では、データ転送制御部２２２は、デバイス（複合機１）がＰＣ４に対するデータ転送を行うか異なか否かをチェックし、データ転送を行わない場合（ステップＳ１０でＮＯ）には、ステップＳ３へ戻る。データ転送を行う場合（ステップＳ１０でＹＥＳ）には、ステップＳ１１へ進む。

ステップＳ１１では、データ転送制御部２２２は、ＦＩＦＯコントローラ３３に、ホスト（ＰＣ４）へのデータ転送を行う旨、及びこのデータ転送に使用するエンドポイント（ＦＩＦＯ３５）の指示を送信する。ステップＳ１２では、ＦＩＦＯコントローラ３３は、ＤＭＡＣ２４に対しＤＭＡＲＥＱ（ＤＭＡリクエスト）信号を送信する。

ステップＳ１３では、ＤＭＡＣ２４は、調停回路（図示省略）にバス２１の使用要求を送信してバス２１の使用権を獲得する。ステップＳ１４では、ＤＭＡＣ２４は、転送するデータをメモリから読み出し、ＦＩＦＯコントローラ３３に送信する。ステップＳ１５では、ＦＩＦＯコントローラ３３は、バス２１からデータを読み取りラッチし、このデータ転送に使用するエンドポイントのＦＩＦＯ３５に書き込む。

ステップＳ１６では、ＤＭＡＣ２４は、ＤＭＡＡＣＫ（ＤＭＡアックナレッジ）信号をＦＩＦＯコントローラ３３に送信する。このＤＭＡによるエンドポイントへのデータの書き込みは、全データの書き込みが完了するまで繰り返される。ステップＳ１７では、ＳＩＥ３２は、ＰＣ４から送信要求を受信した場合に、上記エンドポイントのＦＩＦＯ３５からパケットを読み出し、ＰＣ４に送信する。

このように本実施形態においては、初期設定としてコントロールレジスタ設定部２２１によりコントロールレジスタ３４に設定された各エンドポイントが使用するＦＩＦＯ容量に応じて、ＦＩＦＯコントローラ３３がＦＩＦＯ３５の容量を各エンドポイントに振り分けてＦＩＦＯ３５を使用したため、使用しないエンドポイントに対してＦＩＦＯが割り当てられることがなく、また、大容量の転送を行うエンドポイントに対してより多くのＦＩＦＯを割り当てることができるので、より効率よくデータ転送を行うことができる。

なお、本発明は、上記実施形態のものに限定されるものではなく、以下に述べる態様を採用することができる。上記実施形態においては、ＦＩＦＯ３５とメモリ２３との間のデータ転送にＤＭＡ転送を用いたが、他の転送方法を用いてもよく、例えばＰＩＯ（Programmed Input/Output）転送を用いて行ってもよい。また、上記実施形態で説明したのとは異なる方式のＤＭＡ転送を用いてもよい。

上記実施形態においては、各エンドポイントが使用するＦＩＦＯの容量をコントロールレジスタ３４に設定するようにしたが、これは例えば容量の割合であってもよい。この場合には、ＦＩＦＯコントローラ３３が上記割合から各エンドポイントの使用するＦＩＦＯ３５の容量をＦＩＦＯ３５の全体容量から算出し、この容量を各エンドポイントに振り分けて使用する。

また、各エンドポイントが使用するＦＩＦＯ容量を、そのエンドポイントが使用するパケットサイズの倍数に設定するとよい。このようにすると、ＦＩＦＯ３５にパケットが満杯に書き込まれた場合に余る領域がなく、ＦＩＦＯ３５の領域を無駄なく使用することができる。

本発明の一実施形態における複合機の機能構成を示すブロック図である。 本発明の一実施形態におけるＵＳＢコントローラが備えるコントロールレジスタの設定内容の一例を示す図である。 本発明の一実施形態におけるＵＳＢコントローラが備えるＦＩＦＯの領域を各エンドポイントへ割り振るイメージを示す図である。 本発明の一実施形態におけるＵＳＢを用いたデータ転送制御の処理の流れを示すフローチャートである。

符号の説明

２ デバイスコントローラ（デバイス制御装置）
２２１ コントロールレジスタ設定部（設定手段）
２２２ データ転送制御部（データ転送制御手段）
２３ メモリ（データ記憶手段）
３ ＵＳＢコントローラ（ＵＳＢ制御装置）
３３ ＦＩＦＯコントローラ（ＦＩＦＯ制御手段）
３４ コントロールレジスタ（設定記憶手段）
３５ ＦＩＦＯ（バッファリング手段）
４ ＰＣ（外部装置）

Claims (4)

1. ユニバーサル・シリアル・バス規格のプロトコルに基づいてデータの転送を制御するための、予め定められた数のエンドポイントを実装するＵＳＢ制御装置において、
   前記エンドポイントで用いる先入れ先出しのバッファリング手段と、
   前記各エンドポイントに対する設定として少なくとも各エンドポイントを使用するか否かの情報を記憶する設定記憶手段と、
   前記設定記憶手段に使用すると記憶されているエンドポイントに対してのみ前記バッファリング手段の容量が割り当てられるように、前記バッファリング手段に対する読み出し及び書き込みを制御するＦＩＦＯ制御手段と
   を備えるＵＳＢ制御装置。
2. 前記設定記憶手段は、前記各エンドポイントに対する設定として少なくとも各エンドポイントに割り当てる前記バッファリング手段の容量を記憶し、
   前記ＦＩＦＯ制御手段は、前記設定記憶手段に記憶されている前記バッファリング手段の容量が各エンドポイントに割り当てられるように、前記バッファリング手段に対する読み出し及び書き込みを制御する請求項１に記載のＵＳＢ制御装置。
3. 前記設定記憶手段は、前記エンドポイントに対する設定として更に、各エンドポイントを用いたデータ転送における、パケットサイズ、データ転送方向、及びユニバーサル・シリアル・バス規格で定められた転送タイプを記憶する請求項１又は２に記載のＵＳＢ制御装置。
4. 外部装置とデータ転送を行うデバイスに備えられ、
   請求項１〜３のいずれかに記載のＵＳＢ制御装置と、
   前記ＵＳＢ制御装置の前記設定記憶手段に前記各エンドポイントに対する設定を書き込む設定手段と、
   前記外部装置と当該装置との間で転送されるデータを記憶するデータ記憶手段と、
   前記外部装置と前記データ記憶手段との間でのデータ転送を制御するデータ転送制御手段と
   を備えるデバイス制御装置。

Images