JP2008287717A - 仮想レーン資源を割り当てるための方法及びコンピュータ・システム - Google Patents
仮想レーン資源を割り当てるための方法及びコンピュータ・システム Download PDFInfo
- Publication number
- JP2008287717A JP2008287717A JP2008125760A JP2008125760A JP2008287717A JP 2008287717 A JP2008287717 A JP 2008287717A JP 2008125760 A JP2008125760 A JP 2008125760A JP 2008125760 A JP2008125760 A JP 2008125760A JP 2008287717 A JP2008287717 A JP 2008287717A
- Authority
- JP
- Japan
- Prior art keywords
- bridges
- virtual lane
- virtual
- computer system
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】
このシステム及び方法は、未使用中の仮想レーンからバッファ空間を取り、当該未使用中のバッファ空間を使用中の仮想レーンに再割り当てする。例えば、4つの仮想レーンをサポートする実施形態において、2つの仮想レーンだけが使用されている場合、このシステム及び方法は、使用中の2つの仮想レーンによる使用のために他の未使用中の2つの仮想レーンからのバッファ空間を再割り当てする。
【選択図】 図6
Description
(1) VL0=512、 VL1=1536、
(2) VL0=1536、 VL1=512
(3) VL0=1024、 VL1=1024
110 プロセッサ・ノード
112 入出力(IO)ドロワー
120 プロセッサ
122 メモリ及び
124 ハブ
140 ブリッジ
150 アーキテクチャ・ポート
152 アーキテクチャ・ポート
160 ファームウェア
162 仮想レーン資源を再割り当てするためのシステム
Claims (18)
- ハブ及び複数のブリッジを有するコンピュータ・システムにおいて仮想レーン資源を割り当てるための方法であって、
前記コンピュータ・システムにおいて利用可能なブリッジを識別するステップを含み、
前記利用可能なブリッジの各々が複数の仮想レーンを含み、前記複数の仮想レーンの各々がそれぞれの仮想レーン資源を含み、前記複数の仮想レーンが割り当て済みの仮想レーン及び未割り当て済みの仮想レーンを含み、
前記未割り当て済みの仮想レーンからの仮想レーン資源を前記割り当て済みの仮想レーンに再割り当てするステップをさらに含む、方法。 - 前記複数のブリッジの各々ごとにデータ・フローの方向を決定するステップをさらに含み、
前記再割り当てするステップが、前記データ・フローの方向を考慮に入れる、請求項1に記載の方法。 - 仮想レーン資源の粒度を決定するステップをさらに含み、
前記再割り当てするステップが、前記仮想レーン資源の粒度を考慮に入れる、請求項1に記載の方法。 - 前記複数のブリッジの各々が入力ポート及び出力ポートを含み、
前記再割り当てするステップが、ポートが入力ポート又は出力ポートの何れであるかを考慮に入れる、請求項1に記載の方法。 - 前記複数のブリッジがループ構成及びストリング構成のうち少なくとも1つの形態で構成され、
前記再割り当てするステップが、前記複数のブリッジが前記ループ構成又は前記ストリング構成のうち何れの形態で構成されているかを考慮に入れる、請求項1に記載の方法。 - 前記ハブ及び前記複数のブリッジがリンクを介して結合され、
前記リンクが、InfiniBand プロトコル及び PCI Express プロトコルのうち少なくとも1つに準拠する、請求項1に記載の方法。 - コンピュータ・システムであって、
プロセッサと、
前記プロセッサに結合されたハブと、
前記プロセッサに結合された複数のブリッジと、
前記プロセッサによって実行可能な命令から成るコンピュータ・プログラム・コードを記録したコンピュータ使用可能媒体とを備え、
前記命令が、
前記複数のブリッジを識別する動作を実行するように構成され、
前記複数のブリッジの各々が複数の仮想レーンを含み、前記複数の仮想レーンの各々がそれぞれの仮想レーン資源を含み、前記複数の仮想レーンが割り当て済みの仮想レーン及び未割り当て済みの仮想レーンを含み、
前記命令が、
前記未割り当て済みの仮想レーンからの仮想レーン資源を前記割り当て済みの仮想レーンに再割り当てする動作を実行するようにさらに構成されている、コンピュータ・システム。 - 前記命令が、
前記複数のブリッジの各々ごとにデータ・フローの方向を決定する動作を実行するようにさらに構成され、
前記再割り当てする動作が、前記データ・フローの方向を考慮に入れる、請求項7に記載のコンピュータ・システム。 - 前記命令が、
仮想レーン資源の粒度を決定する動作を実行するようにさらに構成され、
前記再割り当てする動作が、前記仮想レーン資源の粒度を考慮に入れる、請求項7に記載のコンピュータ・システム。 - 前記複数のブリッジの各々が入力ポート及び出力ポートを含み、
前記再割り当てする動作が、ポートが入力ポート又は出力ポートの何れであるかを考慮に入れる、請求項7に記載のコンピュータ・システム。 - 前記複数のブリッジがループ構成及びストリング構成のうち少なくとも1つの形態で構成され、
前記再割り当てする動作が、前記複数のブリッジが前記ループ構成又は前記ストリング構成のうち何れの形態で構成されているかを考慮に入れる、請求項7に記載のコンピュータ・システム。 - 前記ハブ及び前記複数のブリッジがリンクを介して結合され、
前記リンクが、InfiniBand プロトコル及び PCI Express プロトコルのうち少なくとも1つに準拠する、請求項7に記載のコンピュータ・システム。 - コンピュータ・システムであって、
プロセッサと、
前記プロセッサに結合されたハブと、
前記プロセッサに結合された複数のブリッジと、
仮想レーン資源を再割り当てするためのシステムとを備え、
前記仮想レーン資源を再割り当てするためのシステムが、
前記複数のブリッジを識別するためのモジュールを有し、
前記複数のブリッジの各々が複数の仮想レーンを含み、前記複数の仮想レーンの各々がそれぞれの仮想レーン資源を含み、前記複数の仮想レーンが割り当て済みの仮想レーン及び未割り当て済みの仮想レーンを含み、
前記仮想レーン資源を再割り当てするためのシステムが、
前記未割り当て済みの仮想レーンからの仮想レーン資源を前記割り当て済みの仮想レーンに再割り当てするためのモジュールをさらに有する、コンピュータ・システム。 - 前記仮想レーン資源を再割り当てするためのシステムが、
前記複数のブリッジの各々ごとにデータ・フローの方向を決定するためのモジュールをさらに有し、
前記再割り当てするためのモジュールが、前記データ・フローの方向を考慮に入れる、請求項13に記載のコンピュータ・システム。 - 前記仮想レーン資源を再割り当てするためのシステムが、
仮想レーン資源の粒度を決定するためのモジュールをさらに有し、
前記再割り当てするためのモジュールが、前記仮想レーン資源の粒度を考慮に入れる、請求項13に記載のコンピュータ・システム。 - 前記複数のブリッジの各々が入力ポート及び出力ポートを含み、
前記再割り当てするためのモジュールが、ポートが入力ポート又は出力ポートの何れであるかを考慮に入れる、請求項13に記載のコンピュータ・システム。 - 前記複数のブリッジがループ構成及びストリング構成のうち少なくとも1つの形態で構成され、
前記再割り当てするためのモジュールが、前記複数のブリッジが前記ループ構成又は前記ストリング構成のうち何れの形態で構成されているかを考慮に入れる、請求項13に記載のコンピュータ・システム。 - 前記ハブ及び前記複数のブリッジがリンクを介して結合され、
前記リンクが、InfiniBand プロトコル及び PCI Express プロトコルのうち少なくとも1つに準拠する、請求項13に記載のコンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/751,116 US8270295B2 (en) | 2007-05-21 | 2007-05-21 | Reassigning virtual lane buffer allocation during initialization to maximize IO performance |
US11/751116 | 2007-05-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008287717A true JP2008287717A (ja) | 2008-11-27 |
JP5336764B2 JP5336764B2 (ja) | 2013-11-06 |
Family
ID=40072285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008125760A Expired - Fee Related JP5336764B2 (ja) | 2007-05-21 | 2008-05-13 | 仮想レーン資源を割り当てるための方法及びコンピュータ・システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8270295B2 (ja) |
JP (1) | JP5336764B2 (ja) |
TW (1) | TWI447677B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044569A (ja) * | 2008-08-12 | 2010-02-25 | Ricoh Co Ltd | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 |
JP2013542493A (ja) * | 2010-09-14 | 2013-11-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 複数のメモリチャネルを有するコンピューティングシステムにおけるメモリバッファの割り当て |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102112969A (zh) * | 2008-06-01 | 2011-06-29 | 惠普开发有限公司 | Pci express链路中的队列共享和重配置 |
US8644140B2 (en) * | 2009-09-09 | 2014-02-04 | Mellanox Technologies Ltd. | Data switch with shared port buffers |
US8699491B2 (en) | 2011-07-25 | 2014-04-15 | Mellanox Technologies Ltd. | Network element with shared buffers |
US9582440B2 (en) | 2013-02-10 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based low-latency arbitration with data transfer |
US8989011B2 (en) | 2013-03-14 | 2015-03-24 | Mellanox Technologies Ltd. | Communication over multiple virtual lanes using a shared buffer |
US9641465B1 (en) | 2013-08-22 | 2017-05-02 | Mellanox Technologies, Ltd | Packet switch with reduced latency |
US9548960B2 (en) | 2013-10-06 | 2017-01-17 | Mellanox Technologies Ltd. | Simplified packet routing |
US9385962B2 (en) | 2013-12-20 | 2016-07-05 | Intel Corporation | Method and system for flexible credit exchange within high performance fabrics |
US9325641B2 (en) | 2014-03-13 | 2016-04-26 | Mellanox Technologies Ltd. | Buffering schemes for communication over long haul links |
US9584429B2 (en) | 2014-07-21 | 2017-02-28 | Mellanox Technologies Ltd. | Credit based flow control for long-haul links |
WO2019017952A1 (en) | 2017-07-20 | 2019-01-24 | Hewlett-Packard Development Company, L.P. | INPUT / OUTPUT PORT CONFIGURATIONS USING MULTIPLEXERS |
US10951549B2 (en) | 2019-03-07 | 2021-03-16 | Mellanox Technologies Tlv Ltd. | Reusing switch ports for external buffer network |
US11558316B2 (en) | 2021-02-15 | 2023-01-17 | Mellanox Technologies, Ltd. | Zero-copy buffering of traffic of long-haul links |
US11973696B2 (en) | 2022-01-31 | 2024-04-30 | Mellanox Technologies, Ltd. | Allocation of shared reserve memory to queues in a network device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239343A (ja) * | 1988-07-29 | 1990-02-08 | Fujitsu Ltd | 送受信バッファリング制御方式 |
JP2006195871A (ja) * | 2005-01-17 | 2006-07-27 | Ricoh Co Ltd | 通信装置、電子機器、及び画像形成装置 |
JP2006244194A (ja) * | 2005-03-04 | 2006-09-14 | Kyocera Mita Corp | Usb制御装置、デバイス制御装置 |
JP2008287718A (ja) * | 2007-05-21 | 2008-11-27 | Internatl Business Mach Corp <Ibm> | 仮想レーン資源を動的に再割当てするシステムおよび方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5546557A (en) | 1993-06-14 | 1996-08-13 | International Business Machines Corporation | System for storing and managing plural logical volumes in each of several physical volumes including automatically creating logical volumes in peripheral data storage subsystem |
FR2818843B1 (fr) * | 2000-12-21 | 2005-05-06 | Eads Airbus Sa | Dispositif et procede de controle de flux dans un reseau commute |
US7150021B1 (en) | 2001-10-12 | 2006-12-12 | Palau Acquisition Corporation (Delaware) | Method and system to allocate resources within an interconnect device according to a resource allocation table |
US6715055B1 (en) | 2001-10-15 | 2004-03-30 | Advanced Micro Devices, Inc. | Apparatus and method for allocating buffer space |
US7047374B2 (en) * | 2002-02-25 | 2006-05-16 | Intel Corporation | Memory read/write reordering |
US7209478B2 (en) * | 2002-05-31 | 2007-04-24 | Palau Acquisition Corporation (Delaware) | Apparatus and methods for dynamic reallocation of virtual lane buffer space in an infiniband switch |
US6904507B2 (en) | 2002-09-30 | 2005-06-07 | Agilent Technologies, Inc. | Buffer management architecture and method for an infiniband subnetwork |
US7188198B2 (en) * | 2003-09-11 | 2007-03-06 | International Business Machines Corporation | Method for implementing dynamic virtual lane buffer reconfiguration |
US7356648B2 (en) * | 2003-10-02 | 2008-04-08 | International Business Machines Corporation | Shared buffer having hardware controlled buffer regions |
US7564789B2 (en) * | 2004-02-05 | 2009-07-21 | Qlogic, Corporation | Method and system for reducing deadlock in fibre channel fabrics using virtual lanes |
US7315456B2 (en) * | 2005-08-29 | 2008-01-01 | Hewlett-Packard Development Company, L.P. | Configurable IO subsystem |
CN1960527A (zh) | 2005-11-04 | 2007-05-09 | 华为技术有限公司 | 一种调整共同体内通信资源的方法 |
US10069711B2 (en) * | 2006-06-30 | 2018-09-04 | Intel Corporation | System and method for link based computing system having automatically adjustable bandwidth and corresponding power consumption |
-
2007
- 2007-05-21 US US11/751,116 patent/US8270295B2/en not_active Expired - Fee Related
-
2008
- 2008-05-09 TW TW097117307A patent/TWI447677B/zh not_active IP Right Cessation
- 2008-05-13 JP JP2008125760A patent/JP5336764B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0239343A (ja) * | 1988-07-29 | 1990-02-08 | Fujitsu Ltd | 送受信バッファリング制御方式 |
JP2006195871A (ja) * | 2005-01-17 | 2006-07-27 | Ricoh Co Ltd | 通信装置、電子機器、及び画像形成装置 |
JP2006244194A (ja) * | 2005-03-04 | 2006-09-14 | Kyocera Mita Corp | Usb制御装置、デバイス制御装置 |
JP2008287718A (ja) * | 2007-05-21 | 2008-11-27 | Internatl Business Mach Corp <Ibm> | 仮想レーン資源を動的に再割当てするシステムおよび方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010044569A (ja) * | 2008-08-12 | 2010-02-25 | Ricoh Co Ltd | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 |
JP2013542493A (ja) * | 2010-09-14 | 2013-11-21 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 複数のメモリチャネルを有するコンピューティングシステムにおけるメモリバッファの割り当て |
US10795837B2 (en) | 2010-09-14 | 2020-10-06 | Advanced Micro Devices, Inc. | Allocation of memory buffers in computing system with multiple memory channels |
Also Published As
Publication number | Publication date |
---|---|
TWI447677B (zh) | 2014-08-01 |
JP5336764B2 (ja) | 2013-11-06 |
US8270295B2 (en) | 2012-09-18 |
TW200910275A (en) | 2009-03-01 |
US20080291824A1 (en) | 2008-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5336764B2 (ja) | 仮想レーン資源を割り当てるための方法及びコンピュータ・システム | |
JP5160300B2 (ja) | 仮想レーン資源を動的に再割当てするシステムおよび方法 | |
US20240168823A1 (en) | Computer cluster arrangement for processing a computation task and method for operation thereof | |
CN107995129B (zh) | 一种nfv报文转发方法和装置 | |
EP3283974B1 (en) | Systems and methods for executing software threads using soft processors | |
US20180349196A1 (en) | Implementing a Service Using Plural Acceleration Components | |
US9792154B2 (en) | Data processing system having a hardware acceleration plane and a software plane | |
US8108467B2 (en) | Load balanced data processing performed on an application message transmitted between compute nodes of a parallel computer | |
US9154451B2 (en) | Systems and methods for sharing devices in a virtualization environment | |
US20130151750A1 (en) | Multi-root input output virtualization aware switch | |
US7797445B2 (en) | Dynamic network link selection for transmitting a message between compute nodes of a parallel computer | |
US20160203024A1 (en) | Apparatus and method for allocating resources of distributed data processing system in consideration of virtualization platform | |
US20070053350A1 (en) | Buffering data packets according to multiple flow control schemes | |
CN110659239A (zh) | 在多通路链路中动态地协商不对称链路宽度 | |
JP5669851B2 (ja) | 論理的にパーティション化されたシステムにおいてパーティション間の効率的なコミュニケーションを行うための装置、方法、及びコンピュータ・プログラム | |
US10007625B2 (en) | Resource allocation by virtual channel management and bus multiplexing | |
US11449456B2 (en) | System and method for scheduling sharable PCIe endpoint devices | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
US20170154000A1 (en) | Dynamic Re-Allocation of Computer Bus Lanes | |
US20110296434A1 (en) | Techniques for Dynamically Sharing a Fabric to Facilitate Off-Chip Communication for Multiple On-Chip Units |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130325 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130802 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |