JP2010044569A - 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 - Google Patents
情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 Download PDFInfo
- Publication number
- JP2010044569A JP2010044569A JP2008207945A JP2008207945A JP2010044569A JP 2010044569 A JP2010044569 A JP 2010044569A JP 2008207945 A JP2008207945 A JP 2008207945A JP 2008207945 A JP2008207945 A JP 2008207945A JP 2010044569 A JP2010044569 A JP 2010044569A
- Authority
- JP
- Japan
- Prior art keywords
- information transfer
- information
- buffer area
- buffer
- transfer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Information Transfer Systems (AREA)
Abstract
【解決手段】仮想通信バスを実現する情報転送回路100であって、シリアル通信バスを介して接続された対向装置に含まれるVC用バッファの数を対向バッファ数として認識するVC確立部122と、認識された対向バッファ数が情報転送回路100に含まれるVC用バッファの数よりも少ない場合、情報転送回路100に含まれるVC用バッファのうち対向バッファ数と同数のVC用バッファを仮想通信バスのために使用する使用バッファ領域として決定する使用バッファ認識部123と、余分バッファ領域を使用バッファ領域を拡張するための領域として割り当てるVCバッファ管理部124とを有することを特徴とする。
【選択図】図3
Description
実施の形態1.
本実施形態においては、仮想通信バスを実現する情報転送回路を含む画像処理装置1を例として説明する。本実施形態に係る画像処理装置1は、スキャナ、プリンタ及び複写機としての機能を有する複合機として構成される。
実施の形態1においては、実装の容易化のため、VC0には、未使用バッファを割り当てない態様を説明した。しかしながら、転送速度の向上のためには、VC0にも未使用バッファを割り当てることが好ましい。本実施形態においては、VC0にも未使用バッファを割り当てる例に付いて説明する。尚、実施の形態1と同様の符号を付す構成については、同一または相当部を示し、説明を省略する。
実施の形態2においては、ネゴシエーション処理が完了した後、図10において説明したようなリセットを実行することにより、VCへの未使用バッファの割り当てを可能とする例を説明した。この場合、上述したようなリセットを実行するための新たな構成が必要となる。従って、実装のためには回路の変更が必要となる。本実施形態においては、VC0への未使用バッファの割り当てをより容易に実現する方法を説明する。尚、実施の形態1、2と同様の符号を付す構成については、同一または相当部を示し説明を省略する。
10 CPU
20 RAM
21〜27 VC用バッファ
30 エンジン
40 HDD
50 ROM
60 NVRAM
70 I/F
80 LCD
90 操作部
100 情報転送回路
101 コントローラ
102 トランザクション層制御部
103 データリンク層制御部
104 物理層制御部
105 接続部
120 VCコントローラ
121 情報転送制御部
122 VC確立部
123 使用バッファ認識部
124 VCバッファ管理部
125 信号分配・混合器
200 VGA
201 コントローラ
202 トランザクション層制御部
203 データリンク層制御部
204 物理層制御部
205 接続部
Claims (16)
- 一の物理的なシリアル通信バスを複数の仮想通信用バッファ領域が共用することにより仮想的に独立した複数の情報通信バスである仮想通信バスを実現する情報転送回路であって、
前記シリアル通信バスを介して接続された対向装置に含まれる仮想通信用バッファ領域の数を対向バッファ数として認識する対向バッファ数認識部と、
前記認識された対向バッファ数が前記情報転送回路に含まれる仮想通信用バッファ領域の数よりも少ない場合、前記情報転送回路に含まれる仮想通信用バッファ領域のうち前記対向バッファ数と同数の仮想通信用バッファ領域を前記仮想通信バスのために使用する使用バッファ領域として決定する使用バッファ決定部と、
前記情報転送回路に含まれる仮想通信用バッファ領域のうち前記使用バッファ領域以外の余分バッファ領域を、前記情報転送回路が情報転送を実行する際に用いる情報転送バッファ領域を拡張するための領域として割り当てる余分バッファ領域割り当て部とを有することを特徴とする、情報転送回路。 - 前記余分バッファ領域割り当て部は、前記使用バッファ領域を拡張するための領域として前記余分バッファ領域を割り当てることを特徴とする、請求項1に記載の情報転送回路。
- 前記情報転送回路に含まれる複数の仮想通信用バッファ領域は、前記対向装置に含まれる複数の仮想通信用バッファ領域とのネゴシエーション処理において夫々の仮想通信用バッファ領域毎にネゴシエーション処理が実行され、
前記余分バッファ領域割り当て部は、前記情報転送回路に含まれる複数の仮想通信用バッファ領域のうち、最初にネゴシエーション処理が実行される仮想通信用バッファ領域以外の仮想通信用バッファ領域を拡張する領域として、前記余分バッファ領域を割り当てることを特徴とする、請求項2に記載の情報転送回路。 - 前記情報転送回路に含まれる複数の仮想通信用バッファ領域と前記対向装置に含まれる複数の仮想通信用バッファ領域とのネゴシエーション処理を実行するネゴシエーション処理部を更に有し、
前記ネゴシエーション処理部は、前記情報転送回路に含まれる仮想通信用バッファ領域に関する情報を含むネゴシエーション情報を送信することにより前記ネゴシエーション処理を実行し、
前記ネゴシエーション情報は、前記情報転送回路に含まれる仮想通信用バッファ領域の数の情報を含むことを特徴とする、請求項2に記載の情報転送回路。 - 前記情報転送回路に含まれる複数の仮想通信用バッファ領域は、前記対向装置に含まれる複数の仮想通信用バッファ領域とのネゴシエーション処理において夫々の仮想通信用バッファ領域毎にネゴシエーション処理が実行され、
前記情報転送回路に含まれる複数の仮想通信用バッファ領域のうち、最初にネゴシエーション処理が実行される仮想通信用バッファ領域を前記ネゴシエーション処理の後に初期化するバッファ領域初期化部を更に有し、
前記余分バッファ領域割り当て部は、前記使用バッファ領域として用いられる前記仮想通信用バッファ領域のうち前記ネゴシエーション処理が最初に実行される仮想通信用バッファ領域を含む仮想通信用バッファ領域を拡張する領域として、前記余分バッファ領域を割り当てることを特徴とする、請求項2に記載の情報転送回路。 - 前記余分バッファ領域割り当て部は、前記情報転送回路が情報転送を実行する際のリトライに用いられるバッファ領域を拡張する領域として前記余分バッファ領域を割り当てることを特徴とする、請求項1乃至5いずれか1項に記載の情報転送回路。
- 前記余分バッファ領域割り当て部は、前記余分バッファ領域と前記情報転送バッファ領域とを関連付ける情報を生成することにより、前記情報転送バッファ領域を拡張するための領域として前記余分バッファ領域を割り当てることを特徴とする、請求項1乃至6いずれか1項に記載の情報転送回路。
- 前記余分バッファ領域割り当て部は、前記情報転送バッファ領域と前記余分バッファ領域との接続を切り換えることにより、前記情報転送バッファ領域を拡張するための領域として前記余分バッファ領域を割り当てることを特徴とする、請求項1乃至6いずれか1項に記載の情報転送回路。
- 前記情報転送回路が前記対向装置との間で情報転送をする際の情報の方式に関する情報を記憶している方式情報記憶部と、
前記余分バッファ割り当て部による前記余分バッファ領域の割り当て結果に応じて前記方式情報記憶部に記憶されている情報を更新する方式情報更新部とを更に有することを特徴とする、請求項1乃至8いずれか1項に記載の情報転送回路。 - 前記方式情報は、1つのパケットに含めることができる情報容量に関する容量情報を含み、
前記方式情報更新部は、前記容量情報を更新することを特徴とする請求項9に記載の情報転送回路。 - 前記余分バッファ領域割り当て部は、前記余分バッファ領域割り当て部は、前記使用バッファ領域若しくは前記情報転送回路が情報転送を実行する際のリトライに用いられるリトライバッファ領域の少なくとも一方を拡張する領域として前記余分バッファ領域を割り当て、
前記方式情報更新部は、前記余分バッファ領域割り当て部が前記使用バッファ領域及び前記リトライバッファ領域の両方を拡張する領域として前記余分バッファ領域を割り当てた場合に、前記1つのパケットに含めることができる情報容量を増やすように前記容量情報を更新することを特徴とする、請求項10に記載の情報転送回路。 - 前記余分バッファ領域割り当て部は、前記情報転送回路による情報転送の実行に応じて前記余分バッファ領域を動的に割り当てることを特徴とする、請求項1乃至11いずれか1項に記載の情報転送回路。
- 請求項1乃至12いずれか1項に記載の情報転送回路を含むことを特徴とする、情報処理装置。
- 一の物理的なシリアル通信バスを複数の仮想通信用バッファ領域が共用することにより仮想的に独立した複数の情報通信バスである仮想通信バスを実現する情報転送回路の制御方法であって、
前記シリアル通信バスを介して接続された対向装置に含まれる仮想通信用バッファ領域の数を対向バッファ数として認識し、
前記認識された対向バッファ数が前記情報転送回路に含まれる仮想通信用バッファ領域の数よりも少ない場合、前記情報転送回路に含まれる仮想通信用バッファ領域のうち前記対向バッファ数と同数の仮想通信用バッファ領域を前記仮想通信バスのために使用する使用バッファ領域として決定し、
前記情報転送回路に含まれる仮想通信用バッファ領域のうち前記使用バッファ領域以外の余分バッファ領域を、前記情報転送回路が情報転送を実行する際に用いる情報転送バッファ領域を拡張するための領域として割り当てることを特徴とする、情報転送回路の制御方法。 - 請求項14に記載の情報転送回路の制御方法を情報処理装置に実行させることを特徴とする、制御プログラム。
- 請求項15に記載の制御プログラムを情報処理装置が読み取り可能な形式で記録したことを特徴とする、記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207945A JP5085463B2 (ja) | 2008-08-12 | 2008-08-12 | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207945A JP5085463B2 (ja) | 2008-08-12 | 2008-08-12 | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010044569A true JP2010044569A (ja) | 2010-02-25 |
JP5085463B2 JP5085463B2 (ja) | 2012-11-28 |
Family
ID=42015908
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207945A Expired - Fee Related JP5085463B2 (ja) | 2008-08-12 | 2008-08-12 | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5085463B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017511529A (ja) * | 2014-03-20 | 2017-04-20 | インテル コーポレイション | リンクインタフェースの使用されていないハードウェアの電力消費を制御するための方法、装置及びシステム |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202977A (ja) * | 1993-01-06 | 1994-07-22 | Hitachi Ltd | インタフェース装置 |
JPH09167133A (ja) * | 1995-12-18 | 1997-06-24 | Canon Inc | 通信装置及び電子機器及びそれらの制御方法。 |
JP2004362459A (ja) * | 2003-06-06 | 2004-12-24 | Nec Corp | ネットワーク情報記録装置 |
JP2006195871A (ja) * | 2005-01-17 | 2006-07-27 | Ricoh Co Ltd | 通信装置、電子機器、及び画像形成装置 |
JP2008287717A (ja) * | 2007-05-21 | 2008-11-27 | Internatl Business Mach Corp <Ibm> | 仮想レーン資源を割り当てるための方法及びコンピュータ・システム |
-
2008
- 2008-08-12 JP JP2008207945A patent/JP5085463B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06202977A (ja) * | 1993-01-06 | 1994-07-22 | Hitachi Ltd | インタフェース装置 |
JPH09167133A (ja) * | 1995-12-18 | 1997-06-24 | Canon Inc | 通信装置及び電子機器及びそれらの制御方法。 |
JP2004362459A (ja) * | 2003-06-06 | 2004-12-24 | Nec Corp | ネットワーク情報記録装置 |
JP2006195871A (ja) * | 2005-01-17 | 2006-07-27 | Ricoh Co Ltd | 通信装置、電子機器、及び画像形成装置 |
JP2008287717A (ja) * | 2007-05-21 | 2008-11-27 | Internatl Business Mach Corp <Ibm> | 仮想レーン資源を割り当てるための方法及びコンピュータ・システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017511529A (ja) * | 2014-03-20 | 2017-04-20 | インテル コーポレイション | リンクインタフェースの使用されていないハードウェアの電力消費を制御するための方法、装置及びシステム |
EP3120216A4 (en) * | 2014-03-20 | 2017-11-29 | Intel Corporation | A method, apparatus, and system for controlling power consumption of unused hardware of a link interface |
Also Published As
Publication number | Publication date |
---|---|
JP5085463B2 (ja) | 2012-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2889780B1 (en) | Data processing system and data processing method | |
US9274940B2 (en) | Method and apparatus for allocating memory space with write-combine attribute | |
JP6475256B2 (ja) | コンピュータ、制御デバイス及びデータ処理方法 | |
JP5280135B2 (ja) | データ転送装置 | |
CN108984465B (zh) | 一种消息传输方法及设备 | |
US8001296B2 (en) | USB controller and buffer memory control method | |
JP2006189937A (ja) | 受信装置、送受信装置、受信方法及び送受信方法 | |
JP2004157966A (ja) | エンドポイント・メモリ制御方法、エンドポイント・メモリ制御装置、usb装置および記憶媒体 | |
KR20190032527A (ko) | 어드레스를 압축하기 위한 방법 및 장치 | |
US9015380B2 (en) | Exchanging message data in a distributed computer system | |
CN104731635A (zh) | 一种虚拟机访问控制方法,及虚拟机访问控制系统 | |
US20070168583A1 (en) | Endpoint control apparatus and method thereof | |
CN113498595B (zh) | 一种基于PCIe的数据传输方法及装置 | |
US11966585B2 (en) | Storage device and storage system | |
CN114238184B (zh) | 一种多功能dma的传输方法、装置及存储介质 | |
EP4084422A1 (en) | Pcie-based data transmission method, apparatus, and system | |
CN117033275B (zh) | 加速卡间的dma方法、装置、加速卡、加速平台及介质 | |
JP5085463B2 (ja) | 情報転送回路、情報処理装置、情報転送回路の制御方法、制御プログラム及び記録媒体 | |
KR101197294B1 (ko) | QoS 및 전송 효율 개선을 위한 SoC 기반 시스템 네트워크에서의 인터페이스 장치의 통신방법 | |
EP4086778A1 (en) | Pcie-based data transmission method, apparatus and system | |
JP2006293929A (ja) | データ伝送装置 | |
KR20180023543A (ko) | 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법 | |
TWI235921B (en) | System and method for effectively performing physical direct memory access operations | |
CN100382056C (zh) | 在基于链路的计算系统内的输入/输出配置消息发送 | |
JP2009088622A (ja) | バッファメモリを有するパケット転送装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110708 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120807 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120905 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5085463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150914 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |