JP2002288115A

JP2002288115A - Ｕｓｂコントローラ

Info

Publication number: JP2002288115A
Application number: JP2001090237A
Authority: JP
Inventors: Sunao Nakabachi; 直中鉢
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2001-03-27
Filing date: 2001-03-27
Publication date: 2002-10-04

Abstract

(57)【要約】【課題】１チャンネルのＤＭＡ要求チャンネルを複数
のエンドポイントで共有するＵＳＢコントローラを提供
する。【解決手段】ＤＭＡ要求チャンネルを共有するエンド
ポイント間で、ＤＭＡの優先順位をつける。例えば、優
先順位の低いエンドポイントからＤＭＡ要求をするreq
を出力後、ローカルバスに接続されているＤＭＡコント
ローラからのＤＭＡ要求の受け入れを示すack が入力さ
れる前に、優先順位が高いエンドポイントのＦＩＦＯに
データが入力する場合、req 出力を変化させて、優先順
位の低いエンドポイントからのＤＭＡ要求を中止し、優
先順位の高いエンドポイントからのreq に切り換える
か、優先順位の低いエンドポイントからのＤＭＡ要求が
終了後に優先順位の高いエンドポイントからのreq を出
力するか、のいずれか一方を設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＵＳＢインタフェ
ースを有するＰＣ周辺機器を接続するＵＳＢコントロー
ラに関する。

【０００２】

【従来の技術】近年、ＰＣと周辺機器とを接続するイン
ターフェースとしてＵＳＢ(UniversalSerial Bus)が使
用されている。ＵＳＢにおいてはＰＣが１つしか存在し
ないホストとなり、当該ホストの下に複数のデバイスが
ツリー状に接続される。デバイスのＵＳＢコントローラ
は、それぞれ固有のアドレスを持つ。そのデータ転送
は、ホストがＵＳＢコントローラに対して転送要求を出
力し、ＵＳＢコントローラがそれに応答する形で進めら
れる。

【０００３】ＵＳＢコントローラは、通常ＦＩＦＯメモ
リ(First In First Out Memory) からなり、ホストに対
してデータを送信する、または、ホストからのデータ受
信するエンドポイントを複数もつ。その数は規格によっ
て決められている。そして、デバイスのＵＳＢコントロ
ーラのローカルバスに接続される機器は、エンドポイン
トのＦＩＦＯメモリに対してアクセスすることになる。

【０００４】ところで、エンドポイントとローカルバス
に接続されるターゲットの機器のメモリとの間でまとま
った量のデータを効率よく送るために、両者間のデータ
転送にＤＭＡ(Direct Memory Access)転送を行う場合が
ある。例えば、ＵＳＢコントローラＭＬ６０８５１Ｃが
あげられる。

【０００５】ここで、ＭＬ６０８５１Ｃにおいてはエン
ドポイントの数が４つと少ないこともあって、ＤＭＡ要
求チャンネルをサポートするエンドポイントは固定であ
る。これに対し、ＵＳＢ１．１の規格においてはエンド
ポイントの数を最大１５までサポートしているので、エ
ンドポイントを増やした場合にはＵＳＢコントローラＭ
Ｌ６０８５２のようにＵＳＢコントローラ内部のレジス
タに設定した値によりＤＭＡ転送を行うエンドポイント
を切り換えることになる。

【０００６】

【発明が解決しようとする課題】しかしながら、これま
では１つのＤＭＡ要求チャンネルに対して１つのエンド
ポイントを割り当てるため、複数のエンドポイントとタ
ーゲットとの間でＤＭＡ転送を行いたい場合は複数のＤ
ＭＡ要求チャンネルを必要としていたが、ローカルバス
のＤＭＡチャンネルには限りがあるという問題があっ
た。

【０００７】本発明は、上記問題点に鑑みなされたもの
であり、１チャンネルのＤＭＡ要求チャンネルを複数の
エンドポイントで共有するＵＳＢコントローラを提供す
ることを目的とする。

【０００８】また、ＤＭＡ要求チャンネルを共有するエ
ンドポイント間でＤＭＡ要求を発生させる優先順位をつ
けることが出来、ＵＳＢバスおよびローカルバスからそ
の優先順位、シーケンスを変更可能とした高機能で汎用
性のあるＵＳＢコントローラを提供することを目的とす
る。

【０００９】さらに、ＵＳＢコントローラについて各々
のエンドポイントのステータス（各種設定、エンドポイ
ントのＦＩＦＯメモリ内にあるパケットとデータの情
報）に応じてエンドポイント間でＤＭＡ要求の優先順位
を決定することで、エンドポイント内のデータの状況を
反映する、従来よりも高性能なＵＳＢコントローラを提
供することを目的とする。

【００１０】

【課題を解決するための手段】かかる目的を達成するた
めに、請求項１記載の発明は、１つのＤＭＡ要求チャン
ネルを複数のエンドポイントで共有することを特徴とす
る。

【００１１】請求項２記載の発明は、請求項１記載の発
明において、ＤＭＡ要求チャンネルを共有するエンドポ
イント間で、ＤＭＡ要求の優先順位をつけることを特徴
とする。

【００１２】請求項３記載の発明は、請求項１または２
記載の発明において、ＤＭＡ要求チャンネルを共有する
エンドポイントを変更可能とすることを特徴とする。

【００１３】請求項４記載の発明は、請求項２記載の発
明において、ＤＭＡ要求チャンネルを共有するエンドポ
イントの優先順位を変更可能とすることを特徴とする。

【００１４】請求項５記載の発明は、請求項４記載の発
明において、優先順位の低いエンドポイントからＤＭＡ
要求をするreq を出力後、ローカルバスに接続されてい
るＤＭＡコントローラからのＤＭＡ要求の受け入れを示
すack が入力される前に、優先順位が高いエンドポイン
トのＦＩＦＯメモリにデータが入力する場合、req 出力
を変化させて、優先順位の低いエンドポイントからのＤ
ＭＡ要求を中止し、優先順位の高いエンドポイントから
のreq に切り換えるか、優先順位の低いエンドポイント
からのＤＭＡ要求が終了後に優先順位の高いエンドポイ
ントからのreqを出力するか、のいずれか一方を設定す
ることを特徴とする。

【００１５】請求項６記載の発明は、請求項４記載の発
明において、優先順位の低いエンドポイントのＤＭＡ転
送が実行中に、ローカルバスの優先順位が高いエンドポ
イントのＦＩＦＯにデータが入力する場合、優先順位の
低いエンドポイントのＤＭＡ転送を中止し、優先順位の
高いエンドポイントからのreq に切り換えるか、優先順
位の低いエンドポイントのＤＭＡ転送が終了後に優先順
位の高いエンドポイントからのreq を出力するか、のい
ずれか一方を設定することを特徴とする。

【００１６】請求項７記載の発明は、請求項４から６の
いずれか１項に記載の発明において、ＤＭＡ要求チャン
ネルを共有する複数のエンドポイント、ＤＭＡ要求の優
先順位、優先順位の高いエンドポイントからのreq 出力
時に、優先順位の低いエンドポイントから既にreq が出
力されていた場合のシーケンスの切り換えを、ＵＳＢホ
ストからＵＳＢバスを介して設定することを特徴とす
る。

【００１７】請求項８記載の発明は、請求項４から６の
いずれか１項に記載の発明において、ＤＭＡ要求チャン
ネルを共有する複数のエンドポイント、ＤＭＡ要求の優
先順位、優先順位の高いエンドポイントからのreq 出力
時に、優先順位の低いエンドポイントから既にreq が出
力されていた場合のシーケンスの切り換えを、ローカル
バスから設定することを特徴とする。

【００１８】請求項９記載の発明は、請求項２から４の
いずれか１項に記載の発明において、ＤＭＡ要求チャン
ネルを共有するエンドポイントの優先順位を、共有する
各エンドポイントのステータスに応じて決定することを
特徴とする。

【００１９】請求項１０記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリのサイ
ズを基に、ＤＭＡ要求の優先順位を決定することを特徴
とする。

【００２０】請求項１１記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリ内にあ
るトータルのデータの大きさを基に、ＤＭＡ要求の優先
順位を決定することを特徴とする。

【００２１】請求項１２記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリ内にあ
るトータルのデータの大きさと、エンドポイント毎に設
定するスレッショホールド値との関係を基に、ＤＭＡ要
求の優先順位を決定することを特徴とする。

【００２２】請求項１３記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリにある
トータルのデータのＦＩＦＯサイズに対して占める割合
を基に、ＤＭＡ要求の優先順位を決定することを特徴と
する。

【００２３】請求項１４記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリにある
トータルのデータのＦＩＦＯサイズに対して占める割合
と、エンドポイント毎に設定するスレッショホールド値
との関係を基に、ＤＭＡ要求の優先順位を決定すること
を特徴とする。

【００２４】請求項１５記載の発明は、請求項９記載の
発明において、エンドポイントのＦＩＦＯメモリにある
パケットの数を基に、ＤＭＡ要求の優先順位を決定する
ことを特徴とする。

【００２５】請求項１６記載の発明は、請求項９記載の
発明において、ＯＵＴエンドポイントのＦＩＦＯメモリ
内のパケットであり、現在読み出し対象となっているパ
ケットの大きさを基に、ＤＭＡ要求の優先順位を決定す
ることを特徴とする。

【００２６】請求項１７記載の発明は、請求項９記載の
発明において、ＩＮエンドポイントのＦＩＦＯメモリに
ユーザ回路から書き込むパケットの大きさを先に設定
し、設定した値の大きさを基に、ＤＭＡ要求の優先順位
を決定することを特徴とする。

【００２７】請求項１８記載の発明は、請求項９記載の
発明において、エンドポイントがＵＳＢホストとの間の
送受信を行う際のパケットサイズの最大値を基に、ＤＭ
Ａ要求の優先順位を決定することを特徴とする。

【００２８】請求項１９記載の発明は、請求項９記載の
発明において、エンドポイントのステータスを少なくと
も２つ以上組み合わせて、ＤＭＡ要求の優先順位を決定
することを特徴とする。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面を参照しながら詳細に説明する。

【００３０】図１は、本発明の実施の形態におけるＵＳ
Ｂバスの接続概念図である。本実施の形態のＵＳＢバス
は、ルートＨＵＢ機能をもつＵＳＢホスト１と、ＨＵＢ
２ａ、２ｂと、デバイス３ａ〜３ｄとが接続される。こ
のように、ＵＳＢにおいては１つのホスト１の下に複数
のＨＵＢ２ａ、２ｂまたはデバイス３ａ〜３ｄがツリー
状に接続される。例えば、規格（ＵＳＢ１．１）はＨＵ
Ｂが５段、ＵＳＢコントローラが１２７台まで接続可能
である。また、デバイス３は、図６に示すようにＵＳＢ
コントローラ２１、ターゲット機器２２から構成され
る。

【００３１】図２は、本発明の実施の形態におけるＵＳ
Ｂコントローラの構成を示すブロック図である。図２に
おいて、ＵＳＢトランシーバ１１は、図中には示されな
いＵＳＢホスト１との間でＵＳＢプロトコルに従ってデ
ータの送受信を行う。シリアル入力エンジン１２は、Ｕ
ＳＢホスト１に次に述べるエンドポイント群１３からＵ
ＳＢホスト１に送信するデータをＵＳＢプロトコルに従
うように変換する。また、ＵＳＢホスト１から受信した
データをエンドポイント群１３でバッファリングするよ
うに変換する。

【００３２】エンドポイント群１３は、ローカルバスか
ら受信し、ＵＳＢホスト１へ送信するデータをバッファ
リングする。また、ＵＳＢホスト１から受信しローカル
バスに送信するデータをバッファリングする。アービタ
１４は、複数のエンドポイントからのＤＭＡ要求の調停
を行う。ＤＭＡコントローラ１５は、ローカルバスの先
に接続された図中に示されないユーザ回路との間でＤＭ
Ａ転送の制御を行う。

【００３３】Ｉ／Ｏコントローラ１６は、図中には示さ
れないユーザ回路との間でＤＭＡ転送以外の制御を行
う。ローカルバスインターフェース１７は、ＵＳＢコン
トローラ２１の内部信号をローカルバスに接続する。レ
ジスタ１８は、ＵＳＢコントローラ内部モジュールの各
種設定を行うレジスタである。

【００３４】ここで、エンドポイント群１３は、通常Ｆ
ＩＦＯからなるデータバッファである複数のエンドポイ
ント１３０、１３１、１３２、・・・、１３ｎと、エンド
ポイントの各種制御を行うエンドポイントコントローラ
１３ｃとからなる。エンドポイントの数は、規格（ＵＳ
Ｂ１．１) では最大１５まで認められている。このうち
ひとつは、デバイス３の初期化と基本情報のやりとりに
使用される双方向のコントロールエンドポイントであ
る。それを除いては単一の転送方向（ＵＳＢホスト１に
対して出力または入力）である。転送方向、用途、番号
は、ユーザが自由に設定出来る。また、図中には示さな
いがこの他に各モジュールにＣＬＫを供給するＣＬＫモ
ジュールを内蔵する場合がある。

【００３５】図２に示すＵＳＢコントローラの動作を説
明する。ＵＳＢでは、コントロール転送、バルク転送、
インタラプト転送、およびアイソクロナス転送の４つの
データ転送のモードがある。コントロール転送は、エン
ドポイント０を使ってデバイス３の初期化や各種情報の
授受に使用する。バルク転送は、転送周期を問わず、プ
リンタのデータのようにまとまった量のデータを転送す
る。インタラプト転送は、マウス、キーボードのステー
タスを送るような定周期で少量のデータを送る。アイソ
クロナス転送は、音声データなどリアルタイムのデータ
を送るときにデータの正当性を保証しない代わりにバン
ド幅を保証する。

【００３６】そして、これら全てのモードのデータ転送
は全てＵＳＢホスト１が制御する。また、ＵＳＢコント
ローラ２１において、データの転送はパケットという単
位で行われる。パケットには転送方向やセットアップ情
報を送るトークンパケット、実際のデータであるデータ
パケット、データ転送結果（成功・失敗）を送るハンド
シェイクパケットの種類がある。

【００３７】ＵＳＢホスト１がＵＳＢコントローラ２１
にデータを送信するときは、最初にＵＳＢホスト１から
ＵＳＢコントローラ２１へのデータ送信を意味するトー
クンパケットが送られ、引き続いてデータパケットが送
られる。

【００３８】図２において、ＵＳＢホスト１から送られ
たパケットは、ＵＳＢトランシーバ１１により受信さ
れ、シリアルデータに変換されてシリアル入力エンジン
１２に出力される。シリアル入力エンジン１２は、ＵＳ
Ｂトランシーバ１１から入力し、シリアルデータに変換
されたパケットの種類を判別する。それがＵＳＢホスト
１からＵＳＢコントローラ２１へのデータ送信を意味す
るトークンパケットであるときは、エンドポイントコン
トローラ１３ｃに対してデータ受信の準備の指示を行
う。

【００３９】そして、次にデータ・パケットが送られて
くると、エンドポイント群１３の送信対象のエンドポイ
ントでバッファリングするように変換し出力する。エン
ドポイント群１３の送信対象のエンドポイントでは、Ｕ
ＳＢホストから送られたデータが入力すると、そのエン
ドポイントがＤＭＡ転送をするように設定されている場
合は、アービタ１４、ＤＭＡコントローラ１５、バスイ
ンターフェース１７、およびローカルバス経由でＤＭＡ
要求信号を図示しないユーザ回路に送る。

【００４０】ＤＭＡ転送をするように設定されていない
場合は、Ｉ／Ｏコントローラ１６、バスインターフェー
ス１７、およびローカルバス経由で割込み信号を図示し
ないユーザ回路に送る。ユーザ回路は、ＤＭＡ要求信
号、割込み信号を受け取ると、それぞれのプロトコルで
エンドポイントに入ったデータをＵＳＢコントローラ２
１から読み込む。

【００４１】なお、データパケットの受信終了後、アイ
ソクロナス転送を除く転送では、シリアル入力エンジン
１２は、データパケットの最後部の受信後エンドポイン
トコントローラ１２ｃに対してデータ受信の成功・失敗
を問い合わせた後、その結果を示すハンドシェイクパケ
ットをＵＳＢトランシーバ１１に送る。ＵＳＢトランシ
ーバ１１は、ＵＳＢホスト１にハンドシェイクパケット
を送ってデータ送信の結果を送る。

【００４２】一方、ＵＳＢホスト１がＵＳＢコントロー
ラ２１のデータを受信するときは、最初にＵＳＢコント
ローラ２１からＵＳＢホスト１へのデータ送信を意味す
るトークンパケットが送られる。図２において、ＵＳＢ
ホスト１から送られたパケットは、ＵＳＢトランシーバ
１１で受信され、シリアルデータに変換されてシリアル
入力エンジン１２に出力される。シリアル入力エンジン
１２は、ＵＳＢトランシーバから入力しシリアルデータ
に変換されたパケットの種類を判別する。

【００４３】それが、ＵＳＢコントローラ２１からＵＳ
Ｂホスト１へのデータ送信を意味するトークンパケット
であるときは、エンドポイントコントローラ１３ｃに対
して送信の指示を行う。エンドポイントコントローラ１
３ｃは、データ送信を要求されたエンドポイントからシ
リアル入力エンジン１２にデータを出力するよう動作さ
せる。もし、データ送信を要求されたエンドポイントが
データを送れない状態の場合は、データ送信不能の状態
を示す信号をシリアル入力エンジン１２に送る。

【００４４】シリアル入力エンジン１２は、エンドポイ
ントからデータが入力したときは、それをデータパケッ
トに変換して、また、データ送信不能の状態を示す信号
が入力したときは、その意味のハンドシェイクパケット
に変換してＵＳＢトランシーバ１１に出力する。そし
て、ＵＳＢトランシーバ１１は、入力したパケットをＵ
ＳＢホスト１に送信する。

【００４５】なお、アイソクロナス転送を除く転送で
は、エンドポイントのデータを全て送信した後、ＵＳＢ
ホスト１からデータ受信成功を示すハンドシェイクパケ
ットがＵＳＢコントローラ２１に送られる。

【００４６】一方、エンドポイント群１３のホスト１に
対してデータを送信したエンドポイントは、データ送信
後そのエンドポイントがＤＭＡ転送をするように設定さ
れている場合はアービタ１４、ＤＭＡコントローラ１
５、バスインターフェース１７、およびローカルバス経
由でＤＭＡ要求信号を図示しないユーザ回路に送る。

【００４７】ＤＭＡ転送をするように設定されていない
場合は、Ｉ／Ｏコントローラ１６、バスインターフェー
ス１７、およびローカルバス経由で割込み信号を図示し
ないユーザ回路に送る。ユーザ回路は、ＤＭＡ要求信
号、割込み信号を受け取ると、それぞれのプロトコルで
エンドポイントに対してデータを書き込む。

【００４８】図３は、本発明の実施の形態におけるＵＳ
Ｂコントローラのエンドポイント群とアービタとＤＭＡ
コントローラとの間でＤＭＡ転送を行う場合に少なくと
も必要な制御信号線の接続を示すブロック図である。図
３において、エンドポイント群１３のエンドポイント１
３１とアービタ１４との間には、エンドポイント１３１
から出力されるＤＭＡ要求をするreq(Reqest信号) ＿ep
1 、アービタ１４がＤＭＡ要求の受け入れを示すack(Ac
knowledge 信号) ＿ep1 の２つ信号線が接続される。エ
ンドポイント１３２とアービタ１４との間には、エンド
ポイント１３２から出力されるＤＭＡ要求をするreq ＿
ep2 、アービタ１４がＤＭＡ要求の受け入れを示すack
＿ep2 の２つの信号線が接続される。

【００４９】そして、アービタ１４とＤＭＡコントロー
ラ１５との間にはアービタ１４から出力されるＤＭＡ要
求をするreq 、ＤＭＡコントローラ１５がＤＭＡ要求の
受け入れを示すack の２つの信号線が接続される。

【００５０】さらに図３には図示しないが、アービタ１
４にはレジスタ１８からエンドポイント１３１とエンド
ポイント１３２との優先順位を示す信号と、それぞれの
エンドポイントとユーザとの間のＤＭＡ転送の向きを示
す信号が入力される。

【００５１】ここで、アービタ１４とレジスタ１８の間
に、レジスタ１８から出力され要求の優先順位を決定す
る為に必要なエンドポイント１３１、１３２の複数のス
テータス（各種設定、エンドポイントのＦＩＦＯメモリ
内にあるパケットとデータの情報）信号が接続される構
成でもよい。

【００５２】図４は、本発明の実施の形態におけるアー
ビタの第１の動作例を示すフローチャートである。エン
ドポイント１３１からreq ＿ep1 で、またはエンドポイ
ント１３２からreq ＿ep2 でアービタ１４に対してＤＭ
Ａ要求が発行されると、アービタ１４は、先ず既存のre
q があるか否かを調べる（ステップＳ１１）。

【００５３】ここで既存のreq が無い場合（ステップＳ
１１／ＮＯ）、アービタ１４は、ＤＭＡコントローラ１
５にreq を発行し、ＤＭＡコントローラ１５は、バスイ
ンターフェース１７、ローカルバス経由でＤＭＡ要求信
号を図示しないユーザ回路に送る（ステップＳ５１）。
そして、ユーザ回路からの要求受け入れack を待つ（ス
テップＳ５２）。アービタ１４は、ローカルバス、バス
インターフェース１７経由でＤＭＡコントローラ１５か
らack が入力すると、ＤＭＡ要求が発行されたエンドポ
イントに対して、ＤＭＡ転送を実行する（ステップＳ５
３）。即ち、それがエンドポイント１３１の場合はack
＿ep1 で、それがエンドポイント１３２の場合はack ＿
ep2 でＤＭＡ要求の受け入れをエンドポイントに示して
ＤＭＡ転送を実行する。

【００５４】そして、データエンドまたは優先順位の高
い新たなreq が発生するまで（ステップＳ５４／Ｎ
Ｏ）、ＤＭＡ転送を実行し（ステップＳ５３）、データ
エンドまたは優先順位の高い新たなreq が発生すると
（ステップＳ５４）、ＤＭＡ転送を終了する。

【００５５】一方、ステップＳ１１において、既存のre
q がある場合は（ステップＳ１１／ＹＥＳ）、既存のre
q と新req との優先順位を比較する（ステップＳ２
１）。既存のreq の方が優先順位が高い場合は（ステッ
プＳ２１／ＮＯ）、既存req の終了を待つ（ステップＳ
２２）。既存req 終了後に先に延べたステップＳ５１以
降のステップの動作を行う。

【００５６】ステップＳ２１において、新req の方が優
先順位が高い場合は（ステップＳ２１／ＹＥＳ）、既存
req のＤＭＡ転送が実行中か否かを調べる（ステップＳ
３１）。既存req が実行中でない場合は（ステップＳ３
１／ＮＯ）、既存req のack待ちを中止する（ステップ
Ｓ３３）。中止後、先に延べたステップＳ５１以降のス
テップの動作を行う。ステップＳ３１において、既存re
q が実行中の場合は（ステップＳ３１／ＹＥＳ）、既存
req のＤＭＡ転送を途中で中止する（ステップＳ４
２）。中止後、先に延べたステップＳ５１以降のステッ
プの動作を行う。

【００５７】図５は、本発明の実施の形態におけるアー
ビタ１４の第２の動作例を示すフローチャートである。
図５のフローチャートが図４のフローチャートと異なる
点は以下の２点である。

【００５８】１つは、ステップＳ３１において、既存re
q のＤＭＡ転送が実行中かを調べ、ＤＭＡ転送実行中で
ない場合に（ステップＳ３１／ＮＯ）、既存req のack
待ちに対しての割込みを行うか否かを調べる（ステップ
Ｓ３２）点である。割込みを行うか否かは、通常レジス
タ１８に設定する。割込みを行うように設定されている
場合は（ステップ３２／ＹＥＳ）、先に述べたステップ
Ｓ３３以降のステップの動作を行う。割込みを行わない
ように設定されている場合は（ステップＳ３２／Ｎ
Ｏ）、先に延べたステップＳ２２以降のステップの動作
を行う。

【００５９】もう１つは、ステップＳ３１において、既
存req のＤＭＡ転送が実行中か調べ、ＤＭＡ転送実行中
の場合に（ステップＳ３１／ＹＥＳ）、既存req のＤＭ
Ａに対しての割込みを行うか否かを調べる（ステップＳ
４１）点である。割込みを行うか否かは、通常レジスタ
１８に設定する。割込みを行うように設定されている場
合は（ステップＳ４１／ＹＥＳ）、先に述べたステップ
Ｓ４２以降のステップの動作を行う。割込みを行わない
ように設定されている場合は（ステップＳ４１／Ｎ
Ｏ）、先に延べたステップＳ２２以降のステップの動作
を行う。

【００６０】なお、図３においては２つのエンドポイン
ト１３１、１３２がアービタ１４に接続されている。こ
の点、もっと多くのエンドポイント、最大でコントロー
ルエンドポイントを除く全てのエンドポイントがアービ
タ１４に接続されても良い。そして、３つ以上のエンド
ポイントとアービタ１４との間でreq とack が接続され
る場合、少なくとも２つのエンドポイントがＤＭＡ転送
の対象になるようになっていれば良い。通常レジスタ１
８に設定する。しがたって、必ずしも全てのエンドポイ
ントがＤＭＡ転送の対象にならなくとも良い。

【００６１】また、優先順位は、固定でも変更可能（通
常レジスタ１８に設定する）としても良い。さらに、Ｄ
ＭＡ要求チャンネルを共有するエンドポイントの方向
（ユーザに対してリードを行うかライトを行うか）は同
一であっても異なっても良い。

【００６２】図７は、本発明の実施の形態におけるアー
ビタの第３の動作例を示すフローチャートである。図７
のフローチャートが図４のフローチャートと異なる点は
以下の点である。

【００６３】それは、ステップＳ１１において、既存の
ｒｅｑがあるか否かを調べ、既存のｒｅｑがある場合
（ステップＳ１１／ＹＥＳ）、ｒｅｑの優先順位決定処
理を行う（ステップＳ１００）点である。

【００６４】図８は、本発明の実施の形態におけるアー
ビタの第４の動作例を示すフローチャートである。図８
のフローチャートが図５のフローチャートと異なる点は
以下の点である。

【００６５】それは、ステップＳ１１において、既存の
ｒｅｑがあるか否かを調べ、既存のｒｅｑがある場合
（ステップＳ１１／ＹＥＳ）、ｒｅｑの優先順位決定処
理を行う（ステップＳ１００）点である。

【００６６】図９は、本発明の実施の形態における優先
順位決定処理の流れを示すフローチャートである。図９
では、エンドポイントのＦＩＦＯメモリのサイズが小さ
い方が優先順位が高くなる場合について説明する。

【００６７】図７または図８のステップＳ１１におい
て、既存req がある場合（ステップＳ１１／ＹＥＳ）、
新req のＦＩＦＯメモリのサイズが既存req のＦＩＦＯ
メモリのサイズよりも小さいか否かを比較する（ステッ
プＳ１０１）。ここで、既存req を出しているエンドポ
イントが、その処理が終わらないうちに新req を出すこ
とはないので、ステップＳ１０１の既存req と新req の
エンドポイントは、異なるエンドポイントとなる。図３
でいうとエンドポイント１３１とエンドポイント１３２
となる。

【００６８】ステップＳ１０１において、新req のＦＩ
ＦＯメモリのサイズが既存req のＦＩＦＯメモリのサイ
ズよりも小さい場合（ステップＳ１０１／ＹＥＳ）、新
reqの優先順位を既存req の優先順位よりも高く設定す
る（ステップＳ１０２）。一方、新req のＦＩＦＯメモ
リのサイズが既存req のＦＩＦＯメモリのサイズよりも
小さい、または両者のＦＩＦＯメモリのサイズが同一の
場合（ステップＳ１０１／ＮＯ）、既存req の優先順位
を新req の優先順位よりも高く設定する（ステップＳ１
０３）。そして、図７または図８のステップＳ２１では
この結果を基に条件分岐を行う。

【００６９】なお、図９では、優先順位を決定するの
に、レジスタ１８に設定されたエンドポイント群１３の
それぞれのＦＩＦＯメモリのサイズを使用しているが、
代わりに、レジスタ１８に設定された以下の情報を使用
しても良い。

【００７０】（１）エンドポイントのＦＩＦＯメモリ内
にあるトータルのデータの大きさ（２）エンドポイントのＦＩＦＯメモリ内にあるトータ
ルのデータの大きさとスレッショホールド値との関係（３）エンドポイントのＦＩＦＯメモリにあるトータル
のデータがＦＩＦＯサイズに対して占める割合（４）エンドポイントのＦＩＦＯメモリにあるパケット
の数（５）ＯＵＴエンドポイントのＦＩＦＯメモリ内のパケ
ットで読み出し対象となっているパケットの大きさ（６）ＩＮエンドポイントのＦＩＦＯメモリにユーザ回
路から書き込むパケットの大きさを先に設定し、設定し
た値の大きさ（７）エンドポイントがＵＳＢホストとの間の送受信を
行う際のパケットサイズの最大値

【００７１】また、優先順位決定処理（ステップＳ１０
０) で、レジスタ１８に設定された上述の情報を複数使
う場合は図１０のように条件分岐を増やすか、または図
１１のようにテーブルを参照して優先順位を決定すれば
良い。

【００７２】図１０は、本発明の実施の形態におけるＯ
ＵＴエンドポイント間で優先順位を決定する場合の処理
の流れを示すフローチャートである。図９のＦＩＦＯメ
モリのサイズに代わって、読み出し対象となっているパ
ケットサイズとＦＩＦＯメモリ内にあるパケットの数と
で優先順位を決定するものである。

【００７３】図１０において、図７または図８のステッ
プＳ１１で既存req がある場合（ステップＳ１１／ＹＥ
Ｓ）、新req の読み出し対象のパケットのサイズが既存
reqのパケットのサイズよりも小さいかどうかを比較す
る（ステップＳ１０１）。ここで、既存req を出してい
るエンドポイントが、その処理が終わらないうちに新re
q を出すことはないので、ステップＳ１０１の既存req
と新req のエンドポイントは異なるエンドポイントとな
る。図３でいうとエンドポイント１３１とエンドポイン
ト１３２となる。

【００７４】ステップＳ１０１で、新req のパケットサ
イズが既存req のパケットサイズよりも小さい場合（ス
テップＳ１０１／ＹＥＳ）、新req の優先順位を既存re
q の優先順位よりも高く設定する（ステップＳ１０
２）。一方、新req のパケットサイズが既存req のパケ
ットサイズよりも大きい、または両者のＦＩＦＯメモリ
のサイズが同一の場合（ステップＳ１０１／ＮＯ）、新
req のエンドポイントのＦＩＦＯメモリ内のパケット数
が既存req のエンドポイントのＦＩＦＯメモリ内のパケ
ット数よりも多いかどうかを比較する（ステップＳ１０
４）。

【００７５】新req のパケット数が既存req のパケット
数よりも少ない場合（ステップＳ１０４／ＹＥＳ）、新
req の優先順位を既存req の優先順位よりも高く設定す
る（Ｓ１０２）。一方、新req のパケット数が既存req
のパケット数よりも多い、または両者のパケット数が同
一の場合、既存req の優先順位を新req の優先順位より
も高く設定する（ステップＳ１０３）。そして、図７ま
たは図８のステップＳ２１においてはこの結果を基に条
件分岐を行う。

【００７６】図１１は、図１０の条件分岐の代わりにテ
ーブルを参照して優先順位を決定する場合の処理の流れ
を示すフローチャートである。図１２は、本発明の実施
の形態における優先順位決定テーブルを示す図である。
図１１において、図７または図８のステップＳ１１で既
存req がある場合（ステップＳ１１／ＹＥＳ）、新req
と既存req のパケットサイズ、および、それぞれのエン
ドポイントのパケット数を基に図１２の優先順位決定テ
ーブルを参照する（ステップＳ１０５）。参照結果から
優先順位を設定する（ステップＳ１０６）。そして、図
７または図８のステップＳ２１においてはこの結果を基
に条件分岐を行う。

【００７７】なお、上述した実施の形態は、本発明の好
適な実施の形態の一例を示すものであり、本発明はそれ
に限定されることなく、その要旨を逸脱しない範囲内に
おいて、種々変形実施が可能である。

【００７８】

【発明の効果】以上の説明から明らかなように、請求項
１記載のＵＳＢコントローラによれば、１つのＤＭＡ要
求チャンネルを複数のエンドポイントで共有することに
より、従来よりも高機能のＵＳＢコントローラを実現で
きる。

【００７９】請求項２記載のＵＳＢコントローラによれ
ば、ＤＭＡ要求チャンネルを共有するエンドポイント間
でＤＭＡ要求信号を発生させる優先順位をつけることに
より、さらにＵＳＢコントローラを高機能に出来る。

【００８０】請求項３記載のＵＳＢコントローラによれ
ば、ＤＭＡ要求チャンネルを共有するエンドポイントを
変更可能とすることで、ＵＳＢコントローラの汎用性を
高めることが出来る。

【００８１】請求項４記載のＵＳＢコントローラによれ
ば、ＤＭＡ要求チャンネルを共有するエンドポイントの
優先順位を変更可能とすることで、ＵＳＢコントローラ
の汎用性を高めることが出来る。

【００８２】請求項５記載のＵＳＢコントローラによれ
ば、優先順位の低いエンドポイントからreq を出力後ac
k が入力される前に優先順位が高いエンドポイントのＦ
ＩＦＯにデータが入力する場合、req 出力を変化させて
優先順位の低いエンドポイントからのＤＭＡ要求を中止
し、優先順位の高いエンドポイントからのreq に切り換
えるか、優先順位の低いエンドポイントからのＤＭＡが
終了後に優先順位の高いエンドポイントからのreq を出
力するかを変更可能とすることにより、ＵＳＢコントロ
ーラの汎用性を高めることが出来る。

【００８３】請求項６記載のＵＳＢコントローラによれ
ば、優先順位の低いエンドポイントのＤＭＡ転送が実行
中にローカルバス優先順位が高いエンドポイントのＦＩ
ＦＯにデータが入力する場合、優先順位の低いエンドポ
イントのＤＭＡ転送を中止し、優先順位の高いエンドポ
イントからのreq に切り換えるか、優先順位の低いエン
ドポイントのＤＭＡ転送が終了後に優先順位の高いエン
ドポイントからのreqを出力するかを変更可能とするこ
とで、ＵＳＢコントローラの汎用性を高めることが出来
る。

【００８４】請求項７記載のＵＳＢコントローラによれ
ば、ＤＭＡ要求チャンネルを共有する複数のエンドポイ
ント、ＤＭＡ要求の優先順位、優先順位の高いエンドポ
イントからのreq 出力時に優先順位の低いエンドポイン
トから既にreq が出力されていた場合のシーケンスの切
り換えをＵＳＢホストからＵＳＢバスを介して設定する
ことにより、ＵＳＢコントローラの汎用性を高めること
が出来る。

【００８５】請求項８記載のＵＳＢコントローラによれ
ば、ＤＭＡ要求チャンネルを共有する複数のエンドポイ
ント、ＤＭＡ要求の優先順位、優先順位の高いエンドポ
イントからのreq 出力時に優先順位の低いエンドポイン
トから既にreq が出力されていた場合のシーケンスの切
り換えをＵＳＢコントローラが接続されているローカル
バスから設定することにより、ＵＳＢコントローラの汎
用性を高めることが出来る。

【００８６】請求項９記載のＵＳＢコントローラによれ
ば、１つのＤＭＡ要求チャンネルを共有するエンドポイ
ント各々のステータス（各種設定、エンドポイントのＦ
ＩＦＯメモリ(First In First Out Memory) 内にあるパ
ケットとデータの情報）に応じて、エンドポイント間で
ＤＭＡ要求の優先順位を決定することにより、エンドポ
イント内のデータの状況を反映する、従来よりも高性能
のＵＳＢコントローラを実現出来る。

【００８７】請求項１０記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリのサイズを基に
ＤＭＡ要求の優先順位を決定することにより、上記ＵＳ
Ｂコントローラを実現出来る。

【００８８】請求項１１記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリ内にあるトータ
ルのデータの大きさを基に、ＤＭＡ要求の優先順位を決
定することにより、上記ＵＳＢコントローラを実現出来
る。

【００８９】請求項１２記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリ内にあるトータ
ルのデータの大きさがエンドポイント毎に設定するスレ
ッショホールド値より多いか少ないかを基に、ＤＭＡ要
求の優先順位を決定することにより、上記ＵＳＢコント
ローラを実現出来る。

【００９０】請求項１３記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリにあるトータル
のデータのＦＩＦＯサイズに対して占める割合を基に、
ＤＭＡ要求の優先順位を決定することにより、上記ＵＳ
Ｂコントローラを実現出来る。

【００９１】請求項１４記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリにあるトータル
のデータのＦＩＦＯサイズに対して占める割合がエンド
ポイント毎に設定するスレッショホールド値より多いか
少ないかを基に、ＤＭＡ要求の優先順位を決定すること
により、上記ＵＳＢコントローラを実現出来る。

【００９２】請求項１５記載のＵＳＢコントローラによ
れば、エンドポイントのＦＩＦＯメモリにあるパケット
の数を基に、ＤＭＡ要求の優先順位を決定することによ
り、上記ＵＳＢコントローラを実現出来る。

【００９３】請求項１６記載のＵＳＢコントローラによ
れば、ＯＵＴエンドポイントのＦＩＦＯメモリ内のパケ
ットで現在読み出し対象となっているパケットの大きさ
を基に、ＤＭＡ要求の優先順位を決定することにより、
上記ＵＳＢコントローラを実現出来る。

【００９４】請求項１７記載のＵＳＢコントローラによ
れば、ＩＮエンドポイントのＦＩＦＯメモリにユーザ回
路から書き込むパケットの大きさを先に設定し、設定し
た値の大きさを基に、ＤＭＡ要求の優先順位を決定する
ことで、上記ＵＳＢコントローラを実現出来る。

【００９５】請求項１８記載のＵＳＢコントローラによ
れば、エンドポイントがＵＳＢホストとの間の送受信を
行う際のパケットサイズの最大値を基に、ＤＭＡ要求の
優先順位を決定することにより、上記ＵＳＢコントロー
ラを実現出来る。

【００９６】請求項１９記載のＵＳＢコントローラによ
れば、上述したステータスを少なくとも２つ以上組み合
わせて、ＤＭＡ要求の優先順位を決定することにより、
さらに高性能のＵＳＢコントローラを実現出来る。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるＵＳＢバスの接続
概念図である。

【図２】本発明の実施の形態におけるＵＳＢコントロー
ラの構成を示すブロック図である。

【図３】本発明の実施の形態におけるＵＳＢコントロー
ラのエンドポイント群とアービタとＤＭＡコントローラ
との間でＤＭＡ転送を行う場合に少なくとも必要な制御
信号線の接続を示すブロック図である。

【図４】本発明の実施の形態におけるアービタの第１の
動作例を示すフローチャートである。

【図５】本発明の実施の形態におけるアービタの第２の
動作例を示すフローチャートである。

【図６】本発明の実施の形態におけるデバイスの構成を
示すブロック図である。

【図７】本発明の実施の形態におけるアービタの第３の
動作例を示すフローチャートである。

【図８】本発明の実施の形態におけるアービタの第４の
動作例を示すフローチャートである。

【図９】本発明の実施の形態における優先順位決定処理
の流れを示すフローチャートである。

【図１０】本発明の実施の形態におけるＯＵＴエンドポ
イント間で優先順位を決定する場合の処理の流れを示す
フローチャートである。

【図１１】本発明の実施の形態におけるテーブルを参照
して優先順位を決定する場合の処理の流れを示すフロー
チャートである。

【図１２】本発明の実施の形態における優先順位決定テ
ーブルを示す図である。

【符号の説明】

１ＵＳＢホスト２ａ、２ｂＨＵＢ３ａ〜３ｄデバイス１１ＵＳＢトランシーバ１２シリアル入力エンジン１３エンドポイント群１４アービタ１５ＤＭＡコントローラ１６Ｉ／Ｏコントローラ１７バスインターフェース１８レジスタ２１ＵＳＢコントローラ２２ターゲット

Claims

【特許請求の範囲】

【請求項１】１つのＤＭＡ要求チャンネルを複数のエ
ンドポイントで共有することを特徴とするＵＳＢコント
ローラ。
【請求項２】前記ＤＭＡ要求チャンネルを共有するエ
ンドポイント間で、前記ＤＭＡ要求の優先順位をつける
ことを特徴とする請求項１記載のＵＳＢコントローラ。
【請求項３】前記ＤＭＡ要求チャンネルを共有するエ
ンドポイントを変更可能とすることを特徴とする請求項
１または２記載のＵＳＢコントローラ。
【請求項４】前記ＤＭＡ要求チャンネルを共有するエ
ンドポイントの優先順位を変更可能とすることを特徴と
する請求項２記載のＵＳＢコントローラ。
【請求項５】前記優先順位の低いエンドポイントから
前記ＤＭＡ要求をするreq を出力後、ローカルバスに接
続されているＤＭＡコントローラからのＤＭＡ要求の受
け入れを示すack が入力される前に、前記優先順位が高
いエンドポイントのＦＩＦＯメモリにデータが入力する
場合、前記req 出力を変化させて、前記優先順位の低いエンド
ポイントからのＤＭＡ要求を中止し、前記優先順位の高
いエンドポイントからのreq に切り換えるか、前記優先
順位の低いエンドポイントからのＤＭＡ要求が終了後に
前記優先順位の高いエンドポイントからのreq を出力す
るか、のいずれか一方を設定することを特徴とする請求
項４記載のＵＳＢコントローラ。
【請求項６】前記優先順位の低いエンドポイントのＤ
ＭＡ転送が実行中に、前記ローカルバスの優先順位が高
いエンドポイントのＦＩＦＯにデータが入力する場合、前記優先順位の低いエンドポイントのＤＭＡ転送を中止
し、前記優先順位の高いエンドポイントからのreq に切
り換えるか、前記優先順位の低いエンドポイントのＤＭ
Ａ転送が終了後に前記優先順位の高いエンドポイントか
らのreq を出力するか、のいずれか一方を設定すること
を特徴とする請求項４記載のＵＳＢコントローラ。
【請求項７】前記ＤＭＡ要求チャンネルを共有する複
数のエンドポイント、前記ＤＭＡ要求の優先順位、前記
優先順位の高いエンドポイントからのreq 出力時に、前
記優先順位の低いエンドポイントから既にreq が出力さ
れていた場合のシーケンスの切り換えを、ＵＳＢホスト
からＵＳＢバスを介して設定することを特徴とする請求
項４から６のいずれか１項に記載のＵＳＢコントロー
ラ。
【請求項８】前記ＤＭＡ要求チャンネルを共有する複
数のエンドポイント、前記ＤＭＡ要求の優先順位、前記
優先順位の高いエンドポイントからのreq 出力時に、前
記優先順位の低いエンドポイントから既にreq が出力さ
れていた場合のシーケンスの切り換えを、前記ローカル
バスから設定することを特徴とする請求項４から６のい
ずれか１項に記載のＵＳＢコントローラ。
【請求項９】前記ＤＭＡ要求チャンネルを共有するエ
ンドポイントの優先順位を、前記共有する各エンドポイ
ントのステータスに応じて決定することを特徴とする請
求項２または４記載のＵＳＢコントローラ。
【請求項１０】前記エンドポイントのＦＩＦＯメモリ
のサイズを基に、前記ＤＭＡ要求の優先順位を決定する
ことを特徴とする請求項９記載のＵＳＢコントローラ。
【請求項１１】前記エンドポイントのＦＩＦＯメモリ
内にあるトータルのデータの大きさを基に、前記ＤＭＡ
要求の優先順位を決定することを特徴とする請求項９記
載のＵＳＢコントローラ。
【請求項１２】前記エンドポイントのＦＩＦＯメモリ
内にあるトータルのデータの大きさと、前記エンドポイ
ント毎に設定するスレッショホールド値との関係を基
に、前記ＤＭＡ要求の優先順位を決定することを特徴と
する請求項９記載のＵＳＢコントローラ。
【請求項１３】前記エンドポイントのＦＩＦＯメモリ
にあるトータルのデータの前記ＦＩＦＯサイズに対して
占める割合を基に、前記ＤＭＡ要求の優先順位を決定す
ることを特徴とする請求項９記載のＵＳＢコントロー
ラ。
【請求項１４】前記エンドポイントのＦＩＦＯメモリ
にあるトータルのデータの前記ＦＩＦＯサイズに対して
占める割合と、前記エンドポイント毎に設定するスレッ
ショホールド値との関係を基に、前記ＤＭＡ要求の優先
順位を決定することを特徴とする請求項９記載のＵＳＢ
コントローラ。
【請求項１５】前記エンドポイントのＦＩＦＯメモリ
にあるパケットの数を基に、前記ＤＭＡ要求の優先順位
を決定することを特徴とする請求項９記載のＵＳＢコン
トローラ。
【請求項１６】ＯＵＴエンドポイントのＦＩＦＯメモ
リ内のパケットであり、現在読み出し対象となっている
パケットの大きさを基に、前記ＤＭＡ要求の優先順位を
決定することを特徴とする請求項９記載のＵＳＢコント
ローラ。
【請求項１７】ＩＮエンドポイントのＦＩＦＯメモリ
にユーザ回路から書き込むパケットの大きさを先に設定
し、該設定した値の大きさを基に、前記ＤＭＡ要求の優
先順位を決定することを特徴とする請求項９記載のＵＳ
Ｂコントローラ。
【請求項１８】前記エンドポイントがＵＳＢホストと
の間の送受信を行う際のパケットサイズの最大値を基
に、前記ＤＭＡ要求の優先順位を決定することを特徴と
する請求項９記載のＵＳＢコントローラ。
【請求項１９】前記エンドポイントのステータスを少
なくとも２つ以上組み合わせて、前記ＤＭＡ要求の優先
順位を決定することを特徴とする請求項９記載のＵＳＢ
コントローラ。