JP7435055B2 - 通信装置、通信装置の制御方法、および集積回路 - Google Patents
通信装置、通信装置の制御方法、および集積回路 Download PDFInfo
- Publication number
- JP7435055B2 JP7435055B2 JP2020041071A JP2020041071A JP7435055B2 JP 7435055 B2 JP7435055 B2 JP 7435055B2 JP 2020041071 A JP2020041071 A JP 2020041071A JP 2020041071 A JP2020041071 A JP 2020041071A JP 7435055 B2 JP7435055 B2 JP 7435055B2
- Authority
- JP
- Japan
- Prior art keywords
- priority
- data
- received data
- transfer
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims description 81
- 238000000034 method Methods 0.000 title claims description 21
- 238000012546 transfer Methods 0.000 claims description 157
- 239000000872 buffer Substances 0.000 claims description 99
- 230000006870 function Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 description 29
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 description 18
- 230000010365 information processing Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000001934 delay Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Bus Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
§1 適用例
図1は、本実施形態の情報処理装置の構成要素を示すブロック図である。情報処理装置1は、通信装置2と、CPU(中央演算処理装置)3と、主メモリ4と、を備える。
〔情報処理装置の機能構成〕
図1は、本実施形態の情報処理装置の構成要素を示すブロック図である。情報処理装置1は、通信装置2と、CPU(中央演算処理装置)3と、主メモリ4と、を備える。
CPU3は、通信装置2のインタフェース24を介して、予め優先度記憶部23に複数の送信元アドレスと複数の優先度とを互いに関連付けて設定する。送信元アドレスとしては、MACアドレス、IPアドレス、および/またはその他ネットワーク独自のアドレスでもよい。また、宛先アドレスがIPアドレスの場合、IPv6に対応していてもよい。
参考例1の通信装置は、受信済の受信データの転送順を調停するものの、低優先度の受信データの転送を中断してまで高優先度の受信データ転送を開始しない。
動作例1の通信装置2は、低優先度データ71aを受信すると同時に(データバッファに格納開始するとすぐに)、通信装置2は低優先度データ71cの転送を開始する。転送中に、通信装置2は高優先度データ72aを受信する。通信装置2は、高優先度データ72aを受信すると同時に(データバッファに格納開始するとすぐに)、低優先度データ71cの転送を中止(破棄)し、高優先度データ72aの主メモリ4への転送を開始する(符号72c)。通信装置2は、高優先度データ72cの転送が完了すると、低優先度データの最初から再度転送する(符号71d)。
以上のとおり、本実施形態1に係る情報処理装置1は、通信装置2が受信データ6(パケット)を受信後、パケットの送信元アドレスから優先度を判定し、該当する優先度のデータバッファ222に受信データ6を振り分ける。その後、転送調停部223により、転送順を制御され、主メモリ4に受信データ6を転送する。この時、転送中の受信データ6よりも優先度が高いデータバッファ222に受信データ6が振り分けられた場合、転送を中断し、直ちに該高優先度の受信データ6の転送を開始する。そのため、本実施形態1に係る情報処理装置1では、例えば優先度の異なる複数の受信キューによって優先度振分を行って受信処理する従来技術よりも、高優先度の受信データがデータバッファ上に滞留する時間が短く、低遅延な処理が実現できる。
本発明の他の実施形態について、以下に説明する。なお、説明の便宜上、上記実施形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない。
実施形態1、2では、優先度判定部221は、受信データの送信元MACアドレス領域62または送信元IPアドレス領域65または予約領域63,66に記載の送信元アドレスに基づき、優先度の判定を行っているが、この限りではない。外部装置において、受信データ6の予約領域63,66に該受信データ6の優先度を示す優先度情報を記載してもよい。この場合、優先度判定部221は、該受信データ6に含まれる優先度情報に基づいて優先度を判定する。この場合、優先度記憶部23を省略することができる。これにより、同じ外部装置からの複数の受信データ6の中でも異なる優先度を設定することができる。
実施形態1、2では、1つの受信キュー22は、複数の優先度に応じて複数のデータバッファ222を有しているが、この限りではない。1つの受信キューは、1つのデータバッファを有し、複数の優先度の受信データを1つのデータバッファに格納してもよい。この場合、データバッファは先入れ先出しではなく、転送調停部は、データバッファから優先度に応じて任意の順で受信データを取り出し可能である。
2 通信装置
3 CPU
4 主メモリ
5 受信ディスクリプタ
6 受信データ
21 送受信ポート
22 受信キュー
23 優先度記憶部
24 インタフェース
31 OS
32 ドライバ
41 受信ディスクリプタ領域
42 受信データ領域
51 バッファアドレス領域
52 受信完了フラグ領域
54、63、66 予約領域
60、64 ヘッダ
61 IPフレーム
62 送信元MACアドレス領域
65 送信元IPアドレス領域
67 データ領域
71a、71b、71c、71e、71f、71g 低優先度データ
72a、72b、72c、72e、72f 高優先度データ
221 優先度判定部
222 データバッファ(第1バッファ、第2バッファ)
223 転送調停部
224 DMAC(転送部)
225 ディスクリプタバッファ(転送部)
Claims (8)
- 受信キューを備え、
1つの前記受信キューは、
ネットワークから受信した受信データの優先度を判定する優先度判定部と、
前記受信データを格納するバッファと、
前記バッファに格納されている前記受信データを主メモリに転送する転送部と、
前記転送部が第1優先度の受信データを前記主メモリに転送しているときに、前記バッファが前記第1優先度より優先度が高い第2優先度の受信データを受信すると、前記転送部に前記第1優先度の受信データの転送を中止させ、前記第2優先度の受信データの前記主メモリへの転送を開始させる転送調停部と、を備え、
前記転送部は、受信ディスクリプタが示す前記主メモリのデータ領域に前記受信データを転送するものであり、
前記転送部は、前記転送調停部から前記第1優先度の受信データの転送を中止し、前記第2優先度の受信データの前記主メモリへの転送を開始する指示を受けると、前記第1優先度の受信データを転送するために用いていた受信ディスクリプタを再度用いて、前記第2優先度の受信データを前記主メモリのデータ領域に転送する、通信装置。 - 受信キューを備え、
1つの前記受信キューは、
ネットワークから受信した受信データの優先度を判定する優先度判定部と、
前記受信データを格納するバッファと、
前記バッファに格納されている前記受信データを主メモリに転送する転送部と、
前記転送部が第1優先度の受信データを前記主メモリに転送しているときに、前記バッファが前記第1優先度より優先度が高い第2優先度の受信データを受信すると、前記転送部に前記第1優先度の受信データの転送を中止させ、前記第2優先度の受信データの前記主メモリへの転送を開始させる転送調停部と、を備え、
前記バッファは、
前記第1優先度の受信データを格納する第1バッファと、
前記第2優先度の受信データを格納する第2バッファと、を含み、
前記第1バッファは、前記第1優先度の受信データの前記主メモリへの転送が完了するまで、前記第1優先度の受信データの全体を保持し続ける、通信装置。 - 前記転送部は、前記第1優先度の受信データの一部を前記主メモリに転送してから転送を中止し、前記第2優先度の受信データを前記主メモリへ転送した後、前記第1優先度の受信データの最初から前記主メモリに再度転送する、請求項2に記載の通信装置。
- 前記優先度判定部は、前記受信データの送信元アドレスに基づいて前記受信データの優先度を判定する、請求項1から3のいずれか一項に記載の通信装置。
- 前記受信データは優先度情報を含み、
前記優先度判定部は、前記優先度情報に基づいて前記受信データの優先度を判定する、請求項1から3のいずれか一項に記載の通信装置。 - ネットワークから受信した受信データを格納するバッファを有する受信キューを備える通信装置の制御方法であって、
前記受信データの優先度を判定する優先度判定ステップと、
前記バッファに格納されている前記受信データを、受信ディスクリプタが示す主メモリのデータ領域に転送する転送ステップと、
第1優先度の受信データを前記主メモリに転送しているときに、前記バッファが前記第1優先度より優先度が高い第2優先度の受信データを受信すると、前記第1優先度の受信データの転送を中止させ、前記第1優先度の受信データを転送するために用いていた受信ディスクリプタを再度用いて、前記第2優先度の受信データを前記主メモリのデータ領域に転送することを開始させる受信調停ステップと、を含む、通信装置の制御方法。 - ネットワークから受信した受信データを格納するバッファを有する受信キューを備える通信装置の制御方法であって、
前記受信データの優先度を判定する優先度判定ステップと、
前記バッファに格納されている前記受信データを主メモリに転送する転送ステップと、
第1優先度の受信データを前記主メモリに転送しているときに、前記バッファが前記第1優先度より優先度が高い第2優先度の受信データを受信すると、前記第1優先度の受信データの転送を中止させ、前記第2優先度の受信データの前記主メモリへの転送を開始させる受信調停ステップと、を含み、
前記バッファは、
前記第1優先度の受信データを格納する第1バッファと、
前記第2優先度の受信データを格納する第2バッファと、を含み、
前記第1バッファには、前記第1優先度の受信データの前記主メモリへの転送が完了するまで、前記第1優先度の受信データの全体を保持し続けさせる、通信装置の制御方法。 - 請求項1または2に記載の通信装置として機能する集積回路であって、
前記優先度判定部と、前記バッファと、前記転送部と、前記転送調停部と、として機能する、ハードウェアの論理回路が形成されていることを特徴とする集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020041071A JP7435055B2 (ja) | 2020-03-10 | 2020-03-10 | 通信装置、通信装置の制御方法、および集積回路 |
PCT/JP2021/001753 WO2021181897A1 (ja) | 2020-03-10 | 2021-01-20 | 通信装置、通信装置の制御方法、および集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020041071A JP7435055B2 (ja) | 2020-03-10 | 2020-03-10 | 通信装置、通信装置の制御方法、および集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021145182A JP2021145182A (ja) | 2021-09-24 |
JP7435055B2 true JP7435055B2 (ja) | 2024-02-21 |
Family
ID=77671297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020041071A Active JP7435055B2 (ja) | 2020-03-10 | 2020-03-10 | 通信装置、通信装置の制御方法、および集積回路 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7435055B2 (ja) |
WO (1) | WO2021181897A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288115A (ja) | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | Usbコントローラ |
JP2003318971A (ja) | 2002-04-25 | 2003-11-07 | Fujitsu Ltd | ネットワークスイッチ装置およびネットワークスイッチ方法 |
JP2007088709A (ja) | 2005-09-21 | 2007-04-05 | Oki Electric Ind Co Ltd | パケット通信装置およびその処理方法 |
JP2018025879A (ja) | 2016-08-08 | 2018-02-15 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3642626B2 (ja) * | 1996-05-23 | 2005-04-27 | 三菱電機株式会社 | フレーム組立装置 |
-
2020
- 2020-03-10 JP JP2020041071A patent/JP7435055B2/ja active Active
-
2021
- 2021-01-20 WO PCT/JP2021/001753 patent/WO2021181897A1/ja active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002288115A (ja) | 2001-03-27 | 2002-10-04 | Ricoh Co Ltd | Usbコントローラ |
JP2003318971A (ja) | 2002-04-25 | 2003-11-07 | Fujitsu Ltd | ネットワークスイッチ装置およびネットワークスイッチ方法 |
JP2007088709A (ja) | 2005-09-21 | 2007-04-05 | Oki Electric Ind Co Ltd | パケット通信装置およびその処理方法 |
JP2018025879A (ja) | 2016-08-08 | 2018-02-15 | 富士通株式会社 | データ転送装置およびデータ転送方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021145182A (ja) | 2021-09-24 |
WO2021181897A1 (ja) | 2021-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10778594B2 (en) | Transfer control device, transfer control method, and computer program product | |
JP3452590B2 (ja) | システムメモリからネットワークへのパケットに配列されるデータのフローを制御するネットワークアダプタおよびデータのフローを制御する方法 | |
JP4586031B2 (ja) | パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法 | |
US8248945B1 (en) | System and method for Ethernet per priority pause packet flow control buffering | |
WO2011089660A1 (ja) | バス調停装置 | |
US20050172091A1 (en) | Method and an apparatus for interleaving read data return in a packetized interconnect to memory | |
JP7000088B2 (ja) | 通知制御装置、通知制御方法及びプログラム | |
KR102106541B1 (ko) | 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템 | |
JP2008086027A (ja) | 遠隔要求を処理する方法および装置 | |
US11018986B2 (en) | Communication apparatus, communication method, and computer program product | |
US7984210B2 (en) | Method for transmitting a datum from a time-dependent data storage means | |
JP7354361B2 (ja) | 処理装置、処理方法及びプログラム | |
EP1891503B1 (en) | Concurrent read response acknowledge enhanced direct memory access unit | |
US6061748A (en) | Method and apparatus for moving data packets between networks while minimizing CPU intervention using a multi-bus architecture having DMA bus | |
US12010045B2 (en) | Packet processing device and packet processing method | |
JP7435055B2 (ja) | 通信装置、通信装置の制御方法、および集積回路 | |
CN111970213A (zh) | 排队系统 | |
JP7435054B2 (ja) | 通信装置、通信装置の制御方法、および集積回路 | |
JP2006217600A (ja) | 通信システムにおける送信キューデータの移動方法及び装置 | |
CN115955441A (zh) | 一种基于tsn队列的管理调度方法、装置 | |
JP7431848B2 (ja) | 車両制御装置及びデータ転送制御方法 | |
JP5293516B2 (ja) | データ転送装置、データ転送制御方法、データ転送制御プログラム及び記録媒体 | |
JPH1040215A (ja) | Pciバス・システム | |
JP2004318315A (ja) | データ通信装置 | |
JP2014211842A (ja) | ネットワーク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7435055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |