JPH03174584A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPH03174584A JPH03174584A JP1315008A JP31500889A JPH03174584A JP H03174584 A JPH03174584 A JP H03174584A JP 1315008 A JP1315008 A JP 1315008A JP 31500889 A JP31500889 A JP 31500889A JP H03174584 A JPH03174584 A JP H03174584A
- Authority
- JP
- Japan
- Prior art keywords
- image memory
- data
- access
- access control
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 101100454194 Caenorhabditis elegans mei-1 gene Proteins 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Image Input (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
画像メモリに展開したデータを表示画面に表示する装置
において、画像メモリに対する無駄なアクセスを防止し
て、消費電流の節減を可能とする表示制御方式に関し、 電池等の消耗を少なくすることを目的とし、プロセッサ
と、プロセッサがデータを書込む画像メモリと、データ
を表示する表示部と、画像メモリをアクセスしてデータ
を読出し表示部に表示させる画像メモリアクセス制御部
とを備えた装置において、プロセッサが画像メモリにデ
ータを書込んだことを検出する検出手段と、画像メモリ
から読出されたデータが、同一データの繰り返しである
ことを検出した時、同一データを表示部に送出する照合
手段と、照合手段が同一データの繰り返しを検出した時
、画像メモリアクセス制御部の画像メモリに対するアク
セスを禁止する信号を送出し、検出手段がプロセッサの
画像メモリに対するデータの書込みを検出した時、画像
メモリアクセス制御部の画像メモリに対するアクセスを
再開させる信号を送出する信号送出手段とを設け、照合
手段が同一データの繰り返しを検出した時は、表示部に
照合手段が送出する同一データを表示させ、検出手段が
画像メモリに新たなデータの書込みが行われたことを検
出した時は、画像メモリから読出されたデータを表示さ
せる構成とする。
において、画像メモリに対する無駄なアクセスを防止し
て、消費電流の節減を可能とする表示制御方式に関し、 電池等の消耗を少なくすることを目的とし、プロセッサ
と、プロセッサがデータを書込む画像メモリと、データ
を表示する表示部と、画像メモリをアクセスしてデータ
を読出し表示部に表示させる画像メモリアクセス制御部
とを備えた装置において、プロセッサが画像メモリにデ
ータを書込んだことを検出する検出手段と、画像メモリ
から読出されたデータが、同一データの繰り返しである
ことを検出した時、同一データを表示部に送出する照合
手段と、照合手段が同一データの繰り返しを検出した時
、画像メモリアクセス制御部の画像メモリに対するアク
セスを禁止する信号を送出し、検出手段がプロセッサの
画像メモリに対するデータの書込みを検出した時、画像
メモリアクセス制御部の画像メモリに対するアクセスを
再開させる信号を送出する信号送出手段とを設け、照合
手段が同一データの繰り返しを検出した時は、表示部に
照合手段が送出する同一データを表示させ、検出手段が
画像メモリに新たなデータの書込みが行われたことを検
出した時は、画像メモリから読出されたデータを表示さ
せる構成とする。
本発明は画像メモリに展開したデータを表示画面に表示
する装置に係り、特に該画像メモリに対する無駄なアク
セスを防止して、消費電流の節減を可能とする表示制御
方式に関する。
する装置に係り、特に該画像メモリに対する無駄なアク
セスを防止して、消費電流の節減を可能とする表示制御
方式に関する。
近年、パーソナルコンピュータやワードプロセッサ等の
普及に伴い、小型で持ち運びに便利な携帯型装置が開発
されているが、これらの装置は電源に電池等を用い、表
示画面に文字や画像等を表示するものがある。
普及に伴い、小型で持ち運びに便利な携帯型装置が開発
されているが、これらの装置は電源に電池等を用い、表
示画面に文字や画像等を表示するものがある。
そして、これらの装置は文字や画像等のデータを画像メ
モリに展開し、このデータを表示部の走査タイミングに
同期させて画像メモリから読出させ、表示画面に表示し
ている。このため、画像メモリに対するアクセスは、表
示すべきデータが画像メモリに存在していなくても繰り
返し実行されている。
モリに展開し、このデータを表示部の走査タイミングに
同期させて画像メモリから読出させ、表示画面に表示し
ている。このため、画像メモリに対するアクセスは、表
示すべきデータが画像メモリに存在していなくても繰り
返し実行されている。
ところで、画像メモリはアクセスが行われる度に電流を
消費する。従って、電池が消耗するが、電池の寿命を延
ばすためには、不必要なアクセスは実行されないことが
望ましい。
消費する。従って、電池が消耗するが、電池の寿命を延
ばすためには、不必要なアクセスは実行されないことが
望ましい。
第３図は従来技術の一例を説明するブロック図である。
プロセッサ１は画像メモリ２にデータを書込む場合、画
像メモリアクセス制御部３を経て画像メモリ２にコマン
ドとアドレスを送出させると共に、画像メモリ２にデー
タを送出する。従って、画像メモリ２はプロセッサ１が
送出するデータを、指定されたアドレス領域に書込む。
像メモリアクセス制御部３を経て画像メモリ２にコマン
ドとアドレスを送出させると共に、画像メモリ２にデー
タを送出する。従って、画像メモリ２はプロセッサ１が
送出するデータを、指定されたアドレス領域に書込む。
一方、画像メモリアクセス制御部３は画像メモリ２にコ
マンドとアドレスを送出して、画像メモＵ ２からデー
タを読出させると共に、表示部４に同期信号を送出して
、表示部４の走査タイミングと画像メモリ２からのデー
タ読出しタイミングとを同期させ、画像メモリ２から読
出されたデータを表示部４の表示画面に表示させる。
マンドとアドレスを送出して、画像メモＵ ２からデー
タを読出させると共に、表示部４に同期信号を送出して
、表示部４の走査タイミングと画像メモリ２からのデー
タ読出しタイミングとを同期させ、画像メモリ２から読
出されたデータを表示部４の表示画面に表示させる。
上記の如く、従来は画像メモリアクセス制御部３の制御
により、プロセッサ１の画像メモリ２に対するデータの
書込みに関係無く、画像メモリ２に対するアクセスが、
表示部４の走査タイミングに同期して繰り返されるため
、電源投入中は常に画像メモリ２に対するアクセスに対
応して、所定の電流が消費されている。
により、プロセッサ１の画像メモリ２に対するデータの
書込みに関係無く、画像メモリ２に対するアクセスが、
表示部４の走査タイミングに同期して繰り返されるため
、電源投入中は常に画像メモリ２に対するアクセスに対
応して、所定の電流が消費されている。
電池等を使用するパーソナルコンピュータやワードプロ
セッサ等の市場では、低消費電力型の商品が必要である
が、上記の如く、従来は例え画像メモリ２に表示すべき
データが書込まれていない場合でも、画像メモリ２に対
して連続的にアクセスが行われ、所定の電流を消費して
いる。従って、電池等の寿命を短縮させることとなると
いう問題がある。
セッサ等の市場では、低消費電力型の商品が必要である
が、上記の如く、従来は例え画像メモリ２に表示すべき
データが書込まれていない場合でも、画像メモリ２に対
して連続的にアクセスが行われ、所定の電流を消費して
いる。従って、電池等の寿命を短縮させることとなると
いう問題がある。
本発明はこのような問題点に鑑み、画像メモリ２に同一
データが繰り返し記録されている場合、新たにデータが
書込まれるまでの間、画像メモリ２に対するアクセスを
禁止して、無駄な電流の消費を防止し、電池等の消耗を
少なくすることを目的としている。
データが繰り返し記録されている場合、新たにデータが
書込まれるまでの間、画像メモリ２に対するアクセスを
禁止して、無駄な電流の消費を防止し、電池等の消耗を
少なくすることを目的としている。
第１図は本発明の詳細な説明するブロック図である。
プロセッサ５は表示部４に表示するデータが無い場合、
画像メモリ２に対するデータの書込みを行わない。一方
、画像メモリアクセス制御部６は画像メモリ２にコマン
ドとアドレスを送出して、画像メモリ２からデータを読
出させると共に、表示部４に同期信号を送出して、表示
部４の走査タイミングと画像メモリ２からのデータ読出
しタイごングとを同期させ、画像メモリ２から読出され
たデータを、照合手段９と表示部４に送出させる。
画像メモリ２に対するデータの書込みを行わない。一方
、画像メモリアクセス制御部６は画像メモリ２にコマン
ドとアドレスを送出して、画像メモリ２からデータを読
出させると共に、表示部４に同期信号を送出して、表示
部４の走査タイミングと画像メモリ２からのデータ読出
しタイごングとを同期させ、画像メモリ２から読出され
たデータを、照合手段９と表示部４に送出させる。
照合手段９は画像メモリ２から読出されるデータを取り
込み、同一データの繰り返しか否かを調べる。画像メモ
リ２にプロセッサ５からデータが書込まれていない場合
、例えば、画像メモリ２の全領域内に、論理“０”又は
論理“１”が記録されている。
込み、同一データの繰り返しか否かを調べる。画像メモ
リ２にプロセッサ５からデータが書込まれていない場合
、例えば、画像メモリ２の全領域内に、論理“０”又は
論理“１”が記録されている。
照合手段９は一画面分のデータを照合して、同一データ
の繰り返しであることを検出すると、信号送出手段８を
セットして画像メモリアクセス制御部６に対し、画像メ
モリ２に対するアクセスの中止を指示する信号を送出さ
せる。
の繰り返しであることを検出すると、信号送出手段８を
セットして画像メモリアクセス制御部６に対し、画像メ
モリ２に対するアクセスの中止を指示する信号を送出さ
せる。
信号送出手段８からアクセス中止を指示する信号を受信
すると、画像メモリアクセス制御部６は、照合手段９と
表示部４を制御して、照合手段９から繰り返し同一デー
タを、表示部４の走査タイミングに同期させて送出させ
、表示部４に表示させる。
すると、画像メモリアクセス制御部６は、照合手段９と
表示部４を制御して、照合手段９から繰り返し同一デー
タを、表示部４の走査タイミングに同期させて送出させ
、表示部４に表示させる。
プロセッサ５は画像メモリ２に書込むデータが発生する
と、画像メモリアクセス制御部６に制御信号を送出して
、画像メモリアクセス制御部６から画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ５
が送出するデータを、指定されたアドレス領域に書込む
。
と、画像メモリアクセス制御部６に制御信号を送出して
、画像メモリアクセス制御部６から画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ５
が送出するデータを、指定されたアドレス領域に書込む
。
検出手段７はプロセッサ５の画像メモリアクセス制御部
６に送出する制御信号を監視しており、画像メモリ２に
データが書込まれると、これを検出して信号送出手段８
をリセットする。従って、信号送出手段８は画像メモリ
アクセス制御部６の画像メモリ２に対するアクセスの再
開を指示する信号を送出する。
６に送出する制御信号を監視しており、画像メモリ２に
データが書込まれると、これを検出して信号送出手段８
をリセットする。従って、信号送出手段８は画像メモリ
アクセス制御部６の画像メモリ２に対するアクセスの再
開を指示する信号を送出する。
従って、前記同様にして、画像メモリ２からはプロセッ
サ５の書込んだデータが表示部４に表示されると共に、
照合手段９に入り、同一データの繰り返しか否かが調べ
られる。そして、同一データの繰り返しでなければ、画
像メモリ２から読出されたデータは継続して表示部４に
表示され、同一データの繰り返しであれば、再び照合手
段９が送出するデータが表示される。
サ５の書込んだデータが表示部４に表示されると共に、
照合手段９に入り、同一データの繰り返しか否かが調べ
られる。そして、同一データの繰り返しでなければ、画
像メモリ２から読出されたデータは継続して表示部４に
表示され、同一データの繰り返しであれば、再び照合手
段９が送出するデータが表示される。
上記の如く構成することにより、画像メモリ２に論理“
Ｏ”又は論理“１”が全領域に書込まれている場合とか
、論理“０”と“１”が交互に書込まれている場合とか
、１バイト又は１ワ一ド単位毎に同一データが書込まれ
ているような場合、画像メモリ２に対するアクセスを中
止させ、照合手段９の例えば１バイト又は１ワ一ド分の
記憶容量を持つレジスタ等に記録されたデータを表示部
４に送出させるため、消費電流を大幅に減少させること
が出来る。
Ｏ”又は論理“１”が全領域に書込まれている場合とか
、論理“０”と“１”が交互に書込まれている場合とか
、１バイト又は１ワ一ド単位毎に同一データが書込まれ
ているような場合、画像メモリ２に対するアクセスを中
止させ、照合手段９の例えば１バイト又は１ワ一ド分の
記憶容量を持つレジスタ等に記録されたデータを表示部
４に送出させるため、消費電流を大幅に減少させること
が出来る。
第２図は本発明の一実施例を示す回路のブロック図であ
る。
る。
第３図と同一符号は同一機能のものを示す。プロセッサ
５は表示部４に表示するデータが無い場合、画像メモリ
２に対するデータの書込みを行わない。一方、画像メモ
リアクセス制御部６は画像メモリ２にコマンドとアドレ
スを送出して、画像メモリ２からデータを読出させると
共に、表示部４に同期信号を送出して、表示部４の走査
タイミングと画像メモリ２からのデータ読出しタイミン
グとを同期させ、画像メモリ２から読出されたデータを
、レジスタ１１と比較回路１２及び表示部４に送出させ
る。
５は表示部４に表示するデータが無い場合、画像メモリ
２に対するデータの書込みを行わない。一方、画像メモ
リアクセス制御部６は画像メモリ２にコマンドとアドレ
スを送出して、画像メモリ２からデータを読出させると
共に、表示部４に同期信号を送出して、表示部４の走査
タイミングと画像メモリ２からのデータ読出しタイミン
グとを同期させ、画像メモリ２から読出されたデータを
、レジスタ１１と比較回路１２及び表示部４に送出させ
る。
この時プロセッサ５は画像メモリアクセス制御部６を経
てレジスタ１１をイネーブルとし、画像メモリ２から読
出された最初のデータを、例えば１バイト分記憶させた
後、比較回路１２を起動し、レジスタ１１からは記憶し
た１バイトのデータを比較回路１２に送出させる。
てレジスタ１１をイネーブルとし、画像メモリ２から読
出された最初のデータを、例えば１バイト分記憶させた
後、比較回路１２を起動し、レジスタ１１からは記憶し
た１バイトのデータを比較回路１２に送出させる。
比較回路１２はレジスタ１１から送出されるデータと、
画像メモリ２から読出されるデータとを比較し、１バイ
ト分のデータが一致すると、カウンタ１３に一致信号を
送出する。カウンタ１３は比較回路１２が送出する一致
信号を計数し、画像メモリ２から１画面分のデータが読
出された時、即ち、画像メモリ２の容量がＮバイトであ
れば、（Ｎ−１）回一致信号を計数すると、画像メモリ
アクセス制御部６に対し、画像メモリ２に対するアクセ
スを中止する信号を送出する。
画像メモリ２から読出されるデータとを比較し、１バイ
ト分のデータが一致すると、カウンタ１３に一致信号を
送出する。カウンタ１３は比較回路１２が送出する一致
信号を計数し、画像メモリ２から１画面分のデータが読
出された時、即ち、画像メモリ２の容量がＮバイトであ
れば、（Ｎ−１）回一致信号を計数すると、画像メモリ
アクセス制御部６に対し、画像メモリ２に対するアクセ
スを中止する信号を送出する。
カウンタ１３からアクセス中止を指示する信号を受信す
ると、画像メモリアクセス制御部６は、画像メモリ２か
ら表示部４にデータを送出させるアクセス動作を中止し
、レジスタ１１と表示部４を制御して、レジスタ１１か
ら繰り返し同一データを、表示部４の走査タイミングに
同期させて送出させ、表示部４に表示させる。
ると、画像メモリアクセス制御部６は、画像メモリ２か
ら表示部４にデータを送出させるアクセス動作を中止し
、レジスタ１１と表示部４を制御して、レジスタ１１か
ら繰り返し同一データを、表示部４の走査タイミングに
同期させて送出させ、表示部４に表示させる。
プロセッサ５は画像メモリ２に書込むデータが発生する
と、画像メモリアクセス制御部６に制御信号を送出して
、画像メモリアクセス制御部６から画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ１
が送出するデータを、指定されたアドレス領域に書込む
。
と、画像メモリアクセス制御部６に制御信号を送出して
、画像メモリアクセス制御部６から画像メモリ２にコマ
ンドとアドレスを送出させると共に、画像メモリ２にデ
ータを送出する。従って、画像メモリ２はプロセッサ１
が送出するデータを、指定されたアドレス領域に書込む
。
書込み検出回路１０はプロセッサ５の画像メモリアクセ
ス制御部６に送出する制御信号を監視しており、画像メ
モリ２にデータが書込まれると、これを検出してカウン
タ１３をリセットする。従って、カウンタ１３は画像メ
モリアクセス制御部６の画像メモリ２に対するアクセス
の再開を指示する信号を送出する。
ス制御部６に送出する制御信号を監視しており、画像メ
モリ２にデータが書込まれると、これを検出してカウン
タ１３をリセットする。従って、カウンタ１３は画像メ
モリアクセス制御部６の画像メモリ２に対するアクセス
の再開を指示する信号を送出する。
従って、画像メモリアクセス制御部６は再び前記同様に
、画像メモリ２にコマンドとアドレスを送出して、画像
メモリ２からデータを読出させ、表示部４の走査タイミ
ングと画像メモリ２からのデータ読出しタイミングとを
同期させ、画像メモリ２から読出されたデータを、レジ
スタ１１と比較回路１２及び表示部４に送出させる。
、画像メモリ２にコマンドとアドレスを送出して、画像
メモリ２からデータを読出させ、表示部４の走査タイミ
ングと画像メモリ２からのデータ読出しタイミングとを
同期させ、画像メモリ２から読出されたデータを、レジ
スタ１１と比較回路１２及び表示部４に送出させる。
この時前記同様プロセッサ５は画像メモリアクセス制御
部６を経てレジスタ１１をイネーブルとし、画像メモリ
２から読出された最初のデータを、１バイト分記憶させ
た後、比較回路１２を起動し、レジスタ１１からは記憶
した１バイトのデータを比較回路１２に送出させる。
部６を経てレジスタ１１をイネーブルとし、画像メモリ
２から読出された最初のデータを、１バイト分記憶させ
た後、比較回路１２を起動し、レジスタ１１からは記憶
した１バイトのデータを比較回路１２に送出させる。
比較回路１２はレジスタ１１から送出されるデータと、
画像メモリ２から続出されるデータとを比較し、１バイ
ト分のデータが一致すると、カウンタ１３に一致信号を
送出するが、通常プロセッサ５がデータを画像メモリ２
に書込んだ場合、−致しない場合が多く、１画面分のデ
ータが続出された時、カウンタ１３は画像メモリアクセ
ス制御部６に対し、画像メモリ２に対するアクセスを中
止する信号を送出しない。
画像メモリ２から続出されるデータとを比較し、１バイ
ト分のデータが一致すると、カウンタ１３に一致信号を
送出するが、通常プロセッサ５がデータを画像メモリ２
に書込んだ場合、−致しない場合が多く、１画面分のデ
ータが続出された時、カウンタ１３は画像メモリアクセ
ス制御部６に対し、画像メモリ２に対するアクセスを中
止する信号を送出しない。
従って、画像メモリアクセス制御部６は、画像メモリ２
から表示部４にデータを送出させるアクセス動作を継続
すると共に、画像メモリ２から１画面分のデータを読出
させた時、カウンタ１３をリセットする。
から表示部４にデータを送出させるアクセス動作を継続
すると共に、画像メモリ２から１画面分のデータを読出
させた時、カウンタ１３をリセットする。
本実施例では、レジスタ１１の容量を１バイトとしたが
、これに限定されるものでは無く、又、画像メモリ２か
ら最初に読出された１バイトのデータを記憶させている
が、予め記憶内容が設定されていても良い。
、これに限定されるものでは無く、又、画像メモリ２か
ら最初に読出された１バイトのデータを記憶させている
が、予め記憶内容が設定されていても良い。
尚、画像メモリにＳＲＡＭの８４６４を使用すると、ア
クセス時に６０ｍＡ消費するが、アクセスされない時は
０．０５ｍＡ消費するのみである。
クセス時に６０ｍＡ消費するが、アクセスされない時は
０．０５ｍＡ消費するのみである。
以上説明した如く、本発明は画像メモリの記憶内容が同
一データの繰り返しである場合、アクセス時の消費電流
が大きい画像メモリに対するアクセスを中止し、アクセ
ス時の消費電流が小さいレジスタから表示データを送出
させるため、電池等の寿命を長くすることが出来る。
一データの繰り返しである場合、アクセス時の消費電流
が大きい画像メモリに対するアクセスを中止し、アクセ
ス時の消費電流が小さいレジスタから表示データを送出
させるため、電池等の寿命を長くすることが出来る。
第１図は本発明の詳細な説明するブロック図、第２図は
本発明の一実施例を示す回路のブロック図、 第３図は従来技術の一例を説明するブロック図である。 図において、 １．５はプロセッサ、 ２は画像メモリ、３．６は画
像メモリアクセス制御部、 ４は表示部、 ７は検出手段、 ８は信号送出手段、 ９は照合手段、 １０は書込み検出回路、１１はレジスタ、１２は比較回
路、 １３はカウンタである。 Ｘ烏口月の涼埋支説、関するフ・ロンフ図第 ！ 図 本彪明の一吏施４！・ｊを示す回路のフパロック図第 図 往来狭付丁の一グ列と説、明１ろフパロツク日第 図
本発明の一実施例を示す回路のブロック図、 第３図は従来技術の一例を説明するブロック図である。 図において、 １．５はプロセッサ、 ２は画像メモリ、３．６は画
像メモリアクセス制御部、 ４は表示部、 ７は検出手段、 ８は信号送出手段、 ９は照合手段、 １０は書込み検出回路、１１はレジスタ、１２は比較回
路、 １３はカウンタである。 Ｘ烏口月の涼埋支説、関するフ・ロンフ図第 ！ 図 本彪明の一吏施４！・ｊを示す回路のフパロック図第 図 往来狭付丁の一グ列と説、明１ろフパロツク日第 図
Claims (1)
- 【特許請求の範囲】 プロセッサ（５）と、該プロセッサ（５）がデータを書
込む画像メモリ（２）と、該画像メモリ（２）のデータ
を表示する表示部（４）と、該プロセッサ（５）の制御
に基づき、該画像メモリ（２）をアクセスして、該画像
メモリ（２）のデータを読出し、該表示部（４）に送出
して表示させる画像メモリアクセス制御部（６）とを備
えた装置において、 該プロセッサ（５）が該画像メモリ（２）にデータを書
込んだことを検出する検出手段（７）と、 該画像メモリ（２）から読出されたデータが、同一デー
タの繰り返しであることを検出した時、該同一データを
該表示部（４）に送出する照合手段（９）と、該照合手
段（９）が同一データの繰り返しを検出した時、前記画
像メモリアクセス制御部（６）の該画像メモリ（２）に
対するアクセスを禁止する信号を送出し、該検出手段（
７）が前記プロセッサ（５）の該画像メモリ（２）に対
するデータの書込みを検出した時、該画像メモリアクセ
ス制御部（６）の該画像メモリ（２）に対するアクセス
を再開させる信号を送出する信号送出手段（８）とを設
け、 前記照合手段（９）が同一データの繰り返しを検出した
時は、前記表示部（４）に該照合手段（９）が送出する
同一データを表示させると共に、前記画像メモリ（２）
に対する該画像メモリアクセス制御部（６）のアクセス
を中止させ、前記検出手段（７）が該画像メモリ（２）
に新たなデータの書込みが行われたことを検出した時は
、該画像メモリアクセス制御部（６）の該画像メモリ（
２）に対するアクセスを再開させ、該画像メモリ（２）
から読出されたデータを表示させることを特徴とする表
示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315008A JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1315008A JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03174584A true JPH03174584A (ja) | 1991-07-29 |
| JP2841587B2 JP2841587B2 (ja) | 1998-12-24 |
Family
ID=18060310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1315008A Expired - Lifetime JP2841587B2 (ja) | 1989-12-04 | 1989-12-04 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841587B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186445A (ja) * | 2001-12-13 | 2003-07-04 | Mitsubishi Electric Corp | 表示装置 |
| JP2010231324A (ja) * | 2009-03-26 | 2010-10-14 | Oki Electric Ind Co Ltd | 表示制御装置、表示制御方法および表示制御システム |
-
1989
- 1989-12-04 JP JP1315008A patent/JP2841587B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003186445A (ja) * | 2001-12-13 | 2003-07-04 | Mitsubishi Electric Corp | 表示装置 |
| JP2010231324A (ja) * | 2009-03-26 | 2010-10-14 | Oki Electric Ind Co Ltd | 表示制御装置、表示制御方法および表示制御システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2841587B2 (ja) | 1998-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6657634B1 (en) | Dynamic graphics and/or video memory power reducing circuit and method | |
| US8022959B1 (en) | Loading an internal frame buffer from an external frame buffer | |
| JP3289661B2 (ja) | キャッシュメモリシステム | |
| US6145033A (en) | Management of display FIFO requests for DRAM access wherein low priority requests are initiated when FIFO level is below/equal to high threshold value | |
| US5630145A (en) | Method and apparatus for reducing power consumption according to bus activity as determined by bus access times | |
| KR980011482A (ko) | 리프레쉬 회로 및 리프레쉬 방법을 갖는 다이나믹 메모리 장치 | |
| US5515080A (en) | TFT LCD control method for setting display controller in sleep state when no access to VRAM is made | |
| US5434589A (en) | TFT LCD display control system for displaying data upon detection of VRAM write access | |
| KR100454315B1 (ko) | 버스팅직접메모리액세스를갖는디스플레이제어기를구비한데이터처리시스템 | |
| JPS60117327A (ja) | ディスプレイ装置 | |
| JPH03174584A (ja) | 表示制御方式 | |
| US7116304B2 (en) | Liquid crystal display apparatus | |
| US6938118B1 (en) | Controlling access to a primary memory | |
| JP2904876B2 (ja) | パーソナルコンピュータの表示装置 | |
| JPH05100847A (ja) | 情報処理装置のメモリ保護方式 | |
| JP2595243Y2 (ja) | マイクロコンピュータ | |
| JPH1196103A (ja) | メモリ監視機能付ｉ／ｏコントローラ | |
| JPH08241194A (ja) | ビデオゲームシステム、情報処理装置、及びそ のソフトウエア貯蔵手段 | |
| JP2000293482A (ja) | コンピュータシステム及び同システムに於ける表示制御方法 | |
| JPH04242791A (ja) | 電子機器 | |
| JPH04232689A (ja) | Ｄｒａｍのリフレッシュ制御装置 | |
| JPS6051940A (ja) | バッファメモリ制御方式 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPH0527873A (ja) | コンピユータシステムのリセツト装置 | |
| JPH022779A (ja) | データ通信制御方式 |