JP4243035B2 - 表示装置の駆動方法及び駆動回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置等の平面表示装置の駆動方法及び駆動回路に関し、特にそのパーシャル表示に関する。
【０００２】
【従来の技術】
液晶表示装置や有機ＥＬ表示装置等に代表される平面表示装置は、薄型で軽量かつ低消費電力であることから、携帯電話などの携帯機器の表示装置として優れており、多くの携帯機器に用いられている。
【０００３】
この表示装置は、マトリクス状に配置された複数の画素によって任意パターンを表示可能なマトリクス型表示装置、時計等の固定パターンを表示するセグメント型表示装置、さらにこのマトリクス型とセグメント型が同一表示パネル内に内蔵された表示装置などが知られている。
【０００４】
ところで、携帯機器では、消費電力の一層の低減が求められており、表示装置においても更なる低消費電力化が要求されている。そこで、パワーセーブ時には、画面の内、必要最小限な部分だけを表示させるというパーシャル表示が可能な表示装置が従来より知られている。このようなパーシャル表示は、例えば、液晶表示装置の表示領域の一部に電池残量、時刻表示などのための固定パターン表示領域を設け、他の領域はマトリクス状に複数の画素を配置して任意のパターンを表示する領域より構成し、パワーセーブ時に固定パターン表示領域のみ駆動して固定パターンを表示させることなどで実現することができる。
【０００５】
【発明が解決しようとする課題】
上述のように、同一表示パネル上に、それぞれ別個に駆動可能な複数の領域を設け、駆動も別々に制御する構成とすれば、要求に応じて一部の領域のみ表示することができる。しかし、パワーセーブ時においても、任意の位置に表示することや任意のパターンを表示したいという要求があり、予め分割された表示領域を個別に制御する表示装置ではこの要求に対応することはできない。
【０００６】
また、表示装置が搭載される機種によって、パワーセーブ時の表示内容、表示位置の要求が違うため、表示パネルの構造、駆動回路を要求に応じてそれぞれ専用に開発しなければならない。
【０００７】
マトリクス型の表示装置であれば、任意の位置に任意の表示を表示することが可能であるが、パーシャル表示で、一部のみしかパターンが表示されない場合でも、他の領域も通常通りの駆動が必要なため、これではパーシャル表示による消費電力の低減効果が低い。
【０００８】
上記課題を解決するために、この発明は、任意の位置にパーシャル表示を行う表示装置において残りの背景領域における表示品質の向上を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するためにこの発明は、以下のような特徴を有する。
【００１０】
表示装置の駆動方法に関し、本発明の特徴は、ｎ行ｍ列マトリクスの複数の画素を備え、パーシャル表示命令に応じて、任意のｓ行ｍ列マトリクスのパーシャル表示領域にはパーシャル表示を行い、残りの領域には背景領域として背景表示を行う表示装置の駆動方法であり、パーシャル表示モード時には、１フレーム期間中に、前記パーシャル表示領域の各画素に所定のパーシャル表示データを順次書き込むと共に、前記背景領域の内、前記パーシャル表示領域の最終行の次のｓ＋１行目領域の画素と、ｋ行ｍ列の画素とに背景表示データを書き込むことである。但し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、ｓ＜ｎ、ｋ＜ｎ−ｓ−１とする。
【００１１】
表示装置の駆動回路に関し、本発明の他の特徴は、ｎ行ｍ列マトリクスの複数の画素が、行ライン毎に選択されかつ列ラインから表示データの供給を受けて表示を行い、かつ、パーシャル表示命令が出されると、１フレーム期間中に、前記ｎ行ｍ列マトリクスの内のｓ行ｍ列の画素を選択して所定のパーシャル表示データを順次書き込み、また、前記ｎ行ｍ列の残りの背景領域のうちのｓ＋１行目の画素と、ｋ行ｍ列の画素とを選択して背景表示データを書き込む表示装置の駆動回路であって、各行の選択期間に対応した行クロックを発生する行クロック作成部と、行クロックを１フレーム毎にカウントする行クロックカウント部と、前記パーシャル表示データを書き込むべきｓ行の到来タイミングを検出するパーシャル表示行検出部と、前記１フレーム期間中に背景表示データを書き込むべきｓ＋１行目及びｋ行の到来タイミングを検出する背景表示行検出部と、前記パーシャル表示行検出部又は前記背景表示行検出部のいずれかで表示行の到来が検出されると前記ｎ行ｍ列マトリクスを行毎に駆動する行ドライバでの行駆動動作を許可するドライバ制御信号を発生するドライバ制御信号発生部と、を備えることである。
【００１２】
また、本発明では、上記駆動方法又は駆動回路において、前記背景領域のうちの前記ｋ行ｍ列の画素は、１フレーム毎に選択行をシフトして選択する。
【００１３】
本発明の他の特徴は、上記駆動方法又は駆動回路において、前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけて前記背景表示データを書き込むことである。
【００１４】
本発明の他の特徴は、上記駆動方法又は駆動回路において、前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけて前記背景表示データを書き込み、次の合計（ｎ−ｓ−１）／ｋフレーム期間には、同一行の画素に対し、背景表示データの基準電位に対する極性を反転させた背景表示データを書き込むことである。
【００１５】
本発明の他の特徴は、上記駆動方法又は駆動回路において、前記パーシャル表示命令が出されると、１フレーム期間に前記ｎ行ｍ列の全画素を選択して通常表示する際の単位クロックとなる画素クロックよりも、周波数の低い画素クロックを単位クロックとして用いて、前記パーシャル表示領域の全画素にパーシャル表示データを書き込み、前記背景表示領域のうちの前記ｓ＋１行目領域の画素と、前記ｋ行ｍ列の画素に背景表示データを書き込むことである。
【００１６】
本発明の他の特徴は、上記駆動方法又は駆動回路において、前記パーシャル表示命令が出された後、次のフレームでは、前記ｎ行ｍ列マトリクスの全画素に背景表示データを書き込んでから、又は前記ｓ行ｍ列のパーシャル表示領域の各画素に所定のパーシャル表示データを順次書き込み、かつ前記背景領域の全画素に、背景表示データを順次書き込む。そして、その次のフレームから前記ｓ行ｍ列の画素にパーシャル表示データを順次書き込み、かつ前記ｓ＋１行目の画素と、前記ｋ行ｍ列の画素に背景表示データを書き込むことである
以上のような駆動方法、駆動回路を採用すれば、液晶表示パネル等の表示パネルを備える表示装置において、パネル自体の構成を変更することなく、パネルの任意の位置にパーシャル表示を行わせることができる。そして、パーシャル表示の行われない背景領域において、まず、パーシャル表示領域最終行に続く背景領域先頭行に対しては、パーシャル表示領域と同様に毎フレーム背景表示データを書き込む。一方、背景領域の残りの画素は、１フレーム期間には、ｋ行ｍ列マトリクスの画素のみ背景表示データを書き込む。
【００１７】
このように、パーシャル表示領域の境界に位置する背景領域先頭行を毎フレーム選択するので、残りの背景領域についてはそれぞれ数フレームに１回しか選択されなくても、これらの背景領域に、パーシャル表示領域での表示内容が漏洩して、クロストークなどが起きること防ぐ。その一方で、背景領域の上記先頭行を除く領域は、１フレーム期間中に所定のｋ行のみ選択することで必要に応じて消費電力の低減を図ったり、１フレーム期間中に選択しない行を設けることで、選択する行に対する駆動時間をその分長くすることが可能となる。
【００１８】
また、背景表示データは、通常、文字や記号などの特別な情報がなく、情報自体に変化がないので頻繁に書き込む必要がない。さらに、このようなデータであれば、各画素への書き込み周期がある程度長くなっても表示の劣化が少ない。
【００１９】
なお、背景表示データとしてはオフ表示データや、所望の色データを採用でき、特にオフ表示データを採用することで複数フレームにわたって書き込みを行わないことによる表示内容の劣化は非常に小さい。さらに、所定周期毎に背景表示データを書き込む際、例えば液晶表示パネルに有効な表示データの極性反転を行うことで、直流成分の印加により劣化する液晶など、表示素子の劣化を確実に防止することができる。
【００２０】
【発明の実施の形態】
以下、図面を用いてこの発明の好適な実施の形態（以下実施形態という）について説明する。
【００２１】
［基本構成］
図１は、本発明に係る表示装置の概略構成を示している。この表示装置は、例えば携帯電話に搭載されるＬＣＤなどの平面表示装置であり、一対の基板間に液晶が封入されて構成された液晶表示（ＬＣＤ）パネル２００と、このＬＣＤパネル２００を駆動する駆動回路１００と、駆動回路１００及びＬＣＤパネル２００に必要な電源電圧（例えばＶＤＤ１、ＶＤＤ２、ＶＤＤ３）を供給する電源回路３００を備える。
【００２２】
ＬＣＤパネル２００は、各画素にスイッチ素子として薄膜トランジスタが設けられ、この薄膜トランジスタのオンオフを行方向に延びるゲートラインで制御し、この薄膜トランジスタを介して列方向に延びるデータラインから各画素に表示データを供給することで、画素毎の表示が可能なアクティブマトリクス型ＬＣＤパネルである。また、パネルの表示部の周辺には、ゲートラインを順に制御する垂直方向ドライバ（Ｖドライバ）２１０、所定タイミングでデータラインに表示データを供給する水平方向ドライバ（Ｈドライバ）２２０が形成されている。但し、このＶドライバ２１０及びＨドライバ２２０は、パネル２００上に形成されるものには限られず、ＩＣ化される駆動回路１００の一部又は独立の回路で形成される場合もある。
【００２３】
駆動回路１００は、供給されるＲＧＢデジタルデータをラッチするラッチ回路１０１、ラッチデータをアナログデータに変換するデジタルアナログ（Ｄ／Ａ）変換回路１０２、変換されたアナログデータを増幅してＲ，Ｇ，Ｂアナログ表示データとしてＬＣＤパネル２００のＨドライバ２２０に対して供給するアンプ１０４を備える。駆動回路１００は、また、図示しないＣＰＵから命令を受け取って命令に応じた制御信号を出力するＣＰＵインターフェース（Ｉ／Ｆ）回路１０６と、タイミングコントローラ（Ｔ／Ｃ）４００を備える。Ｉ／Ｆ回路１０６は、図示しないＣＰＵから送出される命令を受け取ってこれを解析し、命令に応じた制御信号を出力する。ＣＰＵから送出される命令は、パワーセーブ制御命令の他、表示パネルでの表示位置の調整命令やコントラスト調整命令などである。
【００２４】
Ｔ／Ｃ４００は、ドットクロックDOTCLK、水平同期信号Hsync、垂直同期信号Vsync等のタイミング信号に基づき、ＬＣＤパネル２００のＶドライバ２１０やＨドライバ２２０の動作及び表示に必要なタイミング信号、制御信号を発生する回路であり、後述するように、本実施形態では、任意の位置でのパーシャル表示を可能とし、かつ、必要に応じてその際の消費電力の低減を可能としている。
【００２５】
ｎ行×ｍ列マトリクスの画素を備えるＬＣＤパネル２００を例に挙げて説明する。本実施形態において、通常表示モードには、１フレーム期間中に全画素を駆動するが、各行を順に選択し、同時にｍ列のデータラインに所定表示データを供給し、各行に対応する画素に表示データを書き込み、これを全ｎ行について行うことで、図２（ａ）に示すように全画面表示を行う。
【００２６】
例えばＣＰＵからパワーセーブ命令によってパーシャル表示モードに移行すると、図２（ｂ）のように全ｎ行のうちの任意のｓ行ｍ列だけがパーシャル表示領域２０２となって所定のパーシャル表示を行い、他の領域は背景表示領域（背景領域）２０４となり背景表示（オフ表示）を行う。液晶層を挟んで設けられる共通電極と画素電極との間の電圧が０Ｖであると（オフ時）、白が表示されるノーマリホワイトモードＬＣＤの場合には、上記背景領域２０４ではオフ表示に相当する白が表示される（白ラスタ表示が行われる）。
【００２７】
本実施形態において、背景領域２０４は、パーシャル表示期間中、ずっとオフしているのではなく、図２（ｃ）のように、所定期間毎に、行毎に順に選択され、対応画素に白表示データを書き込んでいる。白表示は、ノーマリホワイトの場合、原理的には電極間に電圧を印加しないことで実現されるが、実際には共通電極と白を表示する各画素電極との間に数ボルトの電圧を印加している。従って、実際の装置でのオフ表示に相当する電圧を白表示データとして背景領域２０４の各画素電極に画素トランジスタを介して書き込む。
【００２８】
画面が１００行×１００列（ｎ，ｍ＝１００）のマトリクスＬＣＤの場合であって、パーシャル表示領域２０２が２５（ｓ＝２５）×１００の画素領域で、背景領域２０４が７５×１００の場合を例に説明すると、ある１フレーム期間中、背景領域２０４のうち所定ｋ行についてはパーシャル表示領域２０２と同様に選択して、そこに背景表示データ（背景領域は白表示データ）を書き込む。次の１フレーム期間中には、背景領域２０４の内の他のｋ行を選択し、そこに白表示データを書き込む。
【００２９】
上記例では背景領域が７５行であり、ｋ＝１の設定の場合、背景領域２０４では７５フレーム（（ｎ−ｓ）／ｋフレーム）に１回対応する行２０４ｗが順次選択され、白表示データが書き込まれることとなる。従って、背景領域２０４の各行は、７５フレーム後に再び選択されるまで選択されることなく、書き込まれた白表示を維持する。
【００３０】
また、背景領域２０４は、複数フレーム（（ｎ−ｓ）／ｋフレーム）期間かけて全画素に白データが書き込まれるが、その内のある行２０４ｗについて着目すると、該任意フレーム（（ｎ−ｓ）／ｋフレーム）期間の次の複数のフレーム（（ｎ−ｓ）／ｋフレーム）期間には、同一行に対し、先の該任意フレーム（（ｎ−ｓ）／ｋフレーム）期間とは極性の反転（共通電極電圧を基準として極性が反転）した白表示データを書き込んで反転駆動を行っている。
【００３１】
図３は、本実施形態の表示装置における通常表示モードからパーシャル表示モードへの移行時の動作を示している。図１のＩ／Ｆ回路１０６が通常表示モードであると判断している場合、図３（ａ）のようにＬＣＤパネル２００は、全画面を用いて通常表示を行う（Ｓ１）。ＣＰＵからパーシャル表示制御命令が送られてくると、Ｉ／Ｆ回路１０６がこれを解析してパーシャル表示制御信号を発生し、パーシャル表示モードに切り替わる（Ｓ２）。なお、スイッチなどが設けられている場合に、これを機器使用者が切り替えることで同等のパーシャル制御信号が発生し、パーシャル表示モードに移行してもよい。
【００３２】
装置がパーシャル表示モードに切り替わった後、直接、上述のようなパーシャル及び背景表示を行っても良いが、本実施形態では、通常表示からパーシャル表示への移行に際して、一旦全画面をオフ表示させている。具体的には、移行時の１フレームは、まず、通常通り各画素を選択して白表示データを書き込み白ラスタ表示を行う（Ｓ３、図３（ｂ））。
【００３３】
このような制御をおこなうのは、パーシャル表示に切り替わった際、背景領域で通常表示時の表示が徐々にオフ表示状態へ変化していくことを防ぐ為である。つまり、通常表示からパーシャル表示に切り替わった時、背景領域２０４の画素には、前の通常フレームの画素表示データが書き込まれている。ところが背景領域２０４では、上述のように１フレーム毎には選択されない。従って、たとえ各画素に設けられている画素トランジスタが次にゲートラインが選択されるまでオフ制御されていても、トランジスタのＯＦＦリーク電流のため、画素表示データは徐々にドレインラインに抜けてゆき、液晶層を挟んで対向する共通電極の電位に近づいていく。つまり、背景領域２０４では、通常表示フレームから切り替わった際に、数秒かけて徐々にオフ表示（白ラスタ）に変化することとなり、このようなゆっくりとした表示の変化は、装置使用者にとって好まれないことが多い。そこで、パーシャル表示に切り替わる前に、一旦全画面に白表示データを書き込んで白ラスタ表示をさせることで、パーシャル表示時には、全ての画素は、オフ状態である白表示状態から変化することになり、パーシャル表示時の背景領域２０４における表示劣化をなくすことができる。なお、以下において、ＬＣＤパネル２００としては、特に言及しない限り、ノーマリホワイト型であり、白表示とは実質的にオフ表示であるものとして説明する。
【００３４】
一旦、全画面白ラスタ表示を行った後、ＬＣＤパネル２００では、図３（ｃ）のようなパーシャル表示が行われる（Ｓ４）。本実施形態において、ＬＣＤパネル２００でのパーシャル表示は、パーシャル制御信号に基づいて図１のＴ／Ｃ４００が後述するような制御信号、タイミング信号を発生することで実行でき、ＬＣＤパネル２００にはパーシャル表示に対応するための特別な構成を備えなくても実現できる。
【００３５】
パーシャル表示モードにおいてパーシャル表示領域は、通常表示と同様に１フレーム中に各行が選択され表示データが書き込まれる。本実施形態に係る背景領域２０４の駆動方法１〜４については、以下に図３（ｃ）を参照して説明する。各駆動方法のより具体的な駆動波形の例については、図９〜図１５及び図１８を参照して後述する。
【００３６】
なお、パーシャル表示モードから通常表示モードへの復帰は、ＣＰＵなどから通常表示制御命令が送られ、図１のＩ／Ｆ回路１０６がこれを解析し、その結果に応じて、通常表示制御信号の発生又はパーシャル表示制御信号の出力停止などを行うことで達成される（図３、Ｓ５）。
【００３７】
（駆動方法１）
方法１において、パーシャル表示領域２０２は１フレーム期間中に全ｓ行（ゲートライン）を順次選択して所定の表示データを書き込み、背景領域２０４では、同じ１フレーム期間中に、領域２０４のｋ行のみ選択して白表示データを書き込む。つまり、本駆動方法１では、１フレーム期間中にパーシャル表示領域２０２の全ｓ行と、背景領域２０４のｋ行との合計ｓ＋ｋ行を順に選択し、選択された行に対し、ｍ列のデータラインに所定タイミングで表示データを送出することで、対応する画素に対応する表示データを順次書き込む。
【００３８】
そして、パーシャル表示領域２０２が２５行、背景領域２０４が７５行でｋ＝１である場合、１フレーム期間に、２６行（２５行＋１行）が順に選択され、背景領域２０４の他のライン２０４ｔは、図１のＴ／Ｃ４００の作成する信号のうち、後述する制御信号である垂直マスク信号（VMASK）に基づいて選択が禁止される。
【００３９】
次のフレームには、パーシャル表示領域２０２は再び全ｓ行が選択され表示データが書き込まれる（但し、表示データは、ライン反転、１フレーム反転により極性が１ライン毎、１フレーム毎に変化する）。また、背景領域２０４では、前フレームで白表示データを書き込んだｋラインと異なるｋラインが選択され、白表示データが書き込まれる。従って、全１００行でパーシャル表示領域２０２の行数ｓが２５、背景領域２０４での１フレーム当たりの選択行数ｋが１であれば、上述のように、パーシャル表示領域２０２は、各フレームで全領域２０２に表示データが書き込まれ、背景領域２０４では、７５フレームかかって全ての領域に白表示データが書き込まれることとなる。
【００４０】
また、ｋ＝１で、背景領域２０４において、前のフレームで選択された１ラインと隣接する１ラインが次フレームに選択される場合には、隣接するラインには逆極性の白表示データを書き込んでライン反転駆動を行う。
【００４１】
さらに、複数（（ｎ−ｓ）／ｋ）フレーム期間（１背景表示期間）かけて（上記例では７５フレーム）、背景領域２０４の全画素に白表示データが書き込まれたら、次の（ｎ−ｓ）／ｋフレーム期間には、同一行に逆極性の白表示データを書き込む。
【００４２】
また、背景領域では、１ライン毎かつ、１背景画面毎に極性を反転して白表示を行うことで、背景領域においても液晶に直流電圧成分がずっと印加されることが防がれ、液晶の劣化を防止している。
【００４３】
駆動方法１では、パーシャル表示モードに際して、以上のような手順を繰り返してパーシャル表示及び背景表示を行う。
【００４４】
なお、駆動方法１では、各画素を点順次駆動した場合も、線順次駆動した場合でも適用可能である。点順次駆動の場合には、あるパーシャル表示領域及び背景領域のいずれにおいても、対応する行（ゲートライン）が選択された際、データラインに順次表示データを送出し、線順次駆動の場合には全データラインに一斉に書き込むべき表示データを送出する。
【００４５】
（駆動方法２）
１フレーム期間中に、パーシャル表示領域２０２の全ｓ行と背景領域２０４のｋ行が選択され表示データが書き込まれる点は、上記方法１と共通するが、方法２では、パーシャル表示領域２０２の全ｓ行の画素を点順次駆動（又は線順次駆動）して表示データを書き込んだ後、全データライン（ｍ列）に白表示データを供給してから背景領域２０４のｋ行を選択する。より具体的には、パーシャル表示領域２０２について駆動を終えた後、次の１水平走査期間（１Ｈ：１ゲートライン選択期間）において、ｍ本のデータライン全てに白表示データを書き込んでから、背景領域２０４のｋ行のゲートラインを選択する。これにより選択されたゲートラインの画素トランジスタがオンし、データラインに供給されている白表示データを取り込み、対応する画素は白を表示する。
【００４６】
この背景領域２０４において選択されて白表示データの書き込まれる行は、上記方法１と同様に、１フレーム毎に変化し、かつ前フレームと次フレームとで背景領域２０４の選択行が隣接する場合、隣接行で白表示データの電圧が互いに逆極性となるようにする。
【００４７】
背景領域２０４については複数フレームで全領域に白表示データが書き込まれ、１背景画面毎に同一行に書き込まれる白表示データの電圧極性が反転されるのは上記方法１と同様である。
【００４８】
上記駆動方法１では、パーシャル表示領域２０２に対する行選択終了後、同一１フレーム期間中に選択される背景領域２０４での行の選択期間が到来するまでＨドライバ２２０が動作を停止し、対応する行を選択した後、再び動作を停止する。これに対し、本駆動方法２では、パーシャル表示領域２０２に対する行選択終了後、続く１Ｈ期間だけＨドライバ２２０を動作させて各データラインに白表示データを書き込めば、残りの背景領域２０４の選択期間中は動作を停止させることができる。そして、このような制御は、上述の駆動方法１と同様にＴ／Ｃ４００における最小限の構成の変更、追加により容易に実現することができる。
【００４９】
（駆動方法３）
駆動方法３では、プリチャージ制御信号を利用して背景領域２０４のｋ行に白表示データを書き込む。アクティブマトリクス型のＬＣＤでは、通常の場合、１Ｈ期間中、対応するゲートラインを選択して画素トランジスタをオンさせ、その際データラインに印加される表示データを画素トランジスタを介して各画素に書き込むことで画素毎の表示を行っている。しかし、ライン反転駆動方式の場合には、特に、１Ｈ毎にデータラインに印加される表示データの極性が反転するため、１Ｈの切り替わり後、データラインの電圧が、早く確実に次に表示すべき表示データの電圧になることが望まれる。そこで、予め続く１Ｈでデータラインに書き込む表示データ電圧に近い電圧を各データラインに書き込むプリチャージが行われている。特に、薄膜トランジスタの能動層に多結晶シリコンを用いるｐ−ＳｉＴＦＴＬＣＤでは、ＴＦＴの動作負荷の軽減等の目的のため、図３に示すように専用のプリチャージドライバ２３０をＬＣＤパネル２００に他のドライバ２１０、２２０と共に形成しておき、プリチャージ駆動を行う。
【００５０】
本実施形態の駆動方法３では、このようなプリチャージのために利用されるプリチャージ制御信号及びプリチャージデータを背景領域２０４での背景表示にも利用する。つまり、あるフレーム期間中に背景領域２０４の選択すべき行の選択タイミングになる際、後述するように、図１のＴ／Ｃ４００に、その１Ｈの開始直前にプリチャージ制御信号（ＰＣＧ）を発生させ、この制御信号に応じて各データラインに白表示データに相当するプリチャージデータを書き込む。なお、パーシャル表示領域２０２では、プリチャージ制御信号によって各データラインに、任意の行が選択される直前に、その行において表示すべきパーシャル表示データのレベルに応じた所定のプリチャージデータが供給される。なお、この所定プリチャージデータはパーシャル表示データのレベルに関係なく、一定レベルに設定してあってもよい。
【００５１】
背景領域２０４において１フレーム毎に選択する行（ゲートライン）を変更すること、ライン毎に白表示データの極性を反転すること、１背景画面毎に白表示データの極性を反転する点は上記方法１及び２と同一である。
【００５２】
このようにプリチャージ制御信号を利用して背景領域２０４のｋ行への白表示データを書き込むこととすれば、背景表示期間中に、Ｈドライバ２２０を制御する必要がなくなり省電力化に寄与することが可能となる。
【００５３】
（駆動方法４）
本実施形態において方法４は、１フレーム期間中に背景領域２０４の選択するｋ行についての駆動方法は、上記方法１〜３のいずれかで実行し、選択しない（ｎ−ｓ−ｋ）行の選択期間に相当する間は、１Ｈ期間の長さを制御するパルス（例えば行クロック）の周波数を高め、行ドライバ（Ｖドライバ２１０）内で各行選択パルスを高速転送してしまう。
【００５４】
このような駆動を行うことで、１フレーム期間中に表示する行数がｓ行＋ｋ行の場合には、通常動作（ｎ行駆動）の時よりも、より遅い周波数で各行を駆動することが可能で、動作周波数に消費電力の依存するデジタル処理系の回路での消費電力低減が可能となる。
【００５５】
また、１フレーム期間中に背景領域２０４内で選択しない行に相当する期間は、Ｖドライバ２１０を停止させるのではなく、Ｖドライバ２１０内で出力すれば各行が選択される選択パルスを該行には出力せず高速転送する。従って、次に、目的とする行に選択パルスを出力して該行を駆動する際に、特別なパルス送り出し動作などをする必要が無く、直ちに必要な行（ゲートライン）に選択パルスを出力することができる。
【００５６】
このように、パーシャル表示モードの際は、Ｖドライバが行を選択するための選択パルスの転送周波数を一部増大し、それによって、表示装置全体の動作周波数を低下させる。よって、ＬＣＤパネル２００の内蔵ドライバ等の設計変更を行うことなく、駆動周波数の低減による消費電力の低減を達成することが可能で、パワーセーブモードにおいてパーシャル表示をすることが可能となる。
【００５７】
（駆動回路）
次に、上述のような駆動を実現する本実施形態に係る駆動回路の構成例について説明する。図４は図１の駆動回路１００の中のＴ／Ｃ４００の構成、図５は、本実施形態においてＬＣＤパネル２００に内蔵するＶドライバ２１０の構成を示している。
【００５８】
Ｔ／Ｃ４００には、ドットクロック（DOTCLK）、水平同期信号（Hsync）、垂直同期信号（Vsync）及びパーシャル表示制御信号（PARTIAL）が供給されており、これらに基づいて、水平クロック（CKH）、水平スタートパルス（STH）、プリチャージ制御信号（PCG）、ゲートライン選択制御信号（ENB）、垂直クロック（CKV）、垂直スタートパルス（STV）、極性反転制御信号（FRP）を作成し、これをＬＣＤパネル２００のＶドライバ２１０、Ｈドライバ２２０に供給する。
【００５９】
Ｈカウンタ１２は、分周回路１１を経て供給されるドットクロック（DOTCLK）をクロックとしてこれをカウントする。そしてＨカウンタ１２は、アンドゲート３１を介して１Ｈ期間に１回に出力される水平同期信号（Hsync）と後述する１Ｈ幅制御回路１９からのＨリセット信号（Hreset）によりカウント値がリセットされるため、１Ｈ期間毎にドットクロックをカウントする。
【００６０】
上記分周回路１１は、図６に示すような構成で２段のＦ／Ｆ１１１、１１２とアンドゲート１１３、１１５、インバータ１１４及びドットクロックと分周クロックとを選択して出力するオアゲート１１６を備える。そして、上記駆動方法４のように背景領域２０４について１フレーム期間中にｋ行しか選択しないこととした場合に、通常のドットクロック（DOTCLK）を分周し、Ｈカウンタ１２、後述するＶカウンタ３４及びフレームカウンタ４７に対しその分周クロックを供給することにより、パーシャル表示モードの際に回路の動作速度を低下させて消費電力を下げるために用いられる。
【００６１】
Ｈカウンタ１２のドットクロックカウント値は、デコーダ１３でデコードされ得られたパルス信号がフリップフロップ（Ｆ／Ｆ）２０、アンドゲート２７を介して、水平クロック（CKH）として出力され、ＬＣＤパネル２００のＨドライバ２２０に供給される。
【００６２】
デコーダ１４は、Ｈカウンタ１２のドットクロックカウント値に基づいて各１水平走査期間中のスタートタイミングを決めるパルスを発生し、これがＦ／Ｆ２１及びアンドゲート２８を介して水平スタートパルス（STH）として出力される。
【００６３】
デコーダ１５は、Ｈカウンタ１２のドットクロックカウント値に基づいて、１水平期間の開始直前のタイミングを求めてパルス信号を作成する。このパルス信号は、Ｆ／Ｆ２２及びアンドゲート２９を介して、１Ｈの開始直前に、データラインの電圧を続く１Ｈ期間の表示データ電圧に近づけるためのプリチャージ制御信号（PCG）として出力される。
【００６４】
デコーダ１６は、Ｈカウンタ１２のドットクロックカウント値に基づいて、各ゲートラインの選択許可期間を制御するタイミングを求め、これがＦ／Ｆ２３及びアンドゲート３０を介し、ゲートライン選択制御信号（ENB）として出力される。この制御信号（ENB）は、１Ｈの開始直前にデータラインに対して行われる上記プリチャージ期間中に、ゲートラインが選択され画素トランジスタがオンしてプリチャージデータが各画素に書き込まれることを禁止するための制御信号である。このゲートライン選択制御信号（ENB）は、図５に示すＬＣＤパネル２００のＶドライバ２１０に供給される。
【００６５】
図５に示すＶドライバ２１０は、パネルのゲートライン数（ｎ）に応じ、後述する垂直クロック（非反転CKV、反転CKV）をクロックとして、垂直スタートパルス（STV）を順次シフトする複数段のシフトレジスタ２５１、２５２・・・、ｙ番目とｙ＋１番目のシフトレジスタ出力の論理積を出力するアンドゲート２６１、２６２・・・、ゲートラインへの各最終出力ゲート２７１、２７２・・・を有し、上記ゲートライン選択制御信号（ENB）がこの最終出力ゲート２７１、２７２・・・の一方の入力端に供給されている。そして、この制御信号（ENB）は、１Ｈ期間の開始直前のプリチャージ期間中にＬレベルとなるため、ゲートラインへのゲート選択信号の出力が制御信号（ENB）のＬレベルの間、禁止される。
【００６６】
Ｈカウンタ１２でのドットクロックカウント値をデコードするデコーダ１７からの出力は、Ｆ／Ｆ２４を介してアンドゲート４４の一方の入力端に供給されている。このアンドゲート４４の他方の入力端には、分周回路１１を介してドットクロック（DOTCLK）が供給されている。通常表示状態において分周回路１１で分周は行われないので、このゲート４４のアンド出力はドットクロックとほぼ等しく、これがクロックとして供給されるＦ／Ｆ４１のＱ端子からは、１Ｈ毎にレベルの変化する信号が得られ、これは垂直クロック（CKV）としてＬＣＤパネル２００のＶドライバ２１０に出力される。
【００６７】
デコーダ１８は、Ｈカウンタ１２のドットクロックカウント値に基づいたパルス信号を発生し、これは、１Ｈ毎に表示データを反転させるための反転制御信号（FRP）を出力するためのＦ／Ｆ４０にクロックを供給するアンドゲート４３に１入力としてＦ／Ｆ２５を介して供給されている。
【００６８】
１Ｈ幅制御回路１９は、各ゲートラインの１選択期間に対応する１Ｈ期間に１回Ｈリセット信号（Hreset）を発生し、後述のアンドゲート３２及びＶカウンタ３４と共に行クロック作成部の一部として機能する。また、上記駆動方法４において説明したように、Ｔ／Ｃ４００内で、１Ｈ期間、１Ｖ（１フレーム）期間の基準となるＨリセット信号（Hreset）の出力タイミングを速め、背景領域において選択されない行についてデータ処理期間を短縮する。これにより、図５のＶドライバでのゲート選択パルスの転送速度が向上する。
【００６９】
この１Ｈ幅制御回路１９は、図７に示すような構成であり、例えばＨカウント値が高速リセット設定値「１０」の時、Ｈを出力するデコーダ１９１、Ｈカウントが通常リセット設定値「１２０」の時、Ｈを出力するデコーダ１９２、これらデコーダ１９１、１９２の出力と、後述するＶマスク信号（VMASK）との反転、非反転信号とのアンドをとるゲート１９３、１９５、２つのアンドゲートのオアをとるオアゲート１９６を有する。背景領域２０４であるため、後述するＶマスク信号（VMASK）がＬレベルで、該当期間中での選択が行われない期間には、インバータ１９４によって反転マスク信号がアンドゲート１９３に供給され、アンドゲート１９３からのデコーダ１９１の出力が許可される。よって、通常、カウント値がｍ（例えばｍ＝１２０、但しここでｍは帰線期間を含む）で出力されるＨリセットパルス（Hreset）を、Ｈカウンタが１０まで数えたところで出力することができる。
【００７０】
Ｖカウンタ３４は、アンドゲート３２の出力をクロックとして受け、アンドゲート３３の出力によりリセットされる。アンドゲート３２には、１Ｈ幅制御回路１９からのＨリセットパルス（Hreset）と、分周回路１１を介して供給されるドットクロック（DOTCLK）とが入力されており、このＶカウンタ３４は、１Ｈに１回Ｈとなるパルスをカウントし、１Ｖ期間毎に垂直同期信号（Vsync）に応じてそのカウント値をリセットする。
【００７１】
デコーダ３５は、Ｖカウンタ３４でのカウント値に基づいて１垂直走査期間（１Ｖ）に１回、１Ｖ期間のスタートを示す垂直スタートパルス（STV）をＦ／Ｆ３７を介して出力する。
【００７２】
デコーダ３６は、Ｖカウンタ３４でのカウント値に基づいて、該カウント値がＬＣＤパネル２００のライン数（ゲートライン数ｎ）に応じた数値になるとＶリセットパルス（Vreset）をＦ／Ｆ３８を介して出力する。このＶリセット信号（Vreset）は、Ｆ／Ｆ４０のリセット端子に供給されて１Ｈ及び１フレームごとに表示データの極性を反転させる反転パルス（FRP）をリセットし、またＦ／Ｆ４１のリセット端子にも供給されて上述のＶクロック（CKV）をリセットする。さらに、このＶリセットパルスは、ドットクロック（DOTCLK）との論理積をとるアンドゲート４２に供給され、Ｆ／Ｆ３９は、このゲート４２のアンド出力をクロック端子に受けて動作することで、Ｆ／Ｆ３９からは１フレーム毎に反転するＱ出力が得られる。
【００７３】
ＥＸＯＲゲート４５は、上記Ｆ／Ｆ３９及び４０の出力の排他的論理和をとり、これが極性反転パルス(FRP)としてＬＣＤパネル２００のＨドライバ２２０に出力される。
【００７４】
さらに、本実施形態では、図４の下側に記載されているように、フレームカウンタ４７、フレームカウント値に応じてマスク信号（VMASK）を生成・出力するマスク生成回路４８及びＦ／Ｆ５０、フレームカウント値をデコードしてフレームカウンタをリセットするためのデコーダ４９及びＦ／Ｆ５１を備える。
【００７５】
フレームカウンタ４７は、Ｖリセット（Vreset）、Ｈリセット（Hreset）及びドットクロックのアンドをとるアンドゲート４６からの出力をカウントする。アンドゲート４６からは、１Ｖ期間中に１回、即ち１フレーム期間に１回Ｈレベルとなる出力が得られるため、フレームカウンタ４７は、このアンド出力をカウントすることでフレーム数をカウントし、結果をＭＡＳＫ生成回路４８とデコーダ４９に出力する。
【００７６】
ＭＡＳＫ生成回路４８は、図８に示すような構成で、パーシャル表示行の到来タイミングを検出するパーシャル表示行検出部に相当するコンパレータ４８２、背景領域内でオフ表示データを書き込む行の到来を検出する背景表示行検出部に相当するコンパレータ４８１及び加算回路４８３を備え、また、オアゲート４８４及び４８５、インバータ４８６を備える。加算回路４８３は、任意に設定可能な設定値、例えば「２５」をフレーム（Ｆ）カウント値に加算してコンパレータ４８１に出力する。
【００７７】
コンパレータ４８１は、Ｖカウンタ３４からのＶカウント値と、Ｆカウント値＋設定値「２５」と比較し、Ｖカウント値がＦカウント値＋設定値「２５」になるとＨレベルを出力し、他の値のときはＬレベルを出力する。また、コンパレータ４８２は、Ｖカウント値が、目的とするパーシャル表示位置に応じて任意に設定された値、例えばここでは「２５」より小さければＨレベルを出力し、「２５」以上でＬレベルを出力する。
【００７８】
よって、オアゲート４８４からは、Ｖカウント値が、０−２４の期間と、Ｆカウント値＋２５の期間だけＨレベルが出力され、オアゲート４８５からは、後述するパーシャル表示スタート信号（SPART）がＨレベル（パーシャル表示モード）の時だけ、上記ゲート４８４からの出力がＶマスク信号（VMASK）として、Ｆ／Ｆ５０を介して出力される。
【００７９】
なお、通常表示時には、スタート信号（SPART）がＬレベルを維持するため、インバータ４８６を介してオアゲート４８５には常時Ｈが入力されるため、Ｖマスク信号（VMASK）はＨレベルを維持する。
【００８０】
Ｖマスク信号（VMASK）は、アンドゲート２７〜３０の一方の入力端に供給されており、Ｖマスク信号（VMASK）がＬレベルの時には、Ｈクロック（CKH）、Ｈスタートパルス（STH）、プリチャージ制御信号（PCG）及びイネーブル信号（ENB）の出力を禁止する。また、Ｖマスク信号（VMASK）は１Ｈ幅制御回路１９に供給されており、１Ｈ幅制御回路１９は、上述のようにこのＶマスク信号（VMASK）がＬレベルの時だけ、１Ｈ期間をＨカウント値が１０になったタイミングで、Ｈリセットパルス（Hreset）を出力する。更に、このＶマスク信号（VMASK）は、アンドゲート４３の入力端にも供給されており、Ｖマスク信号（VMASK）がＬレベルの時にはＦ／Ｆ４０の出力が固定され、結果として極性反転信号（FRP）のレベルがその期間、固定される。
【００８１】
デコーダ４９には、背景領域２０４のライン数（ｎ−ｓ）と、パーシャル表示時において１フレーム期間中に選択する背景領域２０４のライン数ｋとに応じて［（ｎ−ｓ）／ｋ］が設定される。例えば、ここでは、ｎ＝１００、ｓ＝２５、ｋ＝１で、「７５」が設定されており、Ｆカウント値が７５、つまりパーシャル表示時において７５フレーム目にパルスが出力される。このパルスは、Ｆ／Ｆ５１を介してフレームカウンタ４７にＦリセットパルス（Freset）として供給され、フレームカウンタ４７は、パーシャル表示モードの時は、［（ｎ−ｓ）／ｋ］フレーム（７５フレーム）毎にカウント値がリセットされる。
【００８２】
Ｆ／Ｆ５２は、図１のＩ／Ｆ回路１０６からパーシャル表示モードになると出力されるパーシャル表示制御信号（PARTIAL）をＤ端子に受け、Ｖリセット（Vreset）、Ｈリセット（Hreset）及びドットクロックのアンドをとるアンドゲート４６からの出力をクロックとして動作する。アンドゲート４６からは、１Ｖ期間に１回立ち上がるパルス信号が供給されるため、Ｆ／Ｆ５２は、パーシャル表示制御信号を受けると次の１Ｖ期間にこれを取り込んでＱ端子から出力する。
【００８３】
Ｆ／Ｆ５２からのＱ出力はアンドゲート５４の一方の入力と、Ｆ／Ｆ５３のＤ端子に供給されている。また、Ｆ／Ｆ５３はクロックとして、上記Ｆ／Ｆ５２と同様にアンドゲート４６からの出力を受けており、Ｆ／Ｆ５３のＱ端子からは、パーシャル表示が命令されてから１Ｖ期間が経過した時にＨレベルとなるパーシャル表示スタート信号（SPART）が出力され、このスタート信号（SPART）は上記マスク生成回路４８及び分周回路１１に供給される。また、Ｆ／Ｆ５３の反転Ｑ出力は、アンドゲート５４の他の入力に供給されている。従って、アンドゲート５４からは、パーシャル表示制御信号（PARTIAL）がＨレベルとなった次の１Ｖ期間だけＨレベル、他の期間はＬを維持するフラッシュ信号（FLASH）が出力される。
【００８４】
上記フラッシュ信号（FLASH）は、オアゲート５５、５６、５７の一方の入力端に供給されており、フラッシュ信号（FLASH）がＨになると、各オアゲート５５〜５７からのＲ，Ｇ，Ｂデジタル出力が全てＨレベルとなる。
【００８５】
このＲ，Ｇ，Ｂデジタル出力の全Ｈレベルは、白表示を意味しており、このＲ，Ｇ，Ｂデジタル出力が、図１のラッチ回路１０１等のデジタル処理回路に出力され、Ｄ／Ａ変換回路１０２、アンプ１０４を経て白表示のためのＲ，Ｇ，Ｂアナログ表示信号としてＬＣＤパネル２００のＨドライバ２２０に供給される。
【００８６】
従って、以上のような構成により、パーシャル表示制御信号がＨとなると、図３に示したように、まず、次の１フレームでは、全画面白表示（白ラスタ表示）となり、命令から１フレーム経過したときに、Ｆ／Ｆ５３からパーシャル表示スタート信号（SPART）が出力され、パーシャル表示動作が開始する。
【００８７】
（表示装置動作）
次に、上記構成によって実現される表示装置の動作タイミングについて、さらに図９〜１１を参照して説明する。なお、図９は通常表示時、図１０は全画面白表示時、図１１は上述の駆動方法１及び方法４が採用されたパーシャル表示時におけるタイミングチャートをそれぞれ示している。
【００８８】
・通常表示
通常表示時には、パーシャル表示制御信号（PARTIAL）がＬレベルを維持するので、Ｖマスク信号（VMASK）がＨレベルを維持する。このため、偶数フレーム、奇数フレームとも、１Ｈ幅制御回路１９はデータライン数ｍに応じてＨリセットパルス（Hreset）を出力するため、１Ｈ期間は一定で、Ｖクロック（CKV）も一定となる。また、Ｈクロック（CKH）、Ｈスタートパルス（STH）、プリチャージ制御信号（PCG）、イネーブル信号（ENB）のいずれも禁止されることなく出力される。
【００８９】
従って、図５に示すＬＣＤパネル２００のＶドライバ２１０は、Ｖスタートパルス（STV）が出力されると、１Ｈ毎のＶクロック（ＣＫＶ）に従って各ゲートラインを選択する信号を順次発生し、対応するゲートラインにイネーブル信号（ENB）がそれぞれＨレベルの期間ゲート選択信号を順に出力していく。また、ＬＣＤパネル２００のＨドライバは、Ｈスタートパルス（STH）が出力されると、Ｖドライバ２１０によって選択されたゲートラインの各画素に書き込むべき表示データをＨクロック（CKH）に従って、順次、対応するデータラインに出力していく。
【００９０】
このようにＶドライバ２１０によってゲートラインを順に選択し、Ｈドライバ２２０から対応して順にデータラインに表示データを出力してゆき、選択されたゲートラインに接続された画素トランジスタをＯＮさせ、データラインと画素トランジスタを介して各画素に表示データを書き込む。そして、このような動作を各フレームで繰り返し、任意の表示を行う。
【００９１】
なお、表示データは、極性反転制御信号（FRP）が１Ｈ、つまり１ライン毎に反転することでその極性が反転制御されて各画素に印加される。また、偶数フレームと奇数フレームとでもこの制御信号（FRP）が反転するため、同一行についてはフレーム毎に極性の反転した表示データが供給される。
【００９２】
・白ラスタ表示
上述のように、図１のＩ／Ｆ回路１０６等からＴ／Ｃ４００に供給されるパーシャル表示制御信号（PARTIAL）がＬレベル（通常表示）からＨレベル（パーシャル表示）へと変化すると、続く１Ｖ期間だけＨレベルとなるフラッシュ信号（FLASH）がアンドゲート５４から出力される。従って、図１０に示すように、Ｒ，Ｇ，Ｂ表示データが１Ｖ（１フレーム）期間全て白データとなる。この白ラスタ表示の際、他のタイミング信号は、図９において説明した通常表示時と変わらないので、Ｖドライバ２１０は、通常表示時と同様にＶスタートパルス（STV）が出力されるとゲートラインを順に選択し、Ｈドライバ２２０が、Ｈスタートパルス（STH）が出力されると、各データラインに順次白データを出力する。従って、１フレーム期間は、画面全てに白が表示される。
【００９３】
・パーシャル表示（駆動方法１及び駆動方法４）
図１１は、図４に示すような構成によって実現される駆動方法のパーシャル表示時の動作を示しており、上述の駆動方法１と駆動方法４の両方が実行されている。つまり、所定の位置へのパーシャル表示、残りの背景領域での白表示、に加え、１フレーム期間中の動作速度を低下させて駆動回路における消費電力低減を図っている。１フレーム期間における動作速度の低下は、図４の１Ｈ幅制御回路１９によるＶドライバの高速転送制御と、分周回路１１の分周信号をドットクロック（DOTCLK）として使用することで可能となっている。
【００９４】
パーシャル表示制御信号（PARTIAL）がＨレベルに変化すると、上述のように最初の１フレームでは画面全体に白が表示され、次のフレームになるとパーシャル表示スタート信号（SPART）が、ＬレベルからＨレベルに変化する。従って、図６に示す構成の分周回路１１では、アンドゲート１１５からのドットクロック（DOTCLK）の出力が禁止され、ここでは、Ｆ／Ｆ１１１及び１１２によって４分周されたドットクロック（以下分周ドットクロック）がアンドゲート１１３及びオアゲート１１６を介して出力される。この４分周ドットクロックに従って動作する回路はその動作速度が４分の１となり、図１１に示すように作成される制御信号（CKH、CKV、ENB、STH、FRP等）も１／４の周波数となる。
【００９５】
また、ＭＡＳＫ生成回路４８では、コンパレータ４８２及びコンパレータ４８１からの比較出力がオアゲート４８５によって選択され、図８のように、コンパレータ４８２及び加算回路４８３に対する設定値をパーシャル表示位置が１〜２５ラインとなるように設定した場合、Ｖカウント値が０〜２４の期間と、フレームカウント値＋２５の期間ＨレベルとなるＶマスク信号（VMASK）が出力される。ゲートラインを１行目から順に選択していくＶドライバ２１０には、まず、パーシャル表示が行われる１〜２５ラインまでの間、Ｖマスク信号（VMASK）に基づいて作成されたイネーブル信号（ENB）が供給される。従って、この期間（パーシャル表示期間）は、Ｖドライバ２１０にＨレベルのイネーブル信号（ENB）の出力が許可され、各ライン（行）への選択パルスの出力が許可される。よって、上記４分周ドットクロックに基づいて作成された通常時の１／４の周波数のＶクロック（CKV）に従って動作する点を除き、Ｖドライバ２１０は、通常表示時と同様、イネーブル信号（ENB）がＨレベルの期間、各ゲートラインにゲート選択パルスを出力する。また、Ｈドライバ２２０においても、Ｈクロック（CKH）及びＶクロック（CKV）等が通常時の１／４の周波数である点を除いて、通常時と同様に、１Ｈ期間中、データラインに選択されたゲートラインに対応した画素に書き込む表示データ（パーシャル表示データ）を順次出力する。
【００９６】
マスク生成回路４８は、Ｖカウント値がパーシャル表示領域外になるとＶマスク信号（VMASK）をＬとする。従って、このＶマスク信号（VMASK）がＬの期間はＶドライバ２１０によるゲートラインの選択は禁止され、極性反転信号（FRP）の反転動作は、直前の状態を維持する。
【００９７】
また、Ｖマスク信号（VMASK）がＬレベルになると、１Ｈ幅制御回路１９は、例えば、図７において、通常Ｈカウント値が１２０になると出力していたＨリセットパルス（Hreset）をＨカウント値が１０になった時点で出力する。従ってＨリセットパルス（Hreset）の出力周期が速くなり、Ｈカウンタ１２でのカウント処理が速くなり、Ｈカウント値に応じて作成されるＦ／Ｆ４１からのＶクロック（CKV）の周期が、図１１に示されるように短くなる。ここで、図５に示すように、ＬＣＤパネル２００のＶドライバ２１０では、シフトレジスタ２５１・・がこのＶクロック（CKV）をシフトクロックとして動作しているため、Ｖクロック（CKV）が速まることで、その期間、Ｖドライバ２１０内でのシフトレジスタ転送速度が速まる。
【００９８】
背景表示期間において、マスク生成回路４８のコンパレータ４８１が背景領域で選択すべきラインを検出すると、図１１に示すように該当するライン選択期間だけＶマスク信号（VMASK）をＨレベルとする。これにより、Ｖドライバ２１０は、Ｖマスク信号（VMASK）Ｈレベル期間中、パーシャル表示期間と同様に、対応するゲートラインに選択信号を出力する。また、Ｈドライバ２２０は、Ｈスタートパルス（STH）が出力されると、供給されている白表示データを極性反転制御信号（FRP）によって決まる極性で順次データラインに書き込む。従って、背景領域２０４の所定のラインが１フレーム期間中にパーシャル表示領域と同様に選択されここに白表示データが書き込まれる。
【００９９】
図１１において、上段の偶数フレームに続く下段の奇数フレームでは、パーシャル表示期間中における動作は、極性反転制御信号（FRP）が偶数フレームと逆転していて、各画素に偶数フレームの時と逆極性の表示データが書き込まれる点を除くと同じである。背景表示期間においては、奇数フレームでは、一旦ＬレベルとなったＶマスク信号（VMASK）が再びＨレベルになるタイミングが１Ｈ期間遅い。これは、図８のマスク生成回路４８において、Ｆカウント値が前フレーム（偶数フレーム）より１つ多いためであり、前フレームで選択された次のラインが選択されている。また、このとき、Ｈドライバ２２０からは、極性反転制御信号（FRP）のレベルが偶数フレーム時と逆であるため、前フレームと逆極性の白表示データが各データラインに出力され、選択されたゲートラインに対応する画素に書き込まれる。
【０１００】
以上の動作を繰り返し行うことで、図３（ｃ）に示すようにパーシャル表示領域２０２には、１フレーム毎に表示データが書き込まれ、また背景領域２０４では、選択されないライン（ゲートライン）に相当する期間（２０４ｔ）はＶドライバ２１０内で高速転送が行われ、所定ラインだけが選択され白表示データが書き込まれる。そして、背景領域２０４では、図８のような設定の場合には、７５フレームで全領域に白表示データが書き込まれる。更に、次の７５フレームには、極性反転制御信号（FRP）のレベルが前の７５フレームの時と反転するので、同一のゲートラインには、７５フレーム前とは極性が逆の白表示データが書き込まれる。
【０１０１】
・パーシャル表示（駆動方法１）
次に、図１２を用いて駆動方法１のみの場合の具体的な動作タイミングを説明する。駆動方法１では、上述のようにＶドライバ２１０において高速転送を実行せず、図４の構成を用いて説明すると、分周回路１１での分周を行わず、かつ背景表示期間中において、１Ｈ幅制御回路１９がＨリセットパルスの出力周期を速めない。タイミングチャートにおいて、図１１と相違する点は、Ｖクロック（CKV）の周期が、Ｖマスク信号（VMASK）のレベルに関わらず一定であることであり、他は図１１で説明したパーシャル表示動作及び背景表示動作と同じである。このような駆動方法１により、上記図１１のときのようにパーシャル表示モード時における駆動周波数が変わらないのでデジタル回路系での消費電力は変わらないが、マスク生成回路４８での設定（コンパレータ４８１、４８２及び加算回路４８３）により、任意の位置にパーシャル表示することができ、また、背景領域については１フレーム期間中に任意の数のラインを選択し白表示データを書き込むことができる。
【０１０２】
・パーシャル表示（駆動方法２）
次に、図１３を用いて駆動方法２のみの場合の具体的な動作タイミングを説明する。図１２の駆動方法１と同様に、Ｖドライバ２１０での高速転送、及び駆動周波数の低減は行っていない。上記図１２に示す駆動方法１と相違する点は、図１３では、背景表示期間の開始後、最初の１Ｈ期間においてＨスタートパルス（STH）が出力され、Ｈドライバ２２０が、このＨスタートパルスに応じてデータラインに白表示データを書き込むことである。このため、Ｖマスク信号（VMASK）が背景表示期間中にＨレベルとなって、Ｖドライバ２１０が対応するゲートラインを選択すると、既に各データラインに書き込まれている白表示データが直ちに対応する画素に書き込まれる。
【０１０３】
・パーシャル表示（駆動方法２及び４）
図１４は、上記駆動方法２と駆動方法４とを組み合わせた駆動方法での具体的な動作タイミングを示している。上記図１３と相違する点は、図１１と図１２との差異と同様に、まず、パーシャル表示モードの場合に図４の分周回路１１などを利用することで各回路の動作周波数を下げ、図１４では、通常表示動作よりもＣＫＶ、ＥＮＢ、ＦＲＰ、ＶＭＡＳＫ、表示データ等の周期が長いことである。また、背景表示期間において最初の１Ｈでデータラインに白表示データを書き込んだ後、及び背景領域の１フレーム中に選択すべきゲートラインの選択が終了した後、図４の１Ｈ幅制御回路１９などを利用することで、Ｈリセットパルス（Hreset）の出力タイミングを速め、最終的にＬＣＤパネル２００のＶドライバ２１０におけるシフトレジスタのデータ転送クロックとなるＶクロック（CKV）の周波数を上げている。このため、図１４に示すようにＶマスク信号がＬレベルの期間はＶドライバ内でゲート選択パルスの高速転送が行われている。
【０１０４】
・パーシャル表示（駆動方法３）
図１５は、駆動方法３の場合の具体的な動作タイミングを示している。この方法においても、上記図１２に示した駆動方法１と同様に、Ｖドライバ２１０でのパルス高速転送、及び駆動周波数の低減は行っていない。上記図１２の方法では、背景表示期間中において、Ｖマスク信号（VMASK）がＨレベルとなった時、Ｈスタートパルス（STH）に応じてＨドライバ２２０がデータラインに白表示データを書き込むが、図１５の方法では、通常表示と同様に、Ｈスタートパルスの直前にプリチャージ制御信号（PCG）を発生させ、プリチャージ回路によって各データラインに白表示データを書き込む。
【０１０５】
ここで、図１６及び図１７を用いてプリチャージ波形及びＬＣＤパネル２００に内蔵可能なプリチャージドライバ２３０の構成について説明する。プリチャージドライバ２３０は、プリチャージ制御信号（PCG）とその反転信号に応じてオンオフするＴＦＴよりなるスイッチＳＷ１、ＳＷ２・・・ＳＷｍにより構成されている。そこで、図１６のようにプリチャージ制御信号（PCG）が出力されて各スイッチＳＷ１、・・・がオンすると、対応するスイッチＳＷを介してプリチャージデータラインに接続された１番目からｍ番目まであるデータラインに、それぞれプリチャージデータ（PCD）が印加される。このプリチャージデータ（PCD）は、図１６に示すように、プリチャージ制御信号（PCG）の出力直後に始まる１Ｈ期間にデータラインに印加されるＲ，Ｇ，Ｂ表示データと、極性が一致している。そして、その電圧レベルは、通常表示時において、Ｒ，Ｇ，Ｂ表示データの中間電圧レベルに設定している。
【０１０６】
背景表示期間中は白表示データがデータラインに向けて出力されており、白表示であればＲ，Ｇ，Ｂ表示データの中間電圧レベルも白表示データと同等になる。従って、背景表示期間中、このプリチャージドライバ２３０のスイッチＳＷ１〜ＳＷｍをオンさせれば、Ｈドライバ２２０を動作させなくても、各データラインにプリチャージデータを選択されたゲートラインの画素に白表示データとして供給できる。従って、Ｈドライバ２２０の負荷を減らし、その消費電力を低減することが可能となる。
【０１０７】
・パーシャル表示（駆動方法３及び４）
図１８は、駆動方法３と方法４とを組み合わせた場合の具体的な動作タイミングを示している。上記図１５と相違する点は、パーシャル表示モードにおける各タイミング信号の周波数が低いことと、背景表示期間のＶマスク信号（VMASK）がＬレベルの期間、Ｖクロック（CKV）の周波数を上げ、Ｖドライバ内においてゲート選択信号を高速転送している点である。このような駆動方法により、パーシャル表示モードにおける駆動周波数の低減による消費電力の低減と、Ｈドライバの処理負荷の低減の両方が可能となる。
【０１０８】
［背景表示色］
上記基本構成では、パーシャル表示モードに移行してから背景領域には白データ（オフ表示）を表示するものとして説明している。しかし、背景表示データとしては、オフ表示データに限らず、他の背景表示色データを採用し、そのデータの示す色を背景領域に表示してもよい。以下に背景表示色を所定の色とする場合について説明する。採用する表示色は、例えばカラー表示装置における赤（Ｒ）又は緑（Ｇ）又は青（Ｂ）のいずれかである。
【０１０９】
図１９は、パーシャル表示時に、背景領域をオフ表示以外の所定色を表示するためのタイミングコントローラ４００の構成例を示している。図２０は、この図１９の背景領域検出回路６０の動作を概念的に説明している。図１９において、上述の図４と同一部分には同一符号を付して説明を省略する。図４と相違する点は、図１９のタイミングコントローラ４００は、図４の構成に加え、パーシャル表示時の背景領域を検出し、その背景表示期間に所定の色のデジタル信号の出力を許可ための構成として、背景領域検出回路６０、Ｆ／Ｆ６１、アンドゲート６２、６３、６４を備えることである。
【０１１０】
背景領域検出回路６０には、Ｖカウンタ３４からのＶカウント値（行カウント値）が供給され、また、図示しないＣＰＵから図１のＣＰＵインタフェース部１０６を介してパーシャル表示領域の境界位置情報（PTA1S）と、パーシャル表示領域がこの境界より上か下か（例えば上ならＨ、下ならＬ）を示す位置情報（PTAF）とが供給され、これらに基づき以下の背景領域検出信号（PTWH）を出力する。例えば位置情報ＰＴＡＦが「Ｈ」であれば、境界位置（PTA1S）よりもパーシャル表示領域が上に位置することを意味する。よって、背景領域検出回路６０は、Ｖカウント値が、上記PTA1Sの示すパーシャル表示領域の境界位置より上の行を示す期間は「Ｌ」、Ｖカウント値が境界位置より下の行を示す期間は「Ｈ」となる信号PTWHを出力する。また位置情報PTAFが「Ｌ」であれば、Ｖカウント値が境界位置（PTA1S）より上の行を示している期間は「Ｈ」、境界位置（PTA1S）より下の行を示している期間は「Ｌ」となる信号PTWHを出力する。
【０１１１】
このように図１９の背景領域検出回路６０は、背景表示期間のみ「Ｈ」となる背景領域検出信号（PTWH）を出力する。例えば図２０に示すように、背景領域が２５行目から１００行目までとすると、背景領域検出回路６０は、Ｖカウント値が２５になるまで「Ｌ」レベルで２５〜１００の選択期間「Ｈ」となる信号PTWHを出力する。そして、以上のような信号PTWHは、Ｆ／Ｆ６１を介して、Ｒ，Ｇ，Ｂのデジタル出力ラインに設けたアンドゲート６２，６３及び６４の一方の入力端に供給される。
【０１１２】
アンドゲート６２，６３及び６４の他方の入力端には、例えば操作者又はＣＰＵによって設定される背景色信号（Ｒ＿ＰＡＲ，Ｇ＿ＰＡＲ，Ｂ＿ＰＡＲ）が供給されている。従って、背景表示期間中に検出信号PTWHが「Ｈ」となると、このときアンドゲート６２，６３及び６４に供給されている背景色表示信号がオアゲート５５，５６及び５７を介し背景表示データとして出力される。
【０１１３】
ここで、「白」は、Ｒ，Ｇ，Ｂ入力デジタルデータ（例えば６ビット）において、Ｒ，Ｇ，Ｂデータの全ビットが「Ｈ；１」で表されるのに対し、例えば単色の「青」は、Ｒ及びＧが全ビット「Ｌ；０」、Ｂが「Ｈ；１」で表される。従って、上記背景色として、例えば単色の「青」が設定されている場合、本実施形態ではＲ＿ＰＡＲ及びＧ＿ＰＡＲの全ビットが「Ｌ」で、Ｂ＿ＰＡＲの全ビット「Ｈ」であり、これが、パーシャル表示モードでの背景領域の表示データとして表示パネルに供給され、背景領域に単色の「青」が表示される。
【０１１４】
また、このような所定背景表示色を採用した場合でも、図３に説明したように、パーシャル表示モードへの移行後の第１フレームでは、全画面白表示（オフ表示）を行い、その次の第２フレームよりパーシャル表示と任意の色の背景表示を実行することが好適である。さらに、パーシャル表示動作への移行第１フレームにおいて行う全画面表示は、上記全画面白色に限らず、全画面を所定の背景色としてもよい。例えば、この表示色は、上述のようにパーシャル表示動作時に背景色として設定される色と同色としてもよい。このように移行フレームの全画面表示色をパーシャル表示動作時の背景色と同色とすれば、パーシャル表示モードへ移行時に表示色の急激な変化を避けることができ、また、簡易な回路構成で移行第１フレームでの全画面表示色をオフ表示色以外とすることが可能となる。
【０１１５】
なお、パーシャル表示モードへの移行後、ＣＰＵから、背景期間に所定色の背景表示データが供給される構成であれば、上記基本構成において説明した図４のような回路構成を変更することなく白以外の所定色の背景を表示することができる。
【０１１６】
さらに、後述するように移行第１フレームにおいて、全画面白表示等の背景表示を行うのではなく、パーシャル表示と、背景全領域についての背景表示を行ってもよい。
【０１１７】
ここで、以上に説明した背景表示色については、オン表示色（例えばノーマリホワイトの場合には黒）や、その他任意の中間色に設定することも可能である。各画素に設けられるＴＦＴのオフリーク電流により、背景領域について画素選択間隔が長くなると多少の色抜け、つまり色の変化が発生する可能がある。しかし、本発明において背景領域は、特別な情報を表示することを目的としておらず、このような領域における多少の色変化は、表示品質の観点から許容範囲内に収まる場合もある。従って、このような場合に、背景領域を任意の色で表示可能な構成とすることで、操作者に希望する背景色を選択させることができる。
【０１１８】
また、一方で、画素ＴＦＴでのオフリーク電流が十分小さければ、背景表示色を所定オン表示色や中間色に設定しても、色変化なく長期間その色を背景領域に表示していることができる。なお、Ｒ，Ｇ，Ｂのいずれかの単色での背景表示は、Ｒ，Ｇ，Ｂのいずれかは白表示と同一のオフ表示データ、残りの２色がオン表示データ、又はいずれか１色がオン表示データで残り２色がオフ表示データによって表現される。つまり、Ｒ，Ｇ，Ｂいずれか単色の背景表示であれば、少なくとも１色は「オフ表示」と等しく、所望の中間色よりも、上述の各画素ＴＦＴでのオフリーク電流による色抜けの影響を受け難く、パーシャル表示モードにおける背景表示色の変化が小さい。
【０１１９】
［背景領域先頭行］
次に、図２１を参照して、パーシャル表示モードでの背景表示の品質向上を図るための駆動方法について説明する。この方法においては、上述のように、パーシャル表示モードへの移行第１フレームで全画面オフ表示などの背景表示を行い、その後、パーシャル表示モードに移る。そして、上記移行第１フレームに続く第２フレームからは、任意のｓ行ｍ列マトリクスのパーシャル表示領域２０２に対してはパーシャル表示データを書き込み、上記パーシャル表示領域の最終行に続く背景領域先頭行２０４ｈ（ｓ＋１行目）と、ｋ行ｍ列マトリクス領域２０４ｗとにはそれぞれに背景表示データを書き込む。つまり、背景領域２０４のうち、背景領域先頭行２０４ｈに対しては毎フレーム書き込みを行い、ｋ行ｍ列マトリクス領域２０４ｗについては、上述の説明と同様にフレーム毎に位置をシフトして書き込みを行うこととなり、ｎ行ｍ列マトリクスの内、パーシャル表示領域２０２とｓ＋１行目領域２０４ｈとを除く背景領域の各画素は、（ｎ−ｓ−１）／ｋフレームに１回背景表示データが書き込まれる。
【０１２０】
このような駆動方法を採用することにより、パーシャル表示領域２０２に続く背景領域２０４はその先頭行が１フレームに１回必ずオフ表示データなどの背景表示データが書き込まれることとなる。従って、複数フレーム期間おきにしか選択されない他の背景領域２０４が、パーシャル表示領域２０２の最終行に書き込んだデータの影響を受けてクロストークのように表示されることを防止することができる。
【０１２１】
次に、このような背景領域の先頭行２０４ｈに対して毎フレーム背景表示データを書き込むための具体的な動作について説明する。なお、以下の説明では、先頭行であるｓ＋１行目領域２０４ｈには背景表示データとしてオフ表示データを書き込み、この領域２０４ｈを除く他の背景領域２０４には、背景表示データとしてＲ，Ｇ，Ｂの単色表示など任意の色を表示する場合を例に挙げて任意の色を表示するものとする。この場合、上述の図１９に示すタイミングコントローラ４００において、マスク生成回路４８及び背景領域検出回路６０の設定を変更することで対応することができる。
【０１２２】
即ち、これらの回路４８及び回路６０の構成は、上述の図２０と同様であり、図２２に示すように、コンパレータ１（４８１）及びコンパレータ２（４８２）及びコンパレータ３（６０）に設定する値が変更されており（図２０参照）、図２３に示すような波形の（ａ）VMASK、（ｂ）PTWHを作成している。
【０１２３】
具体的には、例えばパシャール表示領域２０２がｎ行ｍ列マトリクスの１行目〜２５行目までであるとすると「２５＋１」をコンパレータ１及び２にそれぞれセットしている。このため、まず、コンパレータ２の出力は、Ｖカウント値（行数）が「２５＋１」以上になると「Ｌ」から「Ｈ」に変化する。そして、コンパレータ１は、フレームカウンタ４７から供給されるＦカウント値が「２５＋１」になったときのみ「Ｈ」、それ以外は「Ｌ」を出力する。従って、SPART信号がＨでパーシャル表示モードの時は、オアゲート４８５から出力されるVMASK信号は、図２３（ａ）に示すように、１フレーム期間中において、１行目から２５＋１行目までの期間と、（Ｆカウント値＋２５＋１）行目の期間「Ｈ」レベルとなり、信号が「Ｈ」レベルとなる期間には、パネルに対して通常表示モードと同様に画素選択及び表示データ書き込みが行われる。また、図２３の例では、表示データは、背景領域期間の２５＋１行目の到来時にはパーシャル表示データから背景表示データに切り替わっている。従って、「２５＋１」行目のタイミングで表示データの各画素への書き込みが許可されることとなり、パーシャル表示領域の最終行の選択・書き込みに続き、その次行に対する背景表示データの選択・書き込みが行われることとなる。
【０１２４】
また、背景領域検出回路６０（コンパレータ３）に対しては、境界位置の先頭値として「２５＋１」が設定され、終了値には「１００」が設定されている。よって、パーシャル表示領域が背景境界位置より前にある場合（ＰＴＡＦ＝１）、図２３に示すようにＶカウント値が「２５＋１」以上になると「Ｈ」レベルとなり、Ｖカウント値が「１００以上となると「Ｌ」レベルとなる背景検出信号（PTWH）が出力される。このPTWH信号は、図１９に示すように背景色データ（Ｒ＿ＰＡＲ，Ｇ＿ＰＡＲ，Ｂ＿ＰＡＲ）の各Ｒ，Ｇ，Ｂデータラインへの出力を制御しており、図２３（ｂ）のように背景期間のうち、パーシャル表示領域との境界先頭行領域２０４ｈに相当する期間を除いた期間「Ｈ」レベルとなり、背景色データの出力を許可している。
【０１２５】
従って、背景領域２０４の中のｋ行ｍ列マトリクス領域２０４ｗの選択期間中には、操作者又はＣＰＵによって指定される任意の背景色データがこの領域２０４ｗに書き込まれて表示される。もちろん、ｋ行ｍ列マトリクス領域２０４ｗに対してオフ表示データを書き込んでもよく、この場合、図８に示すＭＡＳＫ生成回路４８でのコンパレータ比較値を上記のようにパーシャル表示行数ｓに対し「ｓ＋１」を設定するだけで対応できる。
【０１２６】
図２４は、以上のような制御に対し、さらに上述の駆動方法４を適用した場合のタイミングチャートの一例を示しており、背景先頭行２０４ｈに対する制御を除き、上述の図１４とほぼ同様の動作が行われている。図２４において、駆動方法４及び図１４に関して既に説明したように、背景領域のうち、１フレーム期間中に選択されない行（ここでは「ｎ−ｓ−１」行）の選択期間に相当する間には、１Ｈ期間の長さを制御する行クロックの周波数を高めている。このように行クロックなどの周波数を高めることで、図５のＶドライバ２１０内での各行選択パルスを高速転送することが可能となる。従って、通常動作（ｎ行駆動）の時よりも、より遅い周波数で各行（ｓ行＋１行＋ｋ行）を駆動することができ、動作周波数に消費電力の依存するデジタル処理系の回路での消費電力低減が可能となる。もちろん、１フレーム期間中に選択されない背景領域期間についてクロックの高速転送を実行しない他の駆動方法１，２及び３を採用しても良い。
【０１２７】
ここで、先頭行領域２０４ｈに書き込む背景表示データは、オフ表示データ（ノーマリホワイトの場合の白表示）の他、上述のようにカラー表示の場合のＲ，Ｇ，Ｂのいずれか、又は任意の色を採用することができる。但し、この背景表示データは、残りの背景領域２０４に書き込むデータと同一データを用いることで、先頭行領域２０４ｈだけが目立ってしまうという問題を防ぐことができる。
【０１２８】
なお、ｎ行ｍ列画面内に複数のパーシャル表示領域２０２が設定される場合には、各パーシャル表示領域２０２の最終行の次行（２０４ｈ）に対して毎フレーム背景表示データを書き込むことが好適である。また例えばパーシャル表示領域２０２がｎ行ｍ列マトリクスの中央や、後ろ側（図２１では画面下側）に位置する場合には、パーシャル表示領域２０２の先頭行の前行に対しても毎フレーム背景表示データを書き込むこととすれば、パーシャル表示領域２０２よりも前の行に位置する背景領域２０４に対して、このパーシャル表示領域２０２の先頭行の表示データが悪影響を及ぼすことを防止でき、背景領域の表示品質の一層の向上を図ることができる。以上のようにパーシャル表示領域２０２に隣接する行については、毎フレーム背景表示データを書き込むことで背景領域２０４の表示品質が向上する。
【０１２９】
［パーシャル表示モードへの移行第１フレームの表示］
次に、装置がパーシャル表示モードに切り替わった移行第１フレームにおいて、全画面背景表示ではなく、パーシャル及び背景表示を実行する場合の動作及び駆動回路の例について説明する。
【０１３０】
上述の図３に示す動作では、パーシャル表示が命令されると、移行第１フレームでは、全画面背景表示を行い、次の第２フレームからパーシャル表示に移行している。これに対し、移行後第１フレームにおいて、パーシャル表示領域にパーシャル表示を行い、背景領域の全領域には背景表示を行うことにより、移行時に一瞬全画面が消えることがなく、スムーズにパーシャル表示に移行できる。
【０１３１】
図２５は、このようなモード移行動作を示している。図１のＩ／Ｆ回路１０６が通常表示モードであると判断している場合、図３（ａ）のようにＬＣＤパネル２００は、全画面を用いて通常表示を行う（Ｓ１）。ＣＰＵ等からパーシャル表示制御命令が送られてくると、図１のＩ／Ｆ回路１０６がこれを解析してパーシャル表示制御信号を発生し、パーシャル表示モードに切り替わる（Ｓ２）。
【０１３２】
装置がパーシャル表示モードに切り替わると、図２５（ｂ）に示すようにパーシャル表示領域２０２にはパーシャル表示データを書き込み、また背景領域２０４の全領域に対し、オフ表示データや、設定した任意の色データなどの背景表示データを書き込む（Ｓ３）。
【０１３３】
移行時の１フレームに、このようにパーシャル表示と、背景領域２０４の全領域への背景表示を行うことにより、上述のように一旦全画面が背景表示となることがなく、移行直後からパーシャル表示領域２０２に所望の表示を行うことができる。さらに、全画素に対してパーシャル表示データ又は背景表示データという有意のデータを書き込むことになるので、パーシャル表示に切り替わった際、複数フレームに１回しか選択されない背景領域において、通常表示時の表示が徐々に背景表示状態へ変化していくことを防ぐことができる。
【０１３４】
図２５（ｃ）に示すように、移行第２フレーム以降は、既に説明したような各種パーシャル表示動作を採用することができる。即ち、図２５（ｃ）に示すように、１フレーム期間中に、ｓ行ｍ列マトリクスからなるパーシャル表示領域２０２と、背景領域２０４のうちのｋ行ｍ列マトリクス領域２０４ｗとを選択し、それぞれパーシャル表示及び背景表示を行う（Ｓ４）。
【０１３５】
なお、パーシャル表示モードにおける背景領域２０４の駆動方法については上述のような方法１〜４のいずれか又はそれらを組み合わせることができ、一例として図２５（ｄ）のステップＳ４に示すように、背景領域のｋ行ｍ列領域２０４ｗ以外の非選択行についてはドライバの高速転送を実行する等の駆動方法を採用することができる。また、さらに図２１を参照して説明したように、パーシャル表示領域の最終行に隣接する背景先頭領域２０４ｈには、パーシャル表示領域と同様に毎フレーム選択し、ここに背景表示データを書き込む方法を採用することもできる。
【０１３６】
図２６は、以上のような移行動作を実行するタイミングコントローラ４００の一例を示している。このタイミングコントローラ４００において上述の図１９に示す構成と同一部分には同一符号を付して説明を省略する。図１９と相違する点は、デジタル表示データの出力制御部分の構成である。具体的には、図２６のタイミングコントローラ４００では、背景領域検出回路６０からＦ／Ｆ６１を介して出力される背景検出信号（PTWH）と、フラッシュ信号（FLASH）との論理積をとるアンドゲート６５を備える。オアゲート５５，５６，５７は、それぞれ３入力端を備え、第１入力端には、対応するＲ，Ｇ，Ｂデジタル信号が供給され、第２入力端には背景検出信号（PTWH）が供給され、残る第３入力端には、上記アンドゲート６５からの出力が供給されている。
【０１３７】
このような構成において、ＣＰＵなどからＣＰＵＩ／Ｆ回路を介して供給されるパーシャル表示制御信号（PARTIAL）がＨレベルとなると、Ｆ／Ｆ５２及びＦ／Ｆ５３及びアンドゲート５４を経て出力されるフラッシュ信号（FLASH）は、次の１フレーム期間はＨレベル、他の期間はＬレベルとなる。また、背景検出信号（PTWH）は、背景領域期間Ｈレベルとなる。従って、アンドゲート６５からは、パーシャル表示制御信号がＨレベルとなった次のフレームの背景領域においてＨレベルが出力され、Ｒ，Ｇ，Ｂデジタルデータの各ビットに対して設けられているオアゲート５５，５６及び５７の出力は全てＨレベルとなる。Ｒ，Ｇ，Ｂデジタル出力R#OUT,G#OUT,B#OUTの全ビットＨレベルは、ここでは白表示（オフ表示）データを意味しており、この構成によりパーシャル表示制御信号がＨレベルになった次の１フレームの背景期間には背景領域にオフ表示データが書き込まれる。
【０１３８】
また、フラッシュ信号（FLASH）は、パーシャル表示制御信号がＨレベルとなってから１フレーム期間が経過し、２フレーム目からは再びＬレベルとなる。従って、２フレーム目以降においては、アンドゲート６５の出力はＬレベルを維持する。一方、背景検出信号（PTWH）は上述のように背景期間になるとＨレベルとなるので、オアゲート５５，５６及び５７からの出力は背景期間は、Ｈレベルに固定される。従って、パーシャル表示モードに移行して２フレーム目からは各背景表示期間中には表示データとしてここでは白表示データ（オフ表示データ）がデータラインに供給されていることとなる。
【０１３９】
なお、パーシャル表示モードへの移行第１フレーム及び第２フレームにおいて背景領域に表示させるデータは、もちろん上記構成によって実現されるオフ表示データには限らず、上述のようにＲ，Ｇ，Ｂのいずれかの色データ又は任意の中間色データとしても良い。
【０１４０】
また、パーシャル表示モードへ移行して第２フレーム以降におけるパーシャル表示は、上記駆動方法１〜４のいずれか又はその組み合わせによって実行する事ができる。或いは、上述のようにパーシャル表示領域の最終行に続く背景領域先頭行（又はパーシャル表示領域の境界隣接行）について、毎フレーム選択して背景表示データを書き込む方法を採用しても良い。
【０１４１】
【発明の効果】
以上説明したように本発明によれば、任意の位置にパーシャル表示を行うことができ、また、残りの背景領域での背景表示を高い表示品質で実行する事ができる。さらに、背景領域において、１フレーム期間中に上記パーシャル表示領域と共に選択される領域を背景領域先頭行と、残りの領域の内の一部であるｋ行ｍ列領域としているので、パーシャル表示モードにおいて１フレーム期間中に選択する行数を通常表示モードの時より減らすことで、消費電力の低減を図ることも可能となる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係る表示装置の構成を示す図である。
【図２】 本発明の実施形態に係る表示装置の表示種類を説明する概念図である。
【図３】 本発明の実施形態に係る表示モードの切替動作とその際の表示状態を示す図である。
【図４】 本発明の実施形態に係る駆動回路のタイミングコントローラ部における構成を示す図である。
【図５】 本発明の実施形態に係るＬＣＤパネルのＶドライバの構成を示す図である。
【図６】 図４の分周回路１１の構成を示す図である。
【図７】 図４の１Ｈ幅制御回路１９の構成を示す図である。
【図８】 図４のＭＡＳＫ生成回路４８の構成を示す図である。
【図９】 本発明の実施形態に係る通常表示時の動作を示すタイミングチャートである。
【図１０】 本発明の実施形態に係る白ラスタ表示時の動作を示すタイミングチャートである。
【図１１】 本発明の実施形態に係る駆動方法１及び方法４を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１２】 本発明の実施形態に係る駆動方法１を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１３】 本発明の実施形態に係る駆動方法２を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１４】 本発明の実施形態に係る駆動方法２及び方法４を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１５】 本発明の実施形態に係る駆動方法３を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１６】 本発明の実施形態において用いられるプリチャージ波形を示す図である。
【図１７】 本発明の実施形態において用いられるプリチャージドライバ２３０の構成を示す図である。
【図１８】 本発明の実施形態に係る駆動方法３及び方法４を実行する場合のパーシャル表示時の動作を示すタイミングチャートである。
【図１９】 本発明の実施形態に係る駆動回路のタイミングコントローラ部における構成を示す図である。
【図２０】 本発明の図１９に示す背景領域検出回路６０の動作を説明する図である。
【図２１】 本発明の実施形態に係る表示装置のパーシャル表示モードでの背景領域選択方法を説明する概念図である。
【図２２】 図２１に示す方法を実行するためにマスク生成回路４８及び背景領域検出回路６０に設定される閾値とこれらの回路出力を示す図である。
【図２３】 図２１に示す方法を実行するためにマスク生成回路４８及び背景領域検出回路６０からの出力波形を説明する図である。
【図２４】 図２１に示す方法を採用した場合の動作例を示すタイミングチャートである。
【図２５】 本発明の実施形態に係る表示装置においてパーシャル表示への移行時からパーシャル及び背景表示を実行する手順の例を説明する図である。
【図２６】 本発明の実施形態に係る表示装置においてパーシャル表示への移行時からパーシャル及び背景表示を実行するためのタイミングコントローラ部における構成例を示す図である。
【符号の説明】
１１ 分周回路、１２ Ｈカウンタ、１３，１４，１５，１６，１７，１８，３５，３６ デコーダ、１９ １Ｈ幅制御回路、３４ Ｖカウンタ、４７ フレームカウンタ、４８ ＭＡＳＫ生成回路、４９ デコーダ（フレームカウンタリセット用）、５２，５３ Ｆ／Ｆ（モード切替タイミング制御部）、６０ 背景領域検出回路、１００ 駆動回路、２００ 表示パネル（ＬＣＤパネル）、２１０ Ｖドライバ、２２０ Ｈドライバ、２３０ プリチャージドライバ、４００Ｔ／Ｃ（タイミングコントローラ）。

Claims (14)

1. ｎ行ｍ列マトリクスの複数の画素を備え、
   パーシャル表示命令に応じて、任意のｓ行ｍ列マトリクスのパーシャル表示領域にはパーシャル表示を行い、残りの領域には背景領域として背景表示を行う表示装置の駆動方法であり、
   パーシャル表示モード時には、
   １フレーム期間中に、
   前記パーシャル表示領域の各画素に所定のパーシャル表示データを順次書き込むと共に、
   前記背景領域の内、前記パーシャル表示領域の最終行の次のｓ＋１行目領域の画素と、ｋ行ｍ列の画素とに背景表示データを書き込むことを特徴とする表示装置の駆動方法（但し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、ｓ＜ｎ、ｋ＜ｎ−ｓ−１とする）。
2. 請求項１に記載の表示装置の駆動方法において、
   前記背景領域のうちの前記ｋ行ｍ列の画素は、１フレーム毎に選択行がシフトすることを特徴とする表示装置の駆動方法。
3. 請求項２に記載の表示装置の駆動方法において、
   前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけて前記背景表示データを書き込むことを特徴とする表示装置の駆動方法。
4. 請求項２に記載の表示装置の駆動方法において、
   前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけて前記背景表示データを書き込み、
   次の合計（ｎ−ｓ−１）／ｋフレーム期間には、同一行の画素に対し、背景表示データの基準電位に対する極性を反転させた背景表示データを書き込むことを特徴とする表示装置の駆動方法。
5. 請求項１〜４のいずれか一つに記載の表示装置の駆動方法において、
   前記パーシャル表示命令が出されると、
   １フレーム期間に前記ｎ行ｍ列の全画素を選択して通常表示する際の単位クロックとなる画素クロックよりも、周波数の低い画素クロックを単位クロックとして用いて、
   前記パーシャル表示領域の全画素にパーシャル表示データを書き込み、前記背景表示領域のうちの前記ｓ＋１行目領域の画素と、前記ｋ行ｍ列の画素に背景表示データを書き込むことを特徴とする表示装置の駆動方法。
6. 請求項１〜５のいずれか一つに記載の表示装置の駆動方法において、
   前記パーシャル表示命令が出された後、前記ｎ行ｍ列マトリクスの全画素に背景表示データを書き込んでから、前記ｓ行ｍ列の画素にパーシャル表示データを順次書き込み、かつ前記ｓ＋１行目の画素と、前記ｋ行ｍ列の画素に背景表示データを書き込むことを特徴とする表示装置の駆動方法。
7. 請求項１〜５のいずれか一つに記載の表示装置の駆動方法において、
   前記パーシャル表示命令が検出されると、次の第１フレームの期間中には、
   前記ｓ行ｍ列のパーシャル表示領域の各画素に所定のパーシャル表示データを順次書き込み、
   かつ前記背景領域の全画素に、背景表示データを順次書き込み、
   前記第１フレームに続く第２フレーム以降の各フレーム期間中には、
   前記ｓ行ｍ列のパーシャル表示領域の各画素に、前記パーシャル表示データを書き込み、
   かつ、前記背景領域のうちのｓ＋１行目領域の画素と、前記ｋ行ｍ列の画素に背景表示データを書き込むことを特徴とする表示装置の駆動方法。
8. ｎ行ｍ列マトリクスの複数の画素が、行ライン毎に選択されかつ列ラインから表示データの供給を受けて表示を行い、
   かつ、パーシャル表示命令が出されると、１フレーム期間中に、前記ｎ行ｍ列マトリクスの内のｓ行ｍ列の画素を選択して所定のパーシャル表示データを順次書き込み、また、前記ｎ行ｍ列の残りの背景領域のうちのｓ＋１行目の画素と、ｋ行ｍ列の画素とを選択して背景表示データを書き込む表示装置の駆動回路であって、
   各行の選択期間に対応した行クロックを発生する行クロック作成部と、
   行クロックを１フレーム毎にカウントする行クロックカウント部と、
   前記パーシャル表示データを書き込むべきｓ行の到来タイミングを検出するパーシャル表示行検出部と、
   前記１フレーム期間中に背景表示データを書き込むべきｓ＋１行目及びｋ行の到来タイミングを検出する背景表示行検出部と、
   前記パーシャル表示行検出部又は前記背景表示行検出部のいずれかで表示行の到来が検出されると前記ｎ行ｍ列マトリクスを行毎に駆動する行ドライバでの行駆動動作を許可するドライバ制御信号を発生するドライバ制御信号発生部と、を備えることを特徴とする表示装置の駆動回路（但し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、ｓ＜ｎ、ｋ＜ｎ−ｓ−１を満たす）。
9. 請求項８に記載の表示装置の駆動回路において、
   更にフレーム数をカウントするフレームカウント部を備え、
   前記背景表示行検出部は、前記フレームカウント部でのカウント値に基づいて、前記背景表示データを書き込むべき行をシフトさせることを特徴とする表示装置の駆動回路。
10. 請求項８又は請求項９に記載の表示装置の駆動回路において、
    さらに表示データの所定基準電圧に対する極性を単位期間毎に反転させるための極性反転信号作成部を備え、
    前記背景領域のうち前記ｓ＋１行目を除く各画素は、合計（ｎ−ｓ−１）／ｋフレーム期間よりなる１背景表示期間かけて、それぞれが１回選択され、
    次の１背景表示期間の到来を前記極性反転信号作成部が検出し前記背景表示データの極性を反転することを特徴とする表示装置の駆動回路。
11. 請求項８〜１０のいずれか一つに記載の表示装置の駆動回路において、
    さらに、１フレーム期間に前記ｎ行ｍ列の全画素を選択して通常表示する際の単位クロックを分周する分周回路を有し、
    前記パーシャル表示命令が出されると、前記分周回路からの分周画素クロックを単位クロックとして用い、１フレーム期間中に前記ｓ行ｍ列の画素への前記パーシャル表示データの書き込み制御、及び、前記ｓ＋１行目領域の画素及び前記ｋ行ｍ列の画素への前記背景表示データの書き込み制御を行うことを特徴とする表示装置の駆動回路。
12. 請求項１１に記載の表示装置の駆動回路において、
    前記パーシャル表示行検出部及び前記背景表示行検出部での表示行検出信号に基づいて、
    前記背景領域のうち、前記ｓ＋１行目領域の画素及び前記ｋ行ｍ列の画素以外の行に対する選択期間の到来を検出し、前記行クロックの周波数を増大する行クロック制御部を備えることを特徴とする表示装置の駆動回路。
13. 請求項１〜１２のいずれか一つに記載の表示装置の駆動方法又は駆動回路において、
    前記背景表示データは、オフ表示データ又は任意の背景色データであることを特徴とする表示装置の駆動方法又は駆動回路。
14. 請求項１〜１３のいずれか一つに記載の表示装置の駆動方法又は駆動回路において、
    該表示装置は、液晶表示装置であることを特徴とする表示装置の駆動方法又は駆動回路。

Images