JP2001356746A - 表示装置の駆動方法及び駆動回路 - Google Patents

表示装置の駆動方法及び駆動回路

Info

Publication number
JP2001356746A
JP2001356746A JP2001096386A JP2001096386A JP2001356746A JP 2001356746 A JP2001356746 A JP 2001356746A JP 2001096386 A JP2001096386 A JP 2001096386A JP 2001096386 A JP2001096386 A JP 2001096386A JP 2001356746 A JP2001356746 A JP 2001356746A
Authority
JP
Japan
Prior art keywords
display
row
background
data
partial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001096386A
Other languages
English (en)
Inventor
Makoto Kitagawa
誠 北川
Yusuke Tsutsui
雄介 筒井
Mitsugi Kobayashi
貢 小林
Hisao Uehara
久夫 上原
Makoto Fujioka
誠 藤岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001096386A priority Critical patent/JP2001356746A/ja
Priority to US09/832,167 priority patent/US20010052887A1/en
Priority to KR10-2001-0018839A priority patent/KR100433020B1/ko
Priority to CNB011190361A priority patent/CN1183504C/zh
Priority to TW090108625A priority patent/TW521247B/zh
Priority to EP01303413A priority patent/EP1146502A2/en
Publication of JP2001356746A publication Critical patent/JP2001356746A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】 表示パネルの構成を変更することなく任意の
位置に任意のパーシャル表示を可能とする。 【解決手段】 n行m列マトリクスの画素を備える液晶
表示装置などの駆動に際し、パーシャル表示命令が出さ
れた場合に、1フレーム期間中に、n行m列マトリクス
の内、設定可能なs行m列パーシャル表示領域202に
は各行を順次選択して所定のパーシャル表示データを書
き込み、パーシャル表示領域202以外の背景領域20
4にはオフ表示(白表示)データ等の所定背景データを
書き込む。背景領域204は、1フレーム期間中、k行
m列のみ選択して背景表示データを書き込む。選択され
るk行はフレーム毎にシフト処理し、背景領域204の
全領域は(n−s)/kフレームで1回選択する。背景
表示データの書き込みは、所定期間毎に基準電圧に対す
る極性を反転させて行い、背景領域の画素を確実にオフ
表示データで反転駆動する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、液晶表示装置等
の平面表示装置の駆動方法及び駆動回路に関し、特にそ
のパーシャル表示に関する。
【0002】
【従来の技術】液晶表示装置や有機EL表示装置等に代
表される平面表示装置は、薄型で軽量かつ低消費電力で
あることから、携帯電話などの携帯機器の表示装置とし
て優れており、多くの携帯機器に用いられている。
【0003】この表示装置は、マトリクス状に配置され
た複数の画素によって任意パターンを表示可能なマトリ
クス型表示装置、時計等の固定パターンを表示するセグ
メント型表示装置、さらにこのマトリクス型とセグメン
ト型が同一表示パネル内に内蔵された表示装置などが知
られている。
【0004】ところで、携帯機器では、消費電力の一層
の低減が求められており、表示装置においても更なる低
消費電力化が要求されている。そこで、パワーセーブ時
には、画面の内、必要最小限な部分だけを表示させると
いうパーシャル表示が可能な表示装置が従来より知られ
ている。このようなパーシャル表示は、例えば、液晶表
示装置の表示領域の一部に電池残量、時刻表示などのた
めの固定パターン表示領域を設け、他の領域はマトリク
ス状に複数の画素を配置して任意のパターンを表示する
領域より構成し、パワーセーブ時に固定パターン表示領
域のみ駆動して固定パターンを表示させることなどで実
現することができる。
【0005】
【発明が解決しようとする課題】上述のように、同一表
示パネル上に、それぞれ別個に駆動可能な複数の領域を
設け、駆動も別々に制御する構成とすれば、要求に応じ
て一部の領域のみ表示することができる。しかし、パワ
ーセーブ時においても、任意の位置に表示することや任
意のパターンを表示したいという要求があり、予め分割
された表示領域を個別に制御する表示装置ではこの要求
に対応することはできない。
【0006】また、表示装置が搭載される機種によっ
て、パワーセーブ時の表示内容、表示位置の要求が違う
ため、表示パネルの構造、駆動回路を要求に応じてそれ
ぞれ専用に開発しなければならない。
【0007】マトリクス型の表示装置であれば、任意の
位置に任意の表示を表示することが可能であるが、パー
シャル表示で、一部のみしかパターンが表示されない場
合でも、他の領域も通常通りの駆動が必要なため、これ
ではパーシャル表示による消費電力の低減効果が低い。
【0008】上記課題を解決するために、この発明は、
任意位置に任意のパターンをパーシャル表示できると共
に、必要に応じてその際の消費電力を低減することので
きる表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。
【0010】まず、n行m列マトリクスの複数の画素を
備え、パーシャル表示命令に応じて、任意のs行m列の
画素からなるパーシャル表示領域には所望のパーシャル
表示を行い、前記n行m列の残りの背景領域には背景を
表示する表示装置の駆動方法であって、パーシャル表示
モード時には、1フレーム期間中に、前記s行m列のパ
ーシャル表示領域の各画素に、前記パーシャル表示デー
タを書き込み、かつ、前記背景領域のうちのk行m列の
画素にのみ、背景表示データを書き込むことを特徴とす
る。但し、n、m、s及びkは全て1以上の整数で、s
<n、k<nである。
【0011】本発明の他の特徴は、上記駆動方法におい
て、前記背景領域のうちの選択されるk行m列の画素
は、1フレーム毎に選択される行がシフトされることで
ある。
【0012】本発明の他の特徴は、上記駆動方法におい
て、前記背景領域の全画素に、合計(n−s)/kフレ
ーム期間かけて前記背景表示データを書き込むことであ
る。
【0013】本発明の他の特徴は、前記背景領域の全画
素には、合計(n−s)/kフレーム期間かけて前記背
景表示データを書き込み、次の合計(n−s)/kフレ
ーム期間には、同一行の画素に対し、背景表示データの
基準電位に対する極性を反転させた背景表示データを書
き込むことである。
【0014】本発明の他の特徴は、上記駆動方法におい
て、前記背景領域のうち、1フレーム期間中に選択され
るk行以外の行に対しては、行選択動作を禁止すること
である。
【0015】本発明の駆動回路に係る特徴は、n行m列
マトリクスの複数の画素が、行ライン毎に選択されかつ
列ラインから表示データの供給を受けて表示を行い、か
つ、パーシャル表示命令が出されると、1フレーム期間
中に、前記n行m列マトリクスの内のs行m列の画素を
選択して所定のパーシャル表示データを順次書き込み、
また、前記n行m列の残りの背景領域のうちのk行m列
の画素を選択して背景表示データを書き込む表示装置の
駆動回路であって、各行の選択期間に対応した行クロッ
クを発生する行クロック作成部と、行クロックを1フレ
ーム毎にカウントする行クロックカウント部と、前記パ
ーシャル表示データを書き込むべきs行の到来タイミン
グを検出するパーシャル表示行検出部と、前記1フレー
ム期間中に背景表示データを書き込むべきk行の到来タ
イミングを検出する背景表示行検出部と、前記パーシャ
ル表示行検出部又は前記背景表示行検出部のいずれかで
表示行の到来が検出されると前記n行m列マトリクスを
行毎に駆動する行ドライバでの行駆動動作を許可するド
ライバ制御信号を発生するドライバ制御信号発生部と、
を備えることである。但し、n、m、s及びkは全て1
以上の整数で、s<n、k<nを満たす。
【0016】本発明の他の特徴は上記駆動回路におい
て、更にフレーム数をカウントするフレームカウント部
を備え、前記背景表示行検出部は、前記フレームカウン
ト部でのカウント値に基づいて、前記背景表示データを
書き込むべき行をシフトさせることである。
【0017】本発明の他の特徴は、上記駆動回路が、さ
らに表示データの所定基準電圧に対する極性を単位期間
毎に反転させるための極性反転信号作成部を備え、前記
n行m列マトリクスのパーシャル表示領域以外の全画素
は、合計(n−s)/kフレーム期間よりなる1背景表
示期間かけて、それぞれが1回選択され、次の1背景表
示期間の到来を前記極性反転信号作成部が検出し前記背
景表示データの極性を反転させることである。
【0018】以上のような駆動方法、駆動回路を採用す
れば、液晶表示パネル等の表示パネルを備える表示装置
において、パネル自体の構成を変更することなく、パネ
ルの任意の位置にパーシャル表示を行わせることができ
る。また、パーシャル表示の行われない背景領域につい
ては、1フレーム期間中に所定のk行のみ選択すること
で必要に応じて消費電力の低減を図ることができる。ま
た背景領域において1フレーム期間中に選択されない上
記k行以外の領域は、所定周期をかけて背景表示データ
が書き込まれる。背景表示データは、通常、文字や記号
などの特別な情報がなく、情報自体に変化がないので頻
繁に書き込む必要がない。また、このようなデータであ
れば、各画素への書き込み周期がある程度長くなっても
表示の劣化が少ない。なお、背景表示データとして特に
オフ表示データを採用することとすれば表示内容の劣化
は非常に小さい。さらに、所定周期毎に背景表示データ
を書き込む際、例えば液晶表示パネルに有効な表示デー
タの極性反転を行うことで、直流成分の印加により劣化
する液晶など、表示素子の劣化を確実に防止することが
できる。
【0019】本発明の他の特徴は、上記表示装置の駆動
方法において、前記パーシャル表示命令が出されると、
1フレーム期間中に前記n行m列の全画素を選択して通
常表示する際の単位クロックとなる画素クロックより
も、周波数の低い画素クロックを単位クロックとして用
い、1フレーム期間中に前記パーシャル表示領域の全画
素にパーシャル表示データを書き込み、前記背景領域の
うちの前記k行m列の画素に背景表示データを書き込む
ことである。
【0020】本発明の他の特徴は、上記表示装置の駆動
方法において、前記パーシャル表示命令が出され、前記
背景領域のうちの、前記k行m列の画素以外の行に対す
る選択期間の到来を検出すると、行選択パルスの転送速
度を増大することである。
【0021】また、本発明の表示装置の駆動回路に係る
他の特徴は、上記駆動回路において、さらに、1フレー
ム期間中に前記n行m列の全画素を選択して表示データ
を書き込んで通常表示させる際の単位クロックを分周す
る分周回路を有し、前記パーシャル表示命令が出される
と、前記分周回路からの分周画素クロックを単位クロッ
クとして用い、1フレーム期間中に前記s行m列の画素
への前記パーシャル表示データの書き込み制御、及び、
前記k行m列の画素への前記背景表示データの書き込み
制御を行うことである。
【0022】また、本発明の駆動回路に係る他の特徴
は、上記駆動回路において、前記パーシャル表示行検出
部及び前記背景表示行検出部での表示行検出信号に基づ
いて、前記背景領域のうち、前記k行m列の画素以外の
行に対する選択期間の到来を検出して、前記行クロック
の周波数を増大する行クロック制御部を備えることであ
る。
【0023】このように背景領域において1フレーム期
間中には1部のラインのみ選択し、他のラインは選択し
ない。また、この選択しないライン合計(n−s−k)
については、順に転送し各行に送出すれば行選択が実行
される行選択パルスの転送速度を増大させる。転送速度
の増大は、例えば行クロックの周波数を増大することで
実現できる。これによりパーシャル表示モードの際に
は、1フレーム期間中選択する行が少なくて済み、各行
当たりの選択時間を長くできる。従って、その分動作ク
ロックを低下させることが可能で、パーシャル表示モー
ドの際における表示装置、特にデジタル信号処理回路に
おける消費電力を低減することができる。
【0024】また、本発明の他の特徴は、モード切替タ
イミング制御部などによって、通常表示モードからパー
シャル表示モードへの移行命令が出されると、該命令の
次の1フレームは前記n行m列マトリクスの全画素への
表示データを背景表示データに変更し、その次のフレー
ムから、前記ドライバ制御信号発生部での前記ドライバ
制御信号の発生をスタートさせることを特徴とする。
【0025】このような制御により、パーシャル表示命
令が出されてから、一旦、n行m列マトリクスの全画素
に背景表示データを書き込んでから、パーシャル表示モ
ードに移行することになり、背景領域において長期間選
択されることのない画素から、書き込まれていた通常デ
ータが徐々に失われていく現象が起こらなくなる。
【0026】また、以上に説明した表示装置としては、
例えば液晶表示装置が適用可能である。
【0027】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態(以下実施形態という)について説明す
る。
【0028】[基本構成]図1は、本発明に係る表示装
置の概略構成を示している。この表示装置は、例えば携
帯電話に搭載されるLCDなどの平面表示装置であり、
一対の基板間に液晶が封入されて構成された液晶表示
(LCD)パネル200と、このLCDパネル200を
駆動する駆動回路100と、駆動回路100及びLCD
パネル200に必要な電源電圧(例えばVDD1、VD
D2、VDD3)を供給する電源回路300を備える。
【0029】LCDパネル200は、各画素にスイッチ
素子として薄膜トランジスタが設けられ、この薄膜トラ
ンジスタのオンオフを行方向に延びるゲートラインで制
御し、この薄膜トランジスタを介して列方向に延びるデ
ータラインから各画素に表示データを供給することで、
画素毎の表示が可能なアクティブマトリクス型LCDパ
ネルである。また、パネルの表示部の周辺には、ゲート
ラインを順に制御する垂直方向ドライバ(Vドライバ)
210、所定タイミングでデータラインに表示データを
供給する水平方向ドライバ(Hドライバ)220が形成
されている。但し、このVドライバ210及びHドライ
バ220は、パネル200上に形成されるものには限ら
れず、IC化される駆動回路100の一部又は独立の回
路で形成される場合もある。
【0030】駆動回路100は、供給されるRGBデジ
タルデータをラッチするラッチ回路101、ラッチデー
タをアナログデータに変換するデジタルアナログ(D/
A)変換回路102、変換されたアナログデータを増幅
してR,G,Bアナログ表示データとしてLCDパネル
200のHドライバ220に対して供給するアンプ10
4を備える。駆動回路100は、また、図示しないCP
Uから命令を受け取って命令に応じた制御信号を出力す
るCPUインターフェース(I/F)回路106と、タ
イミングコントローラ(T/C)400を備える。I/
F回路106は、図示しないCPUから送出される命令
を受け取ってこれを解析し、命令に応じた制御信号を出
力する。CPUから送出される命令は、パワーセーブ制
御命令の他、表示パネルでの表示位置の調整命令やコン
トラスト調整命令などである。
【0031】T/C400は、ドットクロックDOTCLK、
水平同期信号Hsync、垂直同期信号Vsync等のタイミング
信号に基づき、LCDパネル200のVドライバ210
やHドライバ220の動作及び表示に必要なタイミング
信号、制御信号を発生する回路であり、後述するよう
に、本実施形態では、任意の位置でのパーシャル表示を
可能とし、かつ、必要に応じてその際の消費電力の低減
を可能としている。
【0032】n行×m列マトリクスの画素を備えるLC
Dパネル200を例に挙げて説明する。本実施形態にお
いて、通常表示モードには、1フレーム期間中に全画素
を駆動するが、各行を順に選択し、同時にm列のデータ
ラインに所定表示データを供給し、各行に対応する画素
に表示データを書き込み、これを全n行について行うこ
とで、図2(a)に示すように全画面表示を行う。
【0033】例えばCPUからパワーセーブ命令によっ
てパーシャル表示モードに移行すると、図2(b)のよ
うに全n行のうちの任意のs行m列だけがパーシャル表
示領域202となって所定のパーシャル表示を行い、他
の領域は背景表示領域(背景領域)204となり背景表
示(オフ表示)を行う。液晶層を挟んで設けられる共通
電極と画素電極との間の電圧が0Vであると(オフ
時)、白が表示されるノーマリホワイトモードLCDの
場合には、上記背景領域204ではオフ表示に相当する
白が表示される(白ラスタ表示が行われる)。
【0034】本実施形態において、背景領域204は、
パーシャル表示期間中、ずっとオフしているのではな
く、図2(c)のように、所定期間毎に、行毎に順に選
択され、対応画素に白表示データを書き込んでいる。白
表示は、ノーマリホワイトの場合、原理的には電極間に
電圧を印加しないことで実現されるが、実際には共通電
極と白を表示する各画素電極との間に数ボルトの電圧を
印加している。従って、実際の装置でのオフ表示に相当
する電圧を白表示データとして背景領域204の各画素
電極に画素トランジスタを介して書き込む。
【0035】画面が100行×100列(n,m=10
0)のマトリクスLCDの場合であって、パーシャル表
示領域202が25(s=25)×100の画素領域
で、背景領域204が75×100の場合を例に説明す
ると、ある1フレーム期間中、背景領域204のうち所
定k行についてはパーシャル表示領域202と同様に選
択して、そこに背景表示データ(背景領域は白表示デー
タ)を書き込む。次の1フレーム期間中には、背景領域
204の内の他のk行を選択し、そこに白表示データを
書き込む。
【0036】上記例では背景領域が75行であり、k=
1の設定の場合、背景領域204では75フレーム
((n−s)/kフレーム)に1回対応する行204w
が順次選択され、白表示データが書き込まれることとな
る。従って、背景領域204の各行は、75フレーム後
に再び選択されるまで選択されることなく、書き込まれ
た白表示を維持する。
【0037】また、背景領域204は、複数フレーム
((n−s)/kフレーム)期間かけて全画素に白デー
タが書き込まれるが、その内のある行204wについて
着目すると、該任意フレーム((n−s)/kフレー
ム)期間の次の複数のフレーム((n−s)/kフレー
ム)期間には、同一行に対し、先の該任意フレーム
((n−s)/kフレーム)期間とは極性の反転(共通
電極電圧を基準として極性が反転)した白表示データを
書き込んで反転駆動を行っている。
【0038】図3は、本実施形態の表示装置における通
常表示モードからパーシャル表示モードへの移行時の動
作を示している。図1のI/F回路106が通常表示モ
ードであると判断している場合、図3(a)のようにL
CDパネル200は、全画面を用いて通常表示を行う
(S1)。CPUからパーシャル表示制御命令が送られ
てくると、I/F回路106がこれを解析してパーシャ
ル表示制御信号を発生し、パーシャル表示モードに切り
替わる(S2)。なお、スイッチなどが設けられている
場合に、これを機器使用者が切り替えることで同等のパ
ーシャル制御信号が発生し、パーシャル表示モードに移
行してもよい。
【0039】装置がパーシャル表示モードに切り替わっ
た後、直接、上述のようなパーシャル及び背景表示を行
っても良いが、本実施形態では、通常表示からパーシャ
ル表示への移行に際して、一旦全画面をオフ表示させて
いる。具体的には、移行時の1フレームは、まず、通常
通り各画素を選択して白表示データを書き込み白ラスタ
表示を行う(S3、図3(b))。
【0040】このような制御をおこなうのは、パーシャ
ル表示に切り替わった際、背景領域で通常表示時の表示
が徐々にオフ表示状態へ変化していくことを防ぐ為であ
る。つまり、通常表示からパーシャル表示に切り替わっ
た時、背景領域204の画素には、前の通常フレームの
画素表示データが書き込まれている。ところが背景領域
204では、上述のように1フレーム毎には選択されな
い。従って、たとえ各画素に設けられている画素トラン
ジスタが次にゲートラインが選択されるまでオフ制御さ
れていても、トランジスタのOFFリーク電流のため、
画素表示データは徐々にドレインラインに抜けてゆき、
液晶層を挟んで対向する共通電極の電位に近づいてい
く。つまり、背景領域204では、通常表示フレームか
ら切り替わった際に、数秒かけて徐々にオフ表示(白ラ
スタ)に変化することとなり、このようなゆっくりとし
た表示の変化は、装置使用者にとって好まれないことが
多い。そこで、パーシャル表示に切り替わる前に、一旦
全画面に白表示データを書き込んで白ラスタ表示をさせ
ることで、パーシャル表示時には、全ての画素は、オフ
状態である白表示状態から変化することになり、パーシ
ャル表示時の背景領域204における表示劣化をなくす
ことができる。なお、以下において、LCDパネル20
0としては、特に言及しない限り、ノーマリホワイト型
であり、白表示とは実質的にオフ表示であるものとして
説明する。
【0041】一旦、全画面白ラスタ表示を行った後、L
CDパネル200では、図3(c)のようなパーシャル
表示が行われる(S4)。本実施形態において、LCD
パネル200でのパーシャル表示は、パーシャル制御信
号に基づいて図1のT/C400が後述するような制御
信号、タイミング信号を発生することで実行でき、LC
Dパネル200にはパーシャル表示に対応するための特
別な構成を備えなくても実現できる。
【0042】パーシャル表示モードにおいてパーシャル
表示領域は、通常表示と同様に1フレーム中に各行が選
択され表示データが書き込まれる。本実施形態に係る背
景領域204の駆動方法1〜4については、以下に図3
(c)を参照して説明する。各駆動方法のより具体的な
駆動波形の例については、図9〜図15及び図18を参
照して後述する。
【0043】なお、パーシャル表示モードから通常表示
モードへの復帰は、CPUなどから通常表示制御命令が
送られ、図1のI/F回路106がこれを解析し、その
結果に応じて、通常表示制御信号の発生又はパーシャル
表示制御信号の出力停止などを行うことで達成される
(図3、S5)。
【0044】(駆動方法1)方法1において、パーシャ
ル表示領域202は1フレーム期間中に全s行(ゲート
ライン)を順次選択して所定の表示データを書き込み、
背景領域204では、同じ1フレーム期間中に、領域2
04のk行のみ選択して白表示データを書き込む。つま
り、本駆動方法1では、1フレーム期間中にパーシャル
表示領域202の全s行と、背景領域204のk行との
合計s+k行を順に選択し、選択された行に対し、m列
のデータラインに所定タイミングで表示データを送出す
ることで、対応する画素に対応する表示データを順次書
き込む。
【0045】そして、パーシャル表示領域202が25
行、背景領域204が75行でk=1である場合、1フ
レーム期間に、26行(25行+1行)が順に選択さ
れ、背景領域204の他のライン204tは、図1のT
/C400の作成する信号のうち、後述する制御信号で
ある垂直マスク信号(VMASK)に基づいて選択が禁止さ
れる。
【0046】次のフレームには、パーシャル表示領域2
02は再び全s行が選択され表示データが書き込まれる
(但し、表示データは、ライン反転、1フレーム反転に
より極性が1ライン毎、1フレーム毎に変化する)。ま
た、背景領域204では、前フレームで白表示データを
書き込んだkラインと異なるkラインが選択され、白表
示データが書き込まれる。従って、全100行でパーシ
ャル表示領域202の行数sが25、背景領域204で
の1フレーム当たりの選択行数kが1であれば、上述の
ように、パーシャル表示領域202は、各フレームで全
領域202に表示データが書き込まれ、背景領域204
では、75フレームかかって全ての領域に白表示データ
が書き込まれることとなる。
【0047】また、k=1で、背景領域204におい
て、前のフレームで選択された1ラインと隣接する1ラ
インが次フレームに選択される場合には、隣接するライ
ンには逆極性の白表示データを書き込んでライン反転駆
動を行う。
【0048】さらに、複数((n−s)/k)フレーム
期間(1背景表示期間)かけて(上記例では75フレー
ム)、背景領域204の全画素に白表示データが書き込
まれたら、次の(n−s)/kフレーム期間には、同一
行に逆極性の白表示データを書き込む。
【0049】また、背景領域では、1ライン毎かつ、1
背景画面毎に極性を反転して白表示を行うことで、背景
領域においても液晶に直流電圧成分がずっと印加される
ことが防がれ、液晶の劣化を防止している。
【0050】駆動方法1では、パーシャル表示モードに
際して、以上のような手順を繰り返してパーシャル表示
及び背景表示を行う。
【0051】なお、駆動方法1では、各画素を点順次駆
動した場合も、線順次駆動した場合でも適用可能であ
る。点順次駆動の場合には、あるパーシャル表示領域及
び背景領域のいずれにおいても、対応する行(ゲートラ
イン)が選択された際、データラインに順次表示データ
を送出し、線順次駆動の場合には全データラインに一斉
に書き込むべき表示データを送出する。
【0052】(駆動方法2)1フレーム期間中に、パー
シャル表示領域202の全s行と背景領域204のk行
が選択され表示データが書き込まれる点は、上記方法1
と共通するが、方法2では、パーシャル表示領域202
の全s行の画素を点順次駆動(又は線順次駆動)して表
示データを書き込んだ後、全データライン(m列)に白
表示データを供給してから背景領域204のk行を選択
する。より具体的には、パーシャル表示領域202につ
いて駆動を終えた後、次の1水平走査期間(1H:1ゲ
ートライン選択期間)において、m本のデータライン全
てに白表示データを書き込んでから、背景領域204の
k行のゲートラインを選択する。これにより選択された
ゲートラインの画素トランジスタがオンし、データライ
ンに供給されている白表示データを取り込み、対応する
画素は白を表示する。
【0053】この背景領域204において選択されて白
表示データの書き込まれる行は、上記方法1と同様に、
1フレーム毎に変化し、かつ前フレームと次フレームと
で背景領域204の選択行が隣接する場合、隣接行で白
表示データの電圧が互いに逆極性となるようにする。
【0054】背景領域204については複数フレームで
全領域に白表示データが書き込まれ、1背景画面毎に同
一行に書き込まれる白表示データの電圧極性が反転され
るのは上記方法1と同様である。
【0055】上記駆動方法1では、パーシャル表示領域
202に対する行選択終了後、同一1フレーム期間中に
選択される背景領域204での行の選択期間が到来する
までHドライバ220が動作を停止し、対応する行を選
択した後、再び動作を停止する。これに対し、本駆動方
法2では、パーシャル表示領域202に対する行選択終
了後、続く1H期間だけHドライバ220を動作させて
各データラインに白表示データを書き込めば、残りの背
景領域204の選択期間中は動作を停止させることがで
きる。そして、このような制御は、上述の駆動方法1と
同様にT/C400における最小限の構成の変更、追加
により容易に実現することができる。
【0056】(駆動方法3)駆動方法3では、プリチャ
ージ制御信号を利用して背景領域204のk行に白表示
データを書き込む。アクティブマトリクス型のLCDで
は、通常の場合、1H期間中、対応するゲートラインを
選択して画素トランジスタをオンさせ、その際データラ
インに印加される表示データを画素トランジスタを介し
て各画素に書き込むことで画素毎の表示を行っている。
しかし、ライン反転駆動方式の場合には、特に、1H毎
にデータラインに印加される表示データの極性が反転す
るため、1Hの切り替わり後、データラインの電圧が、
早く確実に次に表示すべき表示データの電圧になること
が望まれる。そこで、予め続く1Hでデータラインに書
き込む表示データ電圧に近い電圧を各データラインに書
き込むプリチャージが行われている。特に、薄膜トラン
ジスタの能動層に多結晶シリコンを用いるp−SiTF
TLCDでは、TFTの動作負荷の軽減等の目的のた
め、図3に示すように専用のプリチャージドライバ23
0をLCDパネル200に他のドライバ210、220
と共に形成しておき、プリチャージ駆動を行う。
【0057】本実施形態の駆動方法3では、このような
プリチャージのために利用されるプリチャージ制御信号
及びプリチャージデータを背景領域204での背景表示
にも利用する。つまり、あるフレーム期間中に背景領域
204の選択すべき行の選択タイミングになる際、後述
するように、図1のT/C400に、その1Hの開始直
前にプリチャージ制御信号(PCG)を発生させ、この
制御信号に応じて各データラインに白表示データに相当
するプリチャージデータを書き込む。なお、パーシャル
表示領域202では、プリチャージ制御信号によって各
データラインに、任意の行が選択される直前に、その行
において表示すべきパーシャル表示データのレベルに応
じた所定のプリチャージデータが供給される。なお、こ
の所定プリチャージデータはパーシャル表示データのレ
ベルに関係なく、一定レベルに設定してあってもよい。
【0058】背景領域204において1フレーム毎に選
択する行(ゲートライン)を変更すること、ライン毎に
白表示データの極性を反転すること、1背景画面毎に白
表示データの極性を反転する点は上記方法1及び2と同
一である。
【0059】このようにプリチャージ制御信号を利用し
て背景領域204のk行への白表示データを書き込むこ
ととすれば、背景表示期間中に、Hドライバ220を制
御する必要がなくなり省電力化に寄与することが可能と
なる。
【0060】(駆動方法4)本実施形態において方法4
は、1フレーム期間中に背景領域204の選択するk行
についての駆動方法は、上記方法1〜3のいずれかで実
行し、選択しない(n−s−k)行の選択期間に相当す
る間は、1H期間の長さを制御するパルス(例えば行ク
ロック)の周波数を高め、行ドライバ(Vドライバ21
0)内で各行選択パルスを高速転送してしまう。
【0061】このような駆動を行うことで、1フレーム
期間中に表示する行数がs行+k行の場合には、通常動
作(n行駆動)の時よりも、より遅い周波数で各行を駆
動することが可能で、動作周波数に消費電力の依存する
デジタル処理系の回路での消費電力低減が可能となる。
【0062】また、1フレーム期間中に背景領域204
内で選択しない行に相当する期間は、Vドライバ210
を停止させるのではなく、Vドライバ210内で出力す
れば各行が選択される選択パルスを該行には出力せず高
速転送する。従って、次に、目的とする行に選択パルス
を出力して該行を駆動する際に、特別なパルス送り出し
動作などをする必要が無く、直ちに必要な行(ゲートラ
イン)に選択パルスを出力することができる。
【0063】このように、パーシャル表示モードの際
は、Vドライバが行を選択するための選択パルスの転送
周波数を一部増大し、それによって、表示装置全体の動
作周波数を低下させる。よって、LCDパネル200の
内蔵ドライバ等の設計変更を行うことなく、駆動周波数
の低減による消費電力の低減を達成することが可能で、
パワーセーブモードにおいてパーシャル表示をすること
が可能となる。
【0064】(駆動回路)次に、上述のような駆動を実
現する本実施形態に係る駆動回路の構成例について説明
する。図4は図1の駆動回路100の中のT/C400
の構成、図5は、本実施形態においてLCDパネル20
0に内蔵するVドライバ210の構成を示している。
【0065】T/C400には、ドットクロック(DOTC
LK)、水平同期信号(Hsync)、垂直同期信号(Vsync)
及びパーシャル表示制御信号(PARTIAL)が供給されて
おり、これらに基づいて、水平クロック(CKH)、水平
スタートパルス(STH)、プリチャージ制御信号(PC
G)、ゲートライン選択制御信号(ENB)、垂直クロック
(CKV)、垂直スタートパルス(STV)、極性反転制御信
号(FRP)を作成し、これをLCDパネル200のVド
ライバ210、Hドライバ220に供給する。
【0066】Hカウンタ12は、分周回路11を経て供
給されるドットクロック(DOTCLK)をクロックとしてこ
れをカウントする。そしてHカウンタ12は、アンドゲ
ート31を介して1H期間に1回に出力される水平同期
信号(Hsync)と後述する1H幅制御回路19からのH
リセット信号(Hreset)によりカウント値がリセットさ
れるため、1H期間毎にドットクロックをカウントす
る。
【0067】上記分周回路11は、図6に示すような構
成で2段のF/F111、112とアンドゲート11
3、115、インバータ114及びドットクロックと分
周クロックとを選択して出力するオアゲート116を備
える。そして、上記駆動方法4のように背景領域204
について1フレーム期間中にk行しか選択しないことと
した場合に、通常のドットクロック(DOTCLK)を分周
し、Hカウンタ12、後述するVカウンタ34及びフレ
ームカウンタ47に対しその分周クロックを供給するこ
とにより、パーシャル表示モードの際に回路の動作速度
を低下させて消費電力を下げるために用いられる。
【0068】Hカウンタ12のドットクロックカウント
値は、デコーダ13でデコードされ得られたパルス信号
がフリップフロップ(F/F)20、アンドゲート27
を介して、水平クロック(CKH)として出力され、LC
Dパネル200のHドライバ220に供給される。
【0069】デコーダ14は、Hカウンタ12のドット
クロックカウント値に基づいて各1水平走査期間中のス
タートタイミングを決めるパルスを発生し、これがF/
F21及びアンドゲート28を介して水平スタートパル
ス(STH)として出力される。
【0070】デコーダ15は、Hカウンタ12のドット
クロックカウント値に基づいて、1水平期間の開始直前
のタイミングを求めてパルス信号を作成する。このパル
ス信号は、F/F22及びアンドゲート29を介して、
1Hの開始直前に、データラインの電圧を続く1H期間
の表示データ電圧に近づけるためのプリチャージ制御信
号(PCG)として出力される。
【0071】デコーダ16は、Hカウンタ12のドット
クロックカウント値に基づいて、各ゲートラインの選択
許可期間を制御するタイミングを求め、これがF/F2
3及びアンドゲート30を介し、ゲートライン選択制御
信号(ENB)として出力される。この制御信号(ENB)
は、1Hの開始直前にデータラインに対して行われる上
記プリチャージ期間中に、ゲートラインが選択され画素
トランジスタがオンしてプリチャージデータが各画素に
書き込まれることを禁止するための制御信号である。こ
のゲートライン選択制御信号(ENB)は、図5に示すL
CDパネル200のVドライバ210に供給される。
【0072】図5に示すVドライバ210は、パネルの
ゲートライン数(n)に応じ、後述する垂直クロック
(非反転CKV、反転CKV)をクロックとして、垂直スター
トパルス(STV)を順次シフトする複数段のシフトレジ
スタ251、252・・・、y番目とy+1番目のシフ
トレジスタ出力の論理積を出力するアンドゲート26
1、262・・・、ゲートラインへの各最終出力ゲート
271、272・・・を有し、上記ゲートライン選択制
御信号(ENB)がこの最終出力ゲート271、272・
・・の一方の入力端に供給されている。そして、この制
御信号(ENB)は、1H期間の開始直前のプリチャージ
期間中にLレベルとなるため、ゲートラインへのゲート
選択信号の出力が制御信号(ENB)のLレベルの間、禁
止される。
【0073】Hカウンタ12でのドットクロックカウン
ト値をデコードするデコーダ17からの出力は、F/F
24を介してアンドゲート44の一方の入力端に供給さ
れている。このアンドゲート44の他方の入力端には、
分周回路11を介してドットクロック(DOTCLK)が供給
されている。通常表示状態において分周回路11で分周
は行われないので、このゲート44のアンド出力はドッ
トクロックとほぼ等しく、これがクロックとして供給さ
れるF/F41のQ端子からは、1H毎にレベルの変化
する信号が得られ、これは垂直クロック(CKV)として
LCDパネル200のVドライバ210に出力される。
【0074】デコーダ18は、Hカウンタ12のドット
クロックカウント値に基づいたパルス信号を発生し、こ
れは、1H毎に表示データを反転させるための反転制御
信号(FRP)を出力するためのF/F40にクロックを
供給するアンドゲート43に1入力としてF/F25を
介して供給されている。
【0075】1H幅制御回路19は、各ゲートラインの
1選択期間に対応する1H期間に1回Hリセット信号
(Hreset)を発生し、後述のアンドゲート32及びVカ
ウンタ34と共に行クロック作成部の一部として機能す
る。また、上記駆動方法4において説明したように、T
/C400内で、1H期間、1V(1フレーム)期間の
基準となるHリセット信号(Hreset)の出力タイミング
を速め、背景領域において選択されない行についてデー
タ処理期間を短縮する。これにより、図5のVドライバ
でのゲート選択パルスの転送速度が向上する。
【0076】この1H幅制御回路19は、図7に示すよ
うな構成であり、例えばHカウント値が高速リセット設
定値「10」の時、Hを出力するデコーダ191、Hカ
ウントが通常リセット設定値「120」の時、Hを出力
するデコーダ192、これらデコーダ191、192の
出力と、後述するVマスク信号(VMASK)との反転、非
反転信号とのアンドをとるゲート193、195、2つ
のアンドゲートのオアをとるオアゲート196を有す
る。背景領域204であるため、後述するVマスク信号
(VMASK)がLレベルで、該当期間中での選択が行われ
ない期間には、インバータ194によって反転マスク信
号がアンドゲート193に供給され、アンドゲート19
3からのデコーダ191の出力が許可される。よって、
通常、カウント値がm(例えばm=120、但しここで
mは帰線期間を含む)で出力されるHリセットパルス
(Hreset)を、Hカウンタが10まで数えたところで出
力することができる。
【0077】Vカウンタ34は、アンドゲート32の出
力をクロックとして受け、アンドゲート33の出力によ
りリセットされる。アンドゲート32には、1H幅制御
回路19からのHリセットパルス(Hreset)と、分周回
路11を介して供給されるドットクロック(DOTCLK)と
が入力されており、このVカウンタ34は、1Hに1回
Hとなるパルスをカウントし、1V期間毎に垂直同期信
号(Vsync)に応じてそのカウント値をリセットする。
【0078】デコーダ35は、Vカウンタ34でのカウ
ント値に基づいて1垂直走査期間(1V)に1回、1V
期間のスタートを示す垂直スタートパルス(STV)をF
/F37を介して出力する。
【0079】デコーダ36は、Vカウンタ34でのカウ
ント値に基づいて、該カウント値がLCDパネル200
のライン数(ゲートライン数n)に応じた数値になると
Vリセットパルス(Vreset)をF/F38を介して出力
する。このVリセット信号(Vreset)は、F/F40の
リセット端子に供給されて1H及び1フレームごとに表
示データの極性を反転させる反転パルス(FRP)をリセ
ットし、またF/F41のリセット端子にも供給されて
上述のVクロック(CKV)をリセットする。さらに、こ
のVリセットパルスは、ドットクロック(DOTCLK)との
論理積をとるアンドゲート42に供給され、F/F39
は、このゲート42のアンド出力をクロック端子に受け
て動作することで、F/F39からは1フレーム毎に反
転するQ出力が得られる。
【0080】EXORゲート45は、上記F/F39及
び40の出力の排他的論理和をとり、これが極性反転パ
ルス(FRP)としてLCDパネル200のHドライバ22
0に出力される。
【0081】さらに、本実施形態では、図4の下側に記
載されているように、フレームカウンタ47、フレーム
カウント値に応じてマスク信号(VMASK)を生成・出力
するマスク生成回路48及びF/F50、フレームカウ
ント値をデコードしてフレームカウンタをリセットする
ためのデコーダ49及びF/F51を備える。
【0082】フレームカウンタ47は、Vリセット(Vr
eset)、Hリセット(Hreset)及びドットクロックのア
ンドをとるアンドゲート46からの出力をカウントす
る。アンドゲート46からは、1V期間中に1回、即ち
1フレーム期間に1回Hレベルとなる出力が得られるた
め、フレームカウンタ47は、このアンド出力をカウン
トすることでフレーム数をカウントし、結果をMASK
生成回路48とデコーダ49に出力する。
【0083】MASK生成回路48は、図8に示すよう
な構成で、パーシャル表示行の到来タイミングを検出す
るパーシャル表示行検出部に相当するコンパレータ48
2、背景領域内でオフ表示データを書き込む行の到来を
検出する背景表示行検出部に相当するコンパレータ48
1及び加算回路483を備え、また、オアゲート484
及び485、インバータ486を備える。加算回路48
3は、任意に設定可能な設定値、例えば「25」をフレ
ーム(F)カウント値に加算してコンパレータ481に
出力する。
【0084】コンパレータ481は、Vカウンタ34か
らのVカウント値と、Fカウント値+設定値「25」と
比較し、Vカウント値がFカウント値+設定値「25」
になるとHレベルを出力し、他の値のときはLレベルを
出力する。また、コンパレータ482は、Vカウント値
が、目的とするパーシャル表示位置に応じて任意に設定
された値、例えばここでは「25」より小さければHレ
ベルを出力し、「25」以上でLレベルを出力する。
【0085】よって、オアゲート484からは、Vカウ
ント値が、0−24の期間と、Fカウント値+25の期
間だけHレベルが出力され、オアゲート485からは、
後述するパーシャル表示スタート信号(SPART)がHレ
ベル(パーシャル表示モード)の時だけ、上記ゲート4
84からの出力がVマスク信号(VMASK)として、F/
F50を介して出力される。
【0086】なお、通常表示時には、スタート信号(SP
ART)がLレベルを維持するため、インバータ486を
介してオアゲート485には常時Hが入力されるため、
Vマスク信号(VMASK)はHレベルを維持する。
【0087】Vマスク信号(VMASK)は、アンドゲート
27〜30の一方の入力端に供給されており、Vマスク
信号(VMASK)がLレベルの時には、Hクロック(CK
H)、Hスタートパルス(STH)、プリチャージ制御信号
(PCG)及びイネーブル信号(ENB)の出力を禁止する。
また、Vマスク信号(VMASK)は1H幅制御回路19に
供給されており、1H幅制御回路19は、上述のように
このVマスク信号(VMASK)がLレベルの時だけ、1H
期間をHカウント値が10になったタイミングで、Hリ
セットパルス(Hreset)を出力する。更に、このVマス
ク信号(VMASK)は、アンドゲート43の入力端にも供
給されており、Vマスク信号(VMASK)がLレベルの時
にはF/F40の出力が固定され、結果として極性反転
信号(FRP)のレベルがその期間、固定される。
【0088】デコーダ49には、背景領域204のライ
ン数(n−s)と、パーシャル表示時において1フレー
ム期間中に選択する背景領域204のライン数kとに応
じて[(n−s)/k]が設定される。例えば、ここで
は、n=100、s=25、k=1で、「75」が設定
されており、Fカウント値が75、つまりパーシャル表
示時において75フレーム目にパルスが出力される。こ
のパルスは、F/F51を介してフレームカウンタ47
にFリセットパルス(Freset)として供給され、フレー
ムカウンタ47は、パーシャル表示モードの時は、
[(n−s)/k]フレーム(75フレーム)毎にカウ
ント値がリセットされる。
【0089】F/F52は、図1のI/F回路106か
らパーシャル表示モードになると出力されるパーシャル
表示制御信号(PARTIAL)をD端子に受け、Vリセット
(Vreset)、Hリセット(Hreset)及びドットクロック
のアンドをとるアンドゲート46からの出力をクロック
として動作する。アンドゲート46からは、1V期間に
1回立ち上がるパルス信号が供給されるため、F/F5
2は、パーシャル表示制御信号を受けると次の1V期間
にこれを取り込んでQ端子から出力する。
【0090】F/F52からのQ出力はアンドゲート5
4の一方の入力と、F/F53のD端子に供給されてい
る。また、F/F53はクロックとして、上記F/F5
2と同様にアンドゲート46からの出力を受けており、
F/F53のQ端子からは、パーシャル表示が命令され
てから1V期間が経過した時にHレベルとなるパーシャ
ル表示スタート信号(SPART)が出力され、このスター
ト信号(SPART)は上記マスク生成回路48及び分周回
路11に供給される。また、F/F53の反転Q出力
は、アンドゲート54の他の入力に供給されている。従
って、アンドゲート54からは、パーシャル表示制御信
号(PARTIAL)がHレベルとなった次の1V期間だけH
レベル、他の期間はLを維持するフラッシュ信号(FLAS
H)が出力される。
【0091】上記フラッシュ信号(FLASH)は、オアゲ
ート55、56、57の一方の入力端に供給されてお
り、フラッシュ信号(FLASH)がHになると、各オアゲ
ート55〜57からのR,G,Bデジタル出力が全てH
レベルとなる。
【0092】このR,G,Bデジタル出力の全Hレベル
は、白表示を意味しており、このR,G,Bデジタル出
力が、図1のラッチ回路101等のデジタル処理回路に
出力され、D/A変換回路102、アンプ104を経て
白表示のためのR,G,Bアナログ表示信号としてLC
Dパネル200のHドライバ220に供給される。
【0093】従って、以上のような構成により、パーシ
ャル表示制御信号がHとなると、図3に示したように、
まず、次の1フレームでは、全画面白表示(白ラスタ表
示)となり、命令から1フレーム経過したときに、F/
F53からパーシャル表示スタート信号(SPART)が出
力され、パーシャル表示動作が開始する。
【0094】(表示装置動作)次に、上記構成によって
実現される表示装置の動作タイミングについて、さらに
図9〜11を参照して説明する。なお、図9は通常表示
時、図10は全画面白表示時、図11は上述の駆動方法
1及び方法4が採用されたパーシャル表示時におけるタ
イミングチャートをそれぞれ示している。
【0095】・通常表示 通常表示時には、パーシャル表示制御信号(PARTIAL)
がLレベルを維持するので、Vマスク信号(VMASK)が
Hレベルを維持する。このため、偶数フレーム、奇数フ
レームとも、1H幅制御回路19はデータライン数mに
応じてHリセットパルス(Hreset)を出力するため、1
H期間は一定で、Vクロック(CKV)も一定となる。ま
た、Hクロック(CKH)、Hスタートパルス(STH)、プリ
チャージ制御信号(PCG)、イネーブル信号(ENB)のい
ずれも禁止されることなく出力される。
【0096】従って、図5に示すLCDパネル200の
Vドライバ210は、Vスタートパルス(STV)が出力
されると、1H毎のVクロック(CKV)に従って各ゲ
ートラインを選択する信号を順次発生し、対応するゲー
トラインにイネーブル信号(ENB)がそれぞれHレベル
の期間ゲート選択信号を順に出力していく。また、LC
Dパネル200のHドライバは、Hスタートパルス(ST
H)が出力されると、Vドライバ210によって選択さ
れたゲートラインの各画素に書き込むべき表示データを
Hクロック(CKH)に従って、順次、対応するデータラ
インに出力していく。
【0097】このようにVドライバ210によってゲー
トラインを順に選択し、Hドライバ220から対応して
順にデータラインに表示データを出力してゆき、選択さ
れたゲートラインに接続された画素トランジスタをON
させ、データラインと画素トランジスタを介して各画素
に表示データを書き込む。そして、このような動作を各
フレームで繰り返し、任意の表示を行う。
【0098】なお、表示データは、極性反転制御信号
(FRP)が1H、つまり1ライン毎に反転することでそ
の極性が反転制御されて各画素に印加される。また、偶
数フレームと奇数フレームとでもこの制御信号(FRP)
が反転するため、同一行についてはフレーム毎に極性の
反転した表示データが供給される。
【0099】・白ラスタ表示 上述のように、図1のI/F回路106等からT/C4
00に供給されるパーシャル表示制御信号(PARTIAL)
がLレベル(通常表示)からHレベル(パーシャル表
示)へと変化すると、続く1V期間だけHレベルとなる
フラッシュ信号(FLASH)がアンドゲート54から出力
される。従って、図10に示すように、R,G,B表示
データが1V(1フレーム)期間全て白データとなる。
この白ラスタ表示の際、他のタイミング信号は、図9に
おいて説明した通常表示時と変わらないので、Vドライ
バ210は、通常表示時と同様にVスタートパルス(ST
V)が出力されるとゲートラインを順に選択し、Hドラ
イバ220が、Hスタートパルス(STH)が出力される
と、各データラインに順次白データを出力する。従っ
て、1フレーム期間は、画面全てに白が表示される。
【0100】・パーシャル表示(駆動方法1及び駆動方
法4) 図11は、図4に示すような構成によって実現される駆
動方法のパーシャル表示時の動作を示しており、上述の
駆動方法1と駆動方法4の両方が実行されている。つま
り、所定の位置へのパーシャル表示、残りの背景領域で
の白表示、に加え、1フレーム期間中の動作速度を低下
させて駆動回路における消費電力低減を図っている。1
フレーム期間における動作速度の低下は、図4の1H幅
制御回路19によるVドライバの高速転送制御と、分周
回路11の分周信号をドットクロック(DOTCLK)として
使用することで可能となっている。
【0101】パーシャル表示制御信号(PARTIAL)がH
レベルに変化すると、上述のように最初の1フレームで
は画面全体に白が表示され、次のフレームになるとパー
シャル表示スタート信号(SPART)が、LレベルからH
レベルに変化する。従って、図6に示す構成の分周回路
11では、アンドゲート115からのドットクロック
(DOTCLK)の出力が禁止され、ここでは、F/F111
及び112によって4分周されたドットクロック(以下
分周ドットクロック)がアンドゲート113及びオアゲ
ート116を介して出力される。この4分周ドットクロ
ックに従って動作する回路はその動作速度が4分の1と
なり、図11に示すように作成される制御信号(CKH、C
KV、ENB、STH、FRP等)も1/4の周波数となる。
【0102】また、MASK生成回路48では、コンパ
レータ482及びコンパレータ481からの比較出力が
オアゲート485によって選択され、図8のように、コ
ンパレータ482及び加算回路483に対する設定値を
パーシャル表示位置が1〜25ラインとなるように設定
した場合、Vカウント値が0〜24の期間と、フレーム
カウント値+25の期間HレベルとなるVマスク信号
(VMASK)が出力される。ゲートラインを1行目から順
に選択していくVドライバ210には、まず、パーシャ
ル表示が行われる1〜25ラインまでの間、Vマスク信
号(VMASK)に基づいて作成されたイネーブル信号(EN
B)が供給される。従って、この期間(パーシャル表示
期間)は、Vドライバ210にHレベルのイネーブル信
号(ENB)の出力が許可され、各ライン(行)への選択
パルスの出力が許可される。よって、上記4分周ドット
クロックに基づいて作成された通常時の1/4の周波数
のVクロック(CKV)に従って動作する点を除き、Vド
ライバ210は、通常表示時と同様、イネーブル信号
(ENB)がHレベルの期間、各ゲートラインにゲート選
択パルスを出力する。また、Hドライバ220において
も、Hクロック(CKH)及びVクロック(CKV)等が通常
時の1/4の周波数である点を除いて、通常時と同様
に、1H期間中、データラインに選択されたゲートライ
ンに対応した画素に書き込む表示データ(パーシャル表
示データ)を順次出力する。
【0103】マスク生成回路48は、Vカウント値がパ
ーシャル表示領域外になるとVマスク信号(VMASK)を
Lとする。従って、このVマスク信号(VMASK)がLの
期間はVドライバ210によるゲートラインの選択は禁
止され、極性反転信号(FRP)の反転動作は、直前の状
態を維持する。
【0104】また、Vマスク信号(VMASK)がLレベル
になると、1H幅制御回路19は、例えば、図7におい
て、通常Hカウント値が120になると出力していたH
リセットパルス(Hreset)をHカウント値が10になっ
た時点で出力する。従ってHリセットパルス(Hreset)
の出力周期が速くなり、Hカウンタ12でのカウント処
理が速くなり、Hカウント値に応じて作成されるF/F
41からのVクロック(CKV)の周期が、図11に示さ
れるように短くなる。ここで、図5に示すように、LC
Dパネル200のVドライバ210では、シフトレジス
タ251・・がこのVクロック(CKV)をシフトクロッ
クとして動作しているため、Vクロック(CKV)が速ま
ることで、その期間、Vドライバ210内でのシフトレ
ジスタ転送速度が速まる。
【0105】背景表示期間において、マスク生成回路4
8のコンパレータ481が背景領域で選択すべきライン
を検出すると、図11に示すように該当するライン選択
期間だけVマスク信号(VMASK)をHレベルとする。こ
れにより、Vドライバ210は、Vマスク信号(VMAS
K)Hレベル期間中、パーシャル表示期間と同様に、対
応するゲートラインに選択信号を出力する。また、Hド
ライバ220は、Hスタートパルス(STH)が出力され
ると、供給されている白表示データを極性反転制御信号
(FRP)によって決まる極性で順次データラインに書き
込む。従って、背景領域204の所定のラインが1フレ
ーム期間中にパーシャル表示領域と同様に選択されここ
に白表示データが書き込まれる。
【0106】図11において、上段の偶数フレームに続
く下段の奇数フレームでは、パーシャル表示期間中にお
ける動作は、極性反転制御信号(FRP)が偶数フレーム
と逆転していて、各画素に偶数フレームの時と逆極性の
表示データが書き込まれる点を除くと同じである。背景
表示期間においては、奇数フレームでは、一旦Lレベル
となったVマスク信号(VMASK)が再びHレベルになる
タイミングが1H期間遅い。これは、図8のマスク生成
回路48において、Fカウント値が前フレーム(偶数フ
レーム)より1つ多いためであり、前フレームで選択さ
れた次のラインが選択されている。また、このとき、H
ドライバ220からは、極性反転制御信号(FRP)のレ
ベルが偶数フレーム時と逆であるため、前フレームと逆
極性の白表示データが各データラインに出力され、選択
されたゲートラインに対応する画素に書き込まれる。
【0107】以上の動作を繰り返し行うことで、図3
(c)に示すようにパーシャル表示領域202には、1
フレーム毎に表示データが書き込まれ、また背景領域2
04では、選択されないライン(ゲートライン)に相当
する期間(204t)はVドライバ210内で高速転送
が行われ、所定ラインだけが選択され白表示データが書
き込まれる。そして、背景領域204では、図8のよう
な設定の場合には、75フレームで全領域に白表示デー
タが書き込まれる。更に、次の75フレームには、極性
反転制御信号(FRP)のレベルが前の75フレームの時
と反転するので、同一のゲートラインには、75フレー
ム前とは極性が逆の白表示データが書き込まれる。
【0108】・パーシャル表示(駆動方法1) 次に、図12を用いて駆動方法1のみの場合の具体的な
動作タイミングを説明する。駆動方法1では、上述のよ
うにVドライバ210において高速転送を実行せず、図
4の構成を用いて説明すると、分周回路11での分周を
行わず、かつ背景表示期間中において、1H幅制御回路
19がHリセットパルスの出力周期を速めない。タイミ
ングチャートにおいて、図11と相違する点は、Vクロ
ック(CKV)の周期が、Vマスク信号(VMASK)のレベル
に関わらず一定であることであり、他は図11で説明し
たパーシャル表示動作及び背景表示動作と同じである。
このような駆動方法1により、上記図11のときのよう
にパーシャル表示モード時における駆動周波数が変わら
ないのでデジタル回路系での消費電力は変わらないが、
マスク生成回路48での設定(コンパレータ481、4
82及び加算回路483)により、任意の位置にパーシ
ャル表示することができ、また、背景領域については1
フレーム期間中に任意の数のラインを選択し白表示デー
タを書き込むことができる。
【0109】・パーシャル表示(駆動方法2) 次に、図13を用いて駆動方法2のみの場合の具体的な
動作タイミングを説明する。図12の駆動方法1と同様
に、Vドライバ210での高速転送、及び駆動周波数の
低減は行っていない。上記図12に示す駆動方法1と相
違する点は、図13では、背景表示期間の開始後、最初
の1H期間においてHスタートパルス(STH)が出力さ
れ、Hドライバ220が、このHスタートパルスに応じ
てデータラインに白表示データを書き込むことである。
このため、Vマスク信号(VMASK)が背景表示期間中に
Hレベルとなって、Vドライバ210が対応するゲート
ラインを選択すると、既に各データラインに書き込まれ
ている白表示データが直ちに対応する画素に書き込まれ
る。
【0110】・パーシャル表示(駆動方法2及び4) 図14は、上記駆動方法2と駆動方法4とを組み合わせ
た駆動方法での具体的な動作タイミングを示している。
上記図13と相違する点は、図11と図12との差異と
同様に、まず、パーシャル表示モードの場合に図4の分
周回路11などを利用することで各回路の動作周波数を
下げ、図14では、通常表示動作よりもCKV、EN
B、FRP、VMASK、表示データ等の周期が長いこ
とである。また、背景表示期間において最初の1Hでデ
ータラインに白表示データを書き込んだ後、及び背景領
域の1フレーム中に選択すべきゲートラインの選択が終
了した後、図4の1H幅制御回路19などを利用するこ
とで、Hリセットパルス(Hreset)の出力タイミングを
速め、最終的にLCDパネル200のVドライバ210
におけるシフトレジスタのデータ転送クロックとなるV
クロック(CKV)の周波数を上げている。このため、図
14に示すようにVマスク信号がLレベルの期間はVド
ライバ内でゲート選択パルスの高速転送が行われてい
る。
【0111】・パーシャル表示(駆動方法3) 図15は、駆動方法3の場合の具体的な動作タイミング
を示している。この方法においても、上記図12に示し
た駆動方法1と同様に、Vドライバ210でのパルス高
速転送、及び駆動周波数の低減は行っていない。上記図
12の方法では、背景表示期間中において、Vマスク信
号(VMASK)がHレベルとなった時、Hスタートパルス
(STH)に応じてHドライバ220がデータラインに白
表示データを書き込むが、図15の方法では、通常表示
と同様に、Hスタートパルスの直前にプリチャージ制御
信号(PCG)を発生させ、プリチャージ回路によって各
データラインに白表示データを書き込む。
【0112】ここで、図16及び図17を用いてプリチ
ャージ波形及びLCDパネル200に内蔵可能なプリチ
ャージドライバ230の構成について説明する。プリチ
ャージドライバ230は、プリチャージ制御信号(PC
G)とその反転信号に応じてオンオフするTFTよりな
るスイッチSW1、SW2・・・SWmにより構成され
ている。そこで、図16のようにプリチャージ制御信号
(PCG)が出力されて各スイッチSW1、・・・がオン
すると、対応するスイッチSWを介してプリチャージデ
ータラインに接続された1番目からm番目まであるデー
タラインに、それぞれプリチャージデータ(PCD)が印
加される。このプリチャージデータ(PCD)は、図16
に示すように、プリチャージ制御信号(PCG)の出力直
後に始まる1H期間にデータラインに印加されるR,
G,B表示データと、極性が一致している。そして、そ
の電圧レベルは、通常表示時において、R,G,B表示
データの中間電圧レベルに設定している。
【0113】背景表示期間中は白表示データがデータラ
インに向けて出力されており、白表示であればR,G,
B表示データの中間電圧レベルも白表示データと同等に
なる。従って、背景表示期間中、このプリチャージドラ
イバ230のスイッチSW1〜SWmをオンさせれば、
Hドライバ220を動作させなくても、各データライン
にプリチャージデータを選択されたゲートラインの画素
に白表示データとして供給できる。従って、Hドライバ
220の負荷を減らし、その消費電力を低減することが
可能となる。
【0114】・パーシャル表示(駆動方法3及び4) 図18は、駆動方法3と方法4とを組み合わせた場合の
具体的な動作タイミングを示している。上記図15と相
違する点は、パーシャル表示モードにおける各タイミン
グ信号の周波数が低いことと、背景表示期間のVマスク
信号(VMASK)がLレベルの期間、Vクロック(CKV)の
周波数を上げ、Vドライバ内においてゲート選択信号を
高速転送している点である。このような駆動方法によ
り、パーシャル表示モードにおける駆動周波数の低減に
よる消費電力の低減と、Hドライバの処理負荷の低減の
両方が可能となる。
【0115】[背景表示色]上記基本構成では、パーシ
ャル表示モードに移行してから背景領域には白データ
(オフ表示)を表示するものとして説明している。しか
し、背景表示データとしては、オフ表示データに限ら
ず、他の背景表示色データを採用し、そのデータの示す
色を背景領域に表示してもよい。以下に背景表示色を所
定の色とする場合について説明する。採用する表示色
は、例えばカラー表示装置における赤(R)又は緑
(G)又は青(B)のいずれかである。
【0116】図19は、パーシャル表示時に、背景領域
をオフ表示以外の所定色を表示するためのタイミングコ
ントローラ400の構成例を示している。図20は、こ
の図19の背景領域検出回路60の動作を概念的に説明
している。図19において、上述の図4と同一部分には
同一符号を付して説明を省略する。図4と相違する点
は、図19のタイミングコントローラ400は、図4の
構成に加え、パーシャル表示時の背景領域を検出し、そ
の背景表示期間に所定の色のデジタル信号の出力を許可
ための構成として、背景領域検出回路60、F/F6
1、アンドゲート62、63、64を備えることであ
る。
【0117】背景領域検出回路60には、Vカウンタ3
4からのVカウント値(行カウント値)が供給され、ま
た、図示しないCPUから図1のCPUインタフェース
部106を介してパーシャル表示領域の境界位置情報
(PTA1S)と、パーシャル表示領域がこの境界より上か
下か(例えば上ならH、下ならL)を示す位置情報(PT
AF)とが供給され、これらに基づき以下の背景領域検出
信号(PTWH)を出力する。例えば位置情報PTAFが
「H」であれば、境界位置(PTA1S)よりもパーシャル
表示領域が上に位置することを意味する。よって、背景
領域検出回路60は、Vカウント値が、上記PTA1Sの示
すパーシャル表示領域の境界位置より上の行を示す期間
は「L」、Vカウント値が境界位置より下の行を示す期
間は「H」となる信号PTWHを出力する。また位置情報PT
AFが「L」であれば、Vカウント値が境界位置(PTA1
S)より上の行を示している期間は「H」、境界位置(P
TA1S)より下の行を示している期間は「L」となる信号
PTWHを出力する。
【0118】このように図19の背景領域検出回路60
は、背景表示期間のみ「H」となる背景領域検出信号
(PTWH)を出力する。例えば図20に示すように、背景
領域が25行目から100行目までとすると、背景領域
検出回路60は、Vカウント値が25になるまで「L」
レベルで25〜100の選択期間「H」となる信号PTWH
を出力する。そして、以上のような信号PTWHは、F/F
61を介して、R,G,Bのデジタル出力ラインに設け
たアンドゲート62,63及び64の一方の入力端に供
給される。
【0119】アンドゲート62,63及び64の他方の
入力端には、例えば操作者又はCPUによって設定され
る背景色信号(R_PAR,G_PAR,B_PAR)
が供給されている。従って、背景表示期間中に検出信号
PTWHが「H」となると、このときアンドゲート62,6
3及び64に供給されている背景色表示信号がオアゲー
ト55,56及び57を介し背景表示データとして出力
される。
【0120】ここで、「白」は、R,G,B入力デジタ
ルデータ(例えば6ビット)において、R,G,Bデー
タの全ビットが「H;1」で表されるのに対し、例えば
単色の「青」は、R及びGが全ビット「L;0」、Bが
「H;1」で表される。従って、上記背景色として、例
えば単色の「青」が設定されている場合、本実施形態で
はR_PAR及びG_PARの全ビットが「L」で、B
_PARの全ビット「H」であり、これが、パーシャル
表示モードでの背景領域の表示データとして表示パネル
に供給され、背景領域に単色の「青」が表示される。
【0121】また、このような所定背景表示色を採用し
た場合でも、図3に説明したように、パーシャル表示モ
ードへの移行後の第1フレームでは、全画面白表示(オ
フ表示)を行い、その次の第2フレームよりパーシャル
表示と任意の色の背景表示を実行することが好適であ
る。さらに、パーシャル表示動作への移行第1フレーム
において行う全画面表示は、上記全画面白色に限らず、
全画面を所定の背景色としてもよい。例えば、この表示
色は、上述のようにパーシャル表示動作時に背景色とし
て設定される色と同色としてもよい。このように移行フ
レームの全画面表示色をパーシャル表示動作時の背景色
と同色とすれば、パーシャル表示モードへ移行時に表示
色の急激な変化を避けることができ、また、簡易な回路
構成で移行第1フレームでの全画面表示色をオフ表示色
以外とすることが可能となる。
【0122】なお、パーシャル表示モードへの移行後、
CPUから、背景期間に所定色の背景表示データが供給
される構成であれば、上記基本構成において説明した図
4のような回路構成を変更することなく白以外の所定色
の背景を表示することができる。
【0123】さらに、後述するように移行第1フレーム
において、全画面白表示等の背景表示を行うのではな
く、パーシャル表示と、背景全領域についての背景表示
を行ってもよい。
【0124】ここで、以上に説明した背景表示色につい
ては、オン表示色(例えばノーマリホワイトの場合には
黒)や、その他任意の中間色に設定することも可能であ
る。各画素に設けられるTFTのオフリーク電流によ
り、背景領域について画素選択間隔が長くなると多少の
色抜け、つまり色の変化が発生する可能がある。しか
し、本発明において背景領域は、特別な情報を表示する
ことを目的としておらず、このような領域における多少
の色変化は、表示品質の観点から許容範囲内に収まる場
合もある。従って、このような場合に、背景領域を任意
の色で表示可能な構成とすることで、操作者に希望する
背景色を選択させることができる。
【0125】また、一方で、画素TFTでのオフリーク
電流が十分小さければ、背景表示色を所定オン表示色や
中間色に設定しても、色変化なく長期間その色を背景領
域に表示していることができる。なお、R,G,Bのい
ずれかの単色での背景表示は、R,G,Bのいずれかは
白表示と同一のオフ表示データ、残りの2色がオン表示
データ、又はいずれか1色がオン表示データで残り2色
がオフ表示データによって表現される。つまり、R,
G,Bいずれか単色の背景表示であれば、少なくとも1
色は「オフ表示」と等しく、所望の中間色よりも、上述
の各画素TFTでのオフリーク電流による色抜けの影響
を受け難く、パーシャル表示モードにおける背景表示色
の変化が小さい。
【0126】[背景領域先頭行]次に、図21を参照し
て、パーシャル表示モードでの背景表示の品質向上を図
るための駆動方法について説明する。この方法において
は、上述のように、パーシャル表示モードへの移行第1
フレームで全画面オフ表示などの背景表示を行い、その
後、パーシャル表示モードに移る。そして、上記移行第
1フレームに続く第2フレームからは、任意のs行m列
マトリクスのパーシャル表示領域202に対してはパー
シャル表示データを書き込み、上記パーシャル表示領域
の最終行に続く背景領域先頭行204h(s+1行目)
と、k行m列マトリクス領域204wとにはそれぞれに
背景表示データを書き込む。つまり、背景領域204の
うち、背景領域先頭行204hに対しては毎フレーム書
き込みを行い、k行m列マトリクス領域204wについ
ては、上述の説明と同様にフレーム毎に位置をシフトし
て書き込みを行うこととなり、n行m列マトリクスの
内、パーシャル表示領域202とs+1行目領域204
hとを除く背景領域の各画素は、(n−s−1)/kフ
レームに1回背景表示データが書き込まれる。
【0127】このような駆動方法を採用することによ
り、パーシャル表示領域202に続く背景領域204は
その先頭行が1フレームに1回必ずオフ表示データなど
の背景表示データが書き込まれることとなる。従って、
複数フレーム期間おきにしか選択されない他の背景領域
204が、パーシャル表示領域202の最終行に書き込
んだデータの影響を受けてクロストークのように表示さ
れることを防止することができる。
【0128】次に、このような背景領域の先頭行204
hに対して毎フレーム背景表示データを書き込むための
具体的な動作について説明する。なお、以下の説明で
は、先頭行であるs+1行目領域204hには背景表示
データとしてオフ表示データを書き込み、この領域20
4hを除く他の背景領域204には、背景表示データと
してR,G,Bの単色表示など任意の色を表示する場合
を例に挙げて任意の色を表示するものとする。この場
合、上述の図19に示すタイミングコントローラ400
において、マスク生成回路48及び背景領域検出回路6
0の設定を変更することで対応することができる。
【0129】即ち、これらの回路48及び回路60の構
成は、上述の図20と同様であり、図22に示すよう
に、コンパレータ1(481)及びコンパレータ2(4
82)及びコンパレータ3(60)に設定する値が変更
されており(図20参照)、図23に示すような波形の
(a)VMASK、(b)PTWHを作成している。
【0130】具体的には、例えばパシャール表示領域2
02がn行m列マトリクスの1行目〜25行目までであ
るとすると「25+1」をコンパレータ1及び2にそれ
ぞれセットしている。このため、まず、コンパレータ2
の出力は、Vカウント値(行数)が「25+1」以上に
なると「L」から「H」に変化する。そして、コンパレ
ータ1は、フレームカウンタ47から供給されるFカウ
ント値が「25+1」になったときのみ「H」、それ以
外は「L」を出力する。従って、SPART信号がHでパー
シャル表示モードの時は、オアゲート485から出力さ
れるVMASK信号は、図23(a)に示すように、1フレ
ーム期間中において、1行目から25+1行目までの期
間と、(Fカウント値+25+1)行目の期間「H」レ
ベルとなり、信号が「H」レベルとなる期間には、パネ
ルに対して通常表示モードと同様に画素選択及び表示デ
ータ書き込みが行われる。また、図23の例では、表示
データは、背景領域期間の25+1行目の到来時にはパ
ーシャル表示データから背景表示データに切り替わって
いる。従って、「25+1」行目のタイミングで表示デ
ータの各画素への書き込みが許可されることとなり、パ
ーシャル表示領域の最終行の選択・書き込みに続き、そ
の次行に対する背景表示データの選択・書き込みが行わ
れることとなる。
【0131】また、背景領域検出回路60(コンパレー
タ3)に対しては、境界位置の先頭値として「25+
1」が設定され、終了値には「100」が設定されてい
る。よって、パーシャル表示領域が背景境界位置より前
にある場合(PTAF=1)、図23に示すようにVカ
ウント値が「25+1」以上になると「H」レベルとな
り、Vカウント値が「100以上となると「L」レベル
となる背景検出信号(PTWH)が出力される。このPTWH信
号は、図19に示すように背景色データ(R_PAR,
G_PAR,B_PAR)の各R,G,Bデータライン
への出力を制御しており、図23(b)のように背景期
間のうち、パーシャル表示領域との境界先頭行領域20
4hに相当する期間を除いた期間「H」レベルとなり、
背景色データの出力を許可している。
【0132】従って、背景領域204の中のk行m列マ
トリクス領域204wの選択期間中には、操作者又はC
PUによって指定される任意の背景色データがこの領域
204wに書き込まれて表示される。もちろん、k行m
列マトリクス領域204wに対してオフ表示データを書
き込んでもよく、この場合、図8に示すMASK生成回
路48でのコンパレータ比較値を上記のようにパーシャ
ル表示行数sに対し「s+1」を設定するだけで対応で
きる。
【0133】図24は、以上のような制御に対し、さら
に上述の駆動方法4を適用した場合のタイミングチャー
トの一例を示しており、背景先頭行204hに対する制
御を除き、上述の図14とほぼ同様の動作が行われてい
る。図24において、駆動方法4及び図14に関して既
に説明したように、背景領域のうち、1フレーム期間中
に選択されない行(ここでは「n−s−1」行)の選択
期間に相当する間には、1H期間の長さを制御する行ク
ロックの周波数を高めている。このように行クロックな
どの周波数を高めることで、図5のVドライバ210内
での各行選択パルスを高速転送することが可能となる。
従って、通常動作(n行駆動)の時よりも、より遅い周
波数で各行(s行+1行+k行)を駆動することがで
き、動作周波数に消費電力の依存するデジタル処理系の
回路での消費電力低減が可能となる。もちろん、1フレ
ーム期間中に選択されない背景領域期間についてクロッ
クの高速転送を実行しない他の駆動方法1,2及び3を
採用しても良い。
【0134】ここで、先頭行領域204hに書き込む背
景表示データは、オフ表示データ(ノーマリホワイトの
場合の白表示)の他、上述のようにカラー表示の場合の
R,G,Bのいずれか、又は任意の色を採用することが
できる。但し、この背景表示データは、残りの背景領域
204に書き込むデータと同一データを用いることで、
先頭行領域204hだけが目立ってしまうという問題を
防ぐことができる。
【0135】なお、n行m列画面内に複数のパーシャル
表示領域202が設定される場合には、各パーシャル表
示領域202の最終行の次行(204h)に対して毎フ
レーム背景表示データを書き込むことが好適である。ま
た例えばパーシャル表示領域202がn行m列マトリク
スの中央や、後ろ側(図21では画面下側)に位置する
場合には、パーシャル表示領域202の先頭行の前行に
対しても毎フレーム背景表示データを書き込むこととす
れば、パーシャル表示領域202よりも前の行に位置す
る背景領域204に対して、このパーシャル表示領域2
02の先頭行の表示データが悪影響を及ぼすことを防止
でき、背景領域の表示品質の一層の向上を図ることがで
きる。以上のようにパーシャル表示領域202に隣接す
る行については、毎フレーム背景表示データを書き込む
ことで背景領域204の表示品質が向上する。
【0136】[パーシャル表示モードへの移行第1フレ
ームの表示]次に、装置がパーシャル表示モードに切り
替わった移行第1フレームにおいて、全画面背景表示で
はなく、パーシャル及び背景表示を実行する場合の動作
及び駆動回路の例について説明する。
【0137】上述の図3に示す動作では、パーシャル表
示が命令されると、移行第1フレームでは、全画面背景
表示を行い、次の第2フレームからパーシャル表示に移
行している。これに対し、移行後第1フレームにおい
て、パーシャル表示領域にパーシャル表示を行い、背景
領域の全領域には背景表示を行うことにより、移行時に
一瞬全画面が消えることがなく、スムーズにパーシャル
表示に移行できる。
【0138】図25は、このようなモード移行動作を示
している。図1のI/F回路106が通常表示モードで
あると判断している場合、図3(a)のようにLCDパ
ネル200は、全画面を用いて通常表示を行う(S
1)。CPU等からパーシャル表示制御命令が送られて
くると、図1のI/F回路106がこれを解析してパー
シャル表示制御信号を発生し、パーシャル表示モードに
切り替わる(S2)。
【0139】装置がパーシャル表示モードに切り替わる
と、図25(b)に示すようにパーシャル表示領域20
2にはパーシャル表示データを書き込み、また背景領域
204の全領域に対し、オフ表示データや、設定した任
意の色データなどの背景表示データを書き込む(S
3)。
【0140】移行時の1フレームに、このようにパーシ
ャル表示と、背景領域204の全領域への背景表示を行
うことにより、上述のように一旦全画面が背景表示とな
ることがなく、移行直後からパーシャル表示領域202
に所望の表示を行うことができる。さらに、全画素に対
してパーシャル表示データ又は背景表示データという有
意のデータを書き込むことになるので、パーシャル表示
に切り替わった際、複数フレームに1回しか選択されな
い背景領域において、通常表示時の表示が徐々に背景表
示状態へ変化していくことを防ぐことができる。
【0141】図25(c)に示すように、移行第2フレ
ーム以降は、既に説明したような各種パーシャル表示動
作を採用することができる。即ち、図25(c)に示す
ように、1フレーム期間中に、s行m列マトリクスから
なるパーシャル表示領域202と、背景領域204のう
ちのk行m列マトリクス領域204wとを選択し、それ
ぞれパーシャル表示及び背景表示を行う(S4)。
【0142】なお、パーシャル表示モードにおける背景
領域204の駆動方法については上述のような方法1〜
4のいずれか又はそれらを組み合わせることができ、一
例として図25(d)のステップS4に示すように、背
景領域のk行m列領域204w以外の非選択行について
はドライバの高速転送を実行する等の駆動方法を採用す
ることができる。また、さらに図21を参照して説明し
たように、パーシャル表示領域の最終行に隣接する背景
先頭領域204hには、パーシャル表示領域と同様に毎
フレーム選択し、ここに背景表示データを書き込む方法
を採用することもできる。
【0143】図26は、以上のような移行動作を実行す
るタイミングコントローラ400の一例を示している。
このタイミングコントローラ400において上述の図1
9に示す構成と同一部分には同一符号を付して説明を省
略する。図19と相違する点は、デジタル表示データの
出力制御部分の構成である。具体的には、図26のタイ
ミングコントローラ400では、背景領域検出回路60
からF/F61を介して出力される背景検出信号(PTW
H)と、フラッシュ信号(FLASH)との論理積をとるアン
ドゲート65を備える。オアゲート55,56,57
は、それぞれ3入力端を備え、第1入力端には、対応す
るR,G,Bデジタル信号が供給され、第2入力端には
背景検出信号(PTWH)が供給され、残る第3入力端に
は、上記アンドゲート65からの出力が供給されてい
る。
【0144】このような構成において、CPUなどから
CPUI/F回路を介して供給されるパーシャル表示制
御信号(PARTIAL)がHレベルとなると、F/F52及
びF/F53及びアンドゲート54を経て出力されるフ
ラッシュ信号(FLASH)は、次の1フレーム期間はHレ
ベル、他の期間はLレベルとなる。また、背景検出信号
(PTWH)は、背景領域期間Hレベルとなる。従って、ア
ンドゲート65からは、パーシャル表示制御信号がHレ
ベルとなった次のフレームの背景領域においてHレベル
が出力され、R,G,Bデジタルデータの各ビットに対
して設けられているオアゲート55,56及び57の出
力は全てHレベルとなる。R,G,Bデジタル出力R#OU
T,G#OUT,B#OUTの全ビットHレベルは、ここでは白表示
(オフ表示)データを意味しており、この構成によりパ
ーシャル表示制御信号がHレベルになった次の1フレー
ムの背景期間には背景領域にオフ表示データが書き込ま
れる。
【0145】また、フラッシュ信号(FLASH)は、パー
シャル表示制御信号がHレベルとなってから1フレーム
期間が経過し、2フレーム目からは再びLレベルとな
る。従って、2フレーム目以降においては、アンドゲー
ト65の出力はLレベルを維持する。一方、背景検出信
号(PTWH)は上述のように背景期間になるとHレベルと
なるので、オアゲート55,56及び57からの出力は
背景期間は、Hレベルに固定される。従って、パーシャ
ル表示モードに移行して2フレーム目からは各背景表示
期間中には表示データとしてここでは白表示データ(オ
フ表示データ)がデータラインに供給されていることと
なる。
【0146】なお、パーシャル表示モードへの移行第1
フレーム及び第2フレームにおいて背景領域に表示させ
るデータは、もちろん上記構成によって実現されるオフ
表示データには限らず、上述のようにR,G,Bのいず
れかの色データ又は任意の中間色データとしても良い。
【0147】また、パーシャル表示モードへ移行して第
2フレーム以降におけるパーシャル表示は、上記駆動方
法1〜4のいずれか又はその組み合わせによって実行す
る事ができる。或いは、上述のようにパーシャル表示領
域の最終行に続く背景領域先頭行(又はパーシャル表示
領域の境界隣接行)について、毎フレーム選択して背景
表示データを書き込む方法を採用しても良い。
【0148】
【発明の効果】以上説明したように、この発明において
は、液晶表示パネル等の表示パネルの構成を変更するこ
となく任意の位置にパーシャル表示を行わせることがで
きる。
【0149】また、背景領域に対しては、1フレーム期
間中には1部のラインのみ選択し、他のラインは選択せ
ず、その分動作クロックを低下させるなどの制御を行え
ば、パーシャル表示モードの際における表示装置、特に
デジタル信号処理回路における消費電力を低減すること
ができる。
【0150】さらに、本発明では、背景領域について
は、所定周期で全領域にオフ表示データなどの所定背景
データを書き込む。このような背景領域は、通常表示領
域と同様の周期でデータ書き込みを行わなくても、表示
の劣化が目立たず、また、所定周期毎に背景表示データ
を書き込む際に液晶が反転駆動されるように表示データ
を反転させることで、液晶等の劣化を確実に防止するこ
とができる。
【0151】背景表示データとして特にオフ表示データ
を書き込むこととすれば、この背景領域では、通常表示
時よりもデータ書き込み周期が長く設定されるが、それ
でも背景表示の経時変化は非常に小さく、表示品質の低
下のほとんどない表示が可能となる。
【0152】また、背景表示データは、任意の色データ
とすることも可能であり、これにより装置使用者が好み
の背景色を選ぶことを可能とする。
【図面の簡単な説明】
【図1】 本発明の実施形態に係る表示装置の構成を示
す図である。
【図2】 本発明の実施形態に係る表示装置の表示種類
を説明する概念図である。
【図3】 本発明の実施形態に係る表示モードの切替動
作とその際の表示状態を示す図である。
【図4】 本発明の実施形態に係る駆動回路のタイミン
グコントローラ部における構成を示す図である。
【図5】 本発明の実施形態に係るLCDパネルのVド
ライバの構成を示す図である。
【図6】 図4の分周回路11の構成を示す図である。
【図7】 図4の1H幅制御回路19の構成を示す図で
ある。
【図8】 図4のMASK生成回路48の構成を示す図
である。
【図9】 本発明の実施形態に係る通常表示時の動作を
示すタイミングチャートである。
【図10】 本発明の実施形態に係る白ラスタ表示時の
動作を示すタイミングチャートである。
【図11】 本発明の実施形態に係る駆動方法1及び方
法4を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。
【図12】 本発明の実施形態に係る駆動方法1を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。
【図13】 本発明の実施形態に係る駆動方法2を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。
【図14】 本発明の実施形態に係る駆動方法2及び方
法4を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。
【図15】 本発明の実施形態に係る駆動方法3を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。
【図16】 本発明の実施形態において用いられるプリ
チャージ波形を示す図である。
【図17】 本発明の実施形態において用いられるプリ
チャージドライバ230の構成を示す図である。
【図18】 本発明の実施形態に係る駆動方法3及び方
法4を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。
【図19】 本発明の実施形態に係る駆動回路のタイミ
ングコントローラ部における構成を示す図である。
【図20】 本発明の図19に示す背景領域検出回路6
0の動作を説明する図である。
【図21】 本発明の実施形態に係る表示装置のパーシ
ャル表示モードでの背景領域選択方法を説明する概念図
である。
【図22】 図21に示す方法を実行するためにマスク
生成回路48及び背景領域検出回路60に設定される閾
値とこれらの回路出力を示す図である。
【図23】 図21に示す方法を実行するためにマスク
生成回路48及び背景領域検出回路60からの出力波形
を説明する図である。
【図24】 図21に示す方法を採用した場合の動作例
を示すタイミングチャートである。
【図25】 本発明の実施形態に係る表示装置において
パーシャル表示への移行時からパーシャル及び背景表示
を実行する手順の例を説明する図である。
【図26】 本発明の実施形態に係る表示装置において
パーシャル表示への移行時からパーシャル及び背景表示
を実行するためのタイミングコントローラ部における構
成例を示す図である。
【符号の説明】
11 分周回路、12 Hカウンタ、13,14,1
5,16,17,18,35,36 デコーダ、19
1H幅制御回路、34 Vカウンタ、47 フレームカ
ウンタ、48 MASK生成回路、49 デコーダ(フ
レームカウンタリセット用)、52,53 F/F(モ
ード切替タイミング制御部)、60 背景領域検出回
路、100 駆動回路、200 表示パネル(LCDパ
ネル)、210 Vドライバ、220 Hドライバ、2
30 プリチャージドライバ、400T/C(タイミン
グコントローラ)。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 623 G09G 3/20 623Y 660 660Q (72)発明者 小林 貢 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 藤岡 誠 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 2H093 NA31 NC26 NC34 NC50 ND39 5C006 AC28 AF34 AF44 AF69 BB16 BC03 BC12 BC20 BF03 BF06 BF14 BF22 BF23 BF24 BF26 BF27 FA36 FA47 5C080 AA06 AA10 BB05 DD26 EE01 EE17 FF11 JJ01 JJ02 JJ04 KK07

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 n行m列マトリクスの複数の画素を備
    え、パーシャル表示命令に応じて、任意のs行m列の画
    素からなるパーシャル表示領域に所望のパーシャル表示
    を行い、前記n行m列の残りの背景領域に背景を表示す
    る表示装置の駆動方法であって、 パーシャル表示モード時には、 1フレーム期間中に、 前記s行m列のパーシャル表示領域の各画素に、前記パ
    ーシャル表示データを書き込み、 かつ、前記背景領域のうちのk行m列の画素に、背景表
    示データを書き込むことを特徴とする表示装置の駆動方
    法(但し、n、m、s及びkは全て1以上の整数で、s
    <n、k<nとする)。
  2. 【請求項2】 請求項1に記載の表示装置の駆動方法に
    おいて、 前記背景領域のうちの前記k行m列の画素は、1フレー
    ム毎に選択行がシフトされることを特徴とする表示装置
    の駆動方法。
  3. 【請求項3】 請求項2に記載の表示装置の駆動方法に
    おいて、 前記背景領域の各画素には、合計(n−s)/kフレー
    ム期間かけて前記背景表示データを書き込むことを特徴
    とする表示装置の駆動方法。
  4. 【請求項4】 請求項2に記載の表示装置の駆動方法に
    おいて、 前記背景領域の各画素には、合計(n−s)/kフレー
    ム期間かけて前記背景表示データを書き込み、次の合計
    (n−s)/kフレーム期間には、同一行の画素に対
    し、背景表示データの基準電位に対する極性を反転させ
    た背景表示データを書き込むことを特徴とする表示装置
    の駆動方法。
  5. 【請求項5】 請求項1〜4のいずれか一つに記載の表
    示装置の駆動方法において、 前記背景領域のうち、1フレーム期間中に選択されるk
    行以外の行に対しては、行選択動作を禁止することを特
    徴とする表示装置の駆動方法。
  6. 【請求項6】 請求項1〜5のいずれか一つに記載の表
    示装置の駆動方法において、 前記パーシャル表示命令が出されると、 1フレーム期間に前記n行m列の全画素を選択して通常
    表示する際の単位クロックとなる画素クロックよりも、
    周波数の低い画素クロックを単位クロックとして用い
    て、 前記パーシャル表示領域の全画素にパーシャル表示デー
    タを書き込み、前記背景表示領域のうちの前記k行m列
    の画素に背景表示データを書き込むことを特徴とする表
    示装置の駆動方法。
  7. 【請求項7】 請求項6に記載の表示装置の駆動方法に
    おいて、 前記パーシャル表示命令が出され、 前記背景領域のうち、前記k行m列の画素以外の行に対
    する選択期間の到来を検出すると、行選択パルスの転送
    速度を増大することを特徴とする表示装置の駆動方法。
  8. 【請求項8】 請求項1〜7のいずれか一つに記載の表
    示装置の駆動方法において、 前記パーシャル表示命令が出された後、前記n行m列マ
    トリクスの全画素に背景表示データを書き込んでから、
    前記s行m列の画素にパーシャル表示データを順次書き
    込み、かつ前記k行m列の画素に背景表示データを書き
    込むことを特徴とする表示装置の駆動方法。
  9. 【請求項9】 n行m列マトリクスの複数の画素が、行
    ライン毎に選択されかつ列ラインから表示データの供給
    を受けて表示を行い、かつ、パーシャル表示命令が出さ
    れると、1フレーム期間中に、前記n行m列マトリクス
    の内のs行m列の画素を選択して所定のパーシャル表示
    データを順次書き込み、また、前記n行m列の残りの背
    景領域のうちのk行m列の画素を選択して背景表示デー
    タを書き込む表示装置の駆動回路であって、 各行の選択期間に対応した行クロックを発生する行クロ
    ック作成部と、 行クロックを1フレーム毎にカウントする行クロックカ
    ウント部と、 前記パーシャル表示データを書き込むべきs行の到来タ
    イミングを検出するパーシャル表示行検出部と、 前記1フレーム期間中に背景表示データを書き込むべき
    k行の到来タイミングを検出する背景表示行検出部と、 前記パーシャル表示行検出部又は前記背景表示行検出部
    のいずれかで表示行の到来が検出されると前記n行m列
    マトリクスを行毎に駆動する行ドライバでの行駆動動作
    を許可するドライバ制御信号を発生するドライバ制御信
    号発生部と、を備えることを特徴とする表示装置の駆動
    回路(但し、n、m、s及びkは全て1以上の整数で、
    s<n、k<nを満たす)。
  10. 【請求項10】 請求項9に記載の表示装置の駆動回路
    において、 更にフレーム数をカウントするフレームカウント部を備
    え、 前記背景表示行検出部は、前記フレームカウント部での
    カウント値に基づいて、前記背景表示データを書き込む
    べき行をシフトさせることを特徴とする表示装置の駆動
    回路。
  11. 【請求項11】 請求項9又は請求項10に記載の表示
    装置の駆動回路において、 さらに表示データの所定基準電圧に対する極性を単位期
    間毎に反転させるための極性反転信号作成部を備え、 前記背景領域の各画素は、合計(n−s)/kフレーム
    期間よりなる1背景表示期間かけて、それぞれが1回選
    択され、 次の1背景期間の到来を前記極性反転信号作成部が検出
    し前記背景表示データの極性を反転することを特徴とす
    る表示装置の駆動回路。
  12. 【請求項12】 請求項9〜11のいずれか一つに記載
    の表示装置の駆動回路において、 さらに、1フレーム期間に前記n行m列の全画素を選択
    して通常表示する際の単位クロックを分周する分周回路
    を有し、 前記パーシャル表示命令が出されると、前記分周回路か
    らの分周画素クロックを単位クロックとして用い、1フ
    レーム期間中に前記s行m列の画素への前記パーシャル
    表示データの書き込み制御、及び、前記k行m列の画素
    への前記背景表示データの書き込み制御を行うことを特
    徴とする表示装置の駆動回路。
  13. 【請求項13】 請求項12に記載の表示装置の駆動回
    路において、 前記パーシャル表示行検出部及び前記背景表示行検出部
    での表示行検出信号に基づいて、 前記背景領域のうち、前記k行m列の画素以外の行に対
    する選択期間の到来を検出して、前記行クロックの周波
    数を増大する行クロック制御部を備えることを特徴とす
    る表示装置の駆動回路。
  14. 【請求項14】 請求項9〜13のいずれか一つに記載
    の表示装置の駆動回路において、 さらに、通常表示モードからパーシャル表示モードへの
    移行の命令が出されると、 該命令の次の1フレームは前記n行m列マトリクスの全
    画素への表示データを背景表示データに変更し、 その次のフレームから、前記ドライバ制御信号発生部で
    の前記ドライバ制御信号の発生をスタートさせるモード
    切替タイミング制御部を有することを特徴とする表示装
    置の駆動回路。
  15. 【請求項15】 請求項1〜14のいずれか一つに記載
    の表示装置の駆動方法又は駆動回路において、 前記背景表示データは、オフ表示データ又は任意の背景
    色データであることを特徴とする表示装置の駆動方法又
    は駆動回路。
  16. 【請求項16】 請求項1〜15のいずれか一つに記載
    の表示装置の駆動方法又は駆動回路において、 該表示装置は、液晶表示装置であることを特徴とする表
    示装置の駆動方法又は駆動回路。
JP2001096386A 2000-04-11 2001-03-29 表示装置の駆動方法及び駆動回路 Pending JP2001356746A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001096386A JP2001356746A (ja) 2000-04-11 2001-03-29 表示装置の駆動方法及び駆動回路
US09/832,167 US20010052887A1 (en) 2000-04-11 2001-04-09 Method and circuit for driving display device
KR10-2001-0018839A KR100433020B1 (ko) 2000-04-11 2001-04-10 표시 장치의 구동 방법 및 구동 회로
CNB011190361A CN1183504C (zh) 2000-04-11 2001-04-11 显示装置的驱动方法以及驱动电路
TW090108625A TW521247B (en) 2000-04-11 2001-04-11 Method and apparatus for driving a display device
EP01303413A EP1146502A2 (en) 2000-04-11 2001-04-11 Method and circuit for driving display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-109958 2000-04-11
JP2000109958 2000-04-11
JP2001096386A JP2001356746A (ja) 2000-04-11 2001-03-29 表示装置の駆動方法及び駆動回路

Publications (1)

Publication Number Publication Date
JP2001356746A true JP2001356746A (ja) 2001-12-26

Family

ID=26589890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001096386A Pending JP2001356746A (ja) 2000-04-11 2001-03-29 表示装置の駆動方法及び駆動回路

Country Status (1)

Country Link
JP (1) JP2001356746A (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156946A (ja) * 2000-11-16 2002-05-31 Matsushita Electric Ind Co Ltd 液晶表示パネルの駆動装置
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用lsi
JP2004240236A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置
JP2005531027A (ja) * 2002-06-22 2005-10-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 部分モードで動作可能なディスプレイデバイスのための回路装置
JP2005284174A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 表示装置及びその駆動回路
JP2006078765A (ja) * 2004-09-09 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2007003558A (ja) * 2005-06-21 2007-01-11 Sharp Corp パーシャル表示機能を有する表示装置
JP2007034113A (ja) * 2005-07-29 2007-02-08 Sanyo Epson Imaging Devices Corp 電気光学装置、および電子機器
JP2007078717A (ja) * 2005-09-09 2007-03-29 Koninkl Philips Electronics Nv 液晶駆動回路およびこれを有する液晶表示装置
US7295178B2 (en) 2002-07-11 2007-11-13 Sharp Kabushiki Kaisha Display apparatus and display method
JP2008003548A (ja) * 2006-06-21 2008-01-10 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
CN100401366C (zh) * 2004-08-20 2008-07-09 精工爱普生株式会社 电光装置的驱动电路及驱动方法,电光装置和电子设备
CN100435010C (zh) * 2005-07-26 2008-11-19 爱普生映像元器件有限公司 电光装置、其驱动方法及电子设备
US7508370B2 (en) 2004-06-16 2009-03-24 Hitachi Displays, Ltd. Liquid-crystal display device and method of driving liquid-crystal display device
JP2009237581A (ja) * 2009-07-13 2009-10-15 Hitachi Ltd 液晶駆動装置
US7710410B2 (en) 2005-07-26 2010-05-04 Epson Imaging Devices Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2011013275A (ja) * 2009-06-30 2011-01-20 Lg Display Co Ltd 表示装置
US7999800B2 (en) 2005-07-29 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device for partial display
US8253676B2 (en) 2007-08-09 2012-08-28 Chimei Innolux Corporation Method for driving an active matrix liquid crystal display device
US8421791B2 (en) 2008-11-25 2013-04-16 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2016118663A (ja) * 2014-12-22 2016-06-30 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
US9928796B2 (en) 2014-06-23 2018-03-27 Sharp Kabushiki Kaisha Display device and display method
CN110060637A (zh) * 2019-05-28 2019-07-26 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN114373433A (zh) * 2022-03-22 2022-04-19 惠科股份有限公司 显示面板、显示面板的驱动方法和显示装置

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002156946A (ja) * 2000-11-16 2002-05-31 Matsushita Electric Ind Co Ltd 液晶表示パネルの駆動装置
US8400435B2 (en) 2002-06-22 2013-03-19 Entropic Communications, Inc. Circuit arrangement for a display device which can be operated in a partial mode
JP2005531027A (ja) * 2002-06-22 2005-10-13 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 部分モードで動作可能なディスプレイデバイスのための回路装置
US7295178B2 (en) 2002-07-11 2007-11-13 Sharp Kabushiki Kaisha Display apparatus and display method
CN100336097C (zh) * 2003-02-07 2007-09-05 株式会社日立制作所 显示装置
US7724269B2 (en) 2003-02-07 2010-05-25 Renesas Technology Corp. Device for driving a display apparatus
JP2004240236A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置
JP2004240235A (ja) * 2003-02-07 2004-08-26 Hitachi Ltd 表示装置用lsi
JP2005284174A (ja) * 2004-03-30 2005-10-13 Casio Comput Co Ltd 表示装置及びその駆動回路
US7508370B2 (en) 2004-06-16 2009-03-24 Hitachi Displays, Ltd. Liquid-crystal display device and method of driving liquid-crystal display device
CN100401366C (zh) * 2004-08-20 2008-07-09 精工爱普生株式会社 电光装置的驱动电路及驱动方法,电光装置和电子设备
JP2006078765A (ja) * 2004-09-09 2006-03-23 Casio Comput Co Ltd 液晶表示装置及び液晶表示装置の駆動制御方法
JP2007003558A (ja) * 2005-06-21 2007-01-11 Sharp Corp パーシャル表示機能を有する表示装置
US7710410B2 (en) 2005-07-26 2010-05-04 Epson Imaging Devices Corporation Electro-optical device, method of driving electro-optical device, and electronic apparatus
CN100435010C (zh) * 2005-07-26 2008-11-19 爱普生映像元器件有限公司 电光装置、其驱动方法及电子设备
JP2007034113A (ja) * 2005-07-29 2007-02-08 Sanyo Epson Imaging Devices Corp 電気光学装置、および電子機器
US7999800B2 (en) 2005-07-29 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Display device for partial display
US9047822B2 (en) 2005-07-29 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Display device where supply of clock signal to driver circuit is controlled
JP4591258B2 (ja) * 2005-07-29 2010-12-01 エプソンイメージングデバイス株式会社 電気光学装置、および電子機器
JP2007078717A (ja) * 2005-09-09 2007-03-29 Koninkl Philips Electronics Nv 液晶駆動回路およびこれを有する液晶表示装置
JP2010262305A (ja) * 2006-06-21 2010-11-18 Lg Display Co Ltd 液晶表示装置
US8928572B2 (en) 2006-06-21 2015-01-06 Lg Display Co., Ltd. Liquid crystal display device and method for driving the same
JP2008003548A (ja) * 2006-06-21 2008-01-10 Lg Philips Lcd Co Ltd 液晶表示装置及びその駆動方法
US8253676B2 (en) 2007-08-09 2012-08-28 Chimei Innolux Corporation Method for driving an active matrix liquid crystal display device
US8421791B2 (en) 2008-11-25 2013-04-16 Kabushiki Kaisha Toshiba Liquid crystal display device
JP2011013275A (ja) * 2009-06-30 2011-01-20 Lg Display Co Ltd 表示装置
KR101675847B1 (ko) * 2009-06-30 2016-11-29 엘지디스플레이 주식회사 표시장치
JP4677498B2 (ja) * 2009-07-13 2011-04-27 株式会社日立製作所 表示装置
JP2009237581A (ja) * 2009-07-13 2009-10-15 Hitachi Ltd 液晶駆動装置
US9928796B2 (en) 2014-06-23 2018-03-27 Sharp Kabushiki Kaisha Display device and display method
JP2016118663A (ja) * 2014-12-22 2016-06-30 エルジー ディスプレイ カンパニー リミテッド 表示装置用の駆動回路および表示装置
CN110060637A (zh) * 2019-05-28 2019-07-26 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN110060637B (zh) * 2019-05-28 2022-02-01 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN114373433A (zh) * 2022-03-22 2022-04-19 惠科股份有限公司 显示面板、显示面板的驱动方法和显示装置

Similar Documents

Publication Publication Date Title
JP2001356746A (ja) 表示装置の駆動方法及び駆動回路
KR100433020B1 (ko) 표시 장치의 구동 방법 및 구동 회로
JP4904641B2 (ja) 液晶表示制御回路
JP5395328B2 (ja) 表示装置
US20060125742A1 (en) Liquid-crystal display device and method of driving liquid-crystal display device
WO2011145360A1 (ja) 表示装置およびその駆動方法、ならびに表示システム
JP2007058177A (ja) 液晶表示装置、液晶表示装置の駆動方法及びチャージシェア回路
US20080297500A1 (en) Display device and method of driving the same
JP5734951B2 (ja) 表示装置およびその駆動方法、ならびに液晶表示装置
JP2007011363A (ja) 液晶表示装置及びその駆動方法
JP2003323162A (ja) 表示装置およびその駆動方法、ならびに携帯端末装置
JP2004151222A (ja) 液晶表示制御装置および液晶表示装置
JP3487628B2 (ja) 液晶表示装置
JP2003173175A (ja) 画像表示装置および表示駆動方法
JPWO2012108361A1 (ja) 表示装置および駆動方法
JP6462208B2 (ja) 表示デバイスの駆動装置
JP2006079101A (ja) Tdcパネルの駆動方法及び駆動装置
JP4243035B2 (ja) 表示装置の駆動方法及び駆動回路
JP4424872B2 (ja) 表示装置の駆動方法及び駆動回路
US20110181570A1 (en) Display apparatus, display panel driver and display panel driving method
KR100760935B1 (ko) 액정표시장치의 데이터 구동회로
KR101408260B1 (ko) 액정표시장치의 게이트 구동 회로
KR20230102585A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
KR20230101617A (ko) 게이트 구동 회로 및 이를 이용한 표시 장치
JPH0854601A (ja) アクティブマトリクス型液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050719

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20081119

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A521 Written amendment

Effective date: 20090120

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20090224

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20090423

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091201