JP2002297105A - 表示装置の駆動方法及び駆動回路 - Google Patents

Abstract

(57)【要約】 【課題】 任意の位置にパーシャル表示を行う表示装置
の残りの背景領域における表示品質を向上する。 【解決手段】 ｎ行ｍ列マトリクスの画素を備える液晶
表示装置などの駆動に際し、パーシャル表示命令が出さ
れた場合に、１フレーム期間中に、ｎ行ｍ列マトリクス
の内、設定可能なｓ行ｍ列パーシャル表示領域２０２に
は各行を順次選択して所定のパーシャル表示データを書
き込み、パーシャル表示領域２０２以外の背景領域２０
４にはオフ表示（白表示）データ等の所定背景データを
書き込む。背景領域２０４は、１フレーム期間中には、
パーシャル表示領域の最終行の次のｓ＋１行目領域の画
素と、ｋ行ｍ列の画素に背景表示データを書き込む。但
し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、ｓ＜ｎ、
ｋ＜ｎ−ｓ−１とする。選択されるｋ行は各フレーム毎
に順にシフト処理され、背景領域２０４の全領域は（ｎ
−ｓ−１）／ｋフレームかけて１回選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、液晶表示装置等
の平面表示装置の駆動方法及び駆動回路に関し、特にそ
のパーシャル表示に関する。

【０００２】

【従来の技術】液晶表示装置や有機ＥＬ表示装置等に代
表される平面表示装置は、薄型で軽量かつ低消費電力で
あることから、携帯電話などの携帯機器の表示装置とし
て優れており、多くの携帯機器に用いられている。

【０００３】この表示装置は、マトリクス状に配置され
た複数の画素によって任意パターンを表示可能なマトリ
クス型表示装置、時計等の固定パターンを表示するセグ
メント型表示装置、さらにこのマトリクス型とセグメン
ト型が同一表示パネル内に内蔵された表示装置などが知
られている。

【０００４】ところで、携帯機器では、消費電力の一層
の低減が求められており、表示装置においても更なる低
消費電力化が要求されている。そこで、パワーセーブ時
には、画面の内、必要最小限な部分だけを表示させると
いうパーシャル表示が可能な表示装置が従来より知られ
ている。このようなパーシャル表示は、例えば、液晶表
示装置の表示領域の一部に電池残量、時刻表示などのた
めの固定パターン表示領域を設け、他の領域はマトリク
ス状に複数の画素を配置して任意のパターンを表示する
領域より構成し、パワーセーブ時に固定パターン表示領
域のみ駆動して固定パターンを表示させることなどで実
現することができる。

【０００５】

【発明が解決しようとする課題】上述のように、同一表
示パネル上に、それぞれ別個に駆動可能な複数の領域を
設け、駆動も別々に制御する構成とすれば、要求に応じ
て一部の領域のみ表示することができる。しかし、パワ
ーセーブ時においても、任意の位置に表示することや任
意のパターンを表示したいという要求があり、予め分割
された表示領域を個別に制御する表示装置ではこの要求
に対応することはできない。

【０００６】また、表示装置が搭載される機種によっ
て、パワーセーブ時の表示内容、表示位置の要求が違う
ため、表示パネルの構造、駆動回路を要求に応じてそれ
ぞれ専用に開発しなければならない。

【０００７】マトリクス型の表示装置であれば、任意の
位置に任意の表示を表示することが可能であるが、パー
シャル表示で、一部のみしかパターンが表示されない場
合でも、他の領域も通常通りの駆動が必要なため、これ
ではパーシャル表示による消費電力の低減効果が低い。

【０００８】上記課題を解決するために、この発明は、
任意の位置にパーシャル表示を行う表示装置において残
りの背景領域における表示品質の向上を目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。

【００１０】表示装置の駆動方法に関し、本発明の特徴
は、ｎ行ｍ列マトリクスの複数の画素を備え、パーシャ
ル表示命令に応じて、任意のｓ行ｍ列マトリクスのパー
シャル表示領域にはパーシャル表示を行い、残りの領域
には背景領域として背景表示を行う表示装置の駆動方法
であり、パーシャル表示モード時には、１フレーム期間
中に、前記パーシャル表示領域の各画素に所定のパーシ
ャル表示データを順次書き込むと共に、前記背景領域の
内、前記パーシャル表示領域の最終行の次のｓ＋１行目
領域の画素と、ｋ行ｍ列の画素とに背景表示データを書
き込むことである。但し、ｎ、ｍ、ｓ及びｋは全て１以
上の整数で、ｓ＜ｎ、ｋ＜ｎ−ｓ−１とする。

【００１１】表示装置の駆動回路に関し、本発明の他の
特徴は、ｎ行ｍ列マトリクスの複数の画素が、行ライン
毎に選択されかつ列ラインから表示データの供給を受け
て表示を行い、かつ、パーシャル表示命令が出される
と、１フレーム期間中に、前記ｎ行ｍ列マトリクスの内
のｓ行ｍ列の画素を選択して所定のパーシャル表示デー
タを順次書き込み、また、前記ｎ行ｍ列の残りの背景領
域のうちのｓ＋１行目の画素と、ｋ行ｍ列の画素とを選
択して背景表示データを書き込む表示装置の駆動回路で
あって、各行の選択期間に対応した行クロックを発生す
る行クロック作成部と、行クロックを１フレーム毎にカ
ウントする行クロックカウント部と、前記パーシャル表
示データを書き込むべきｓ行の到来タイミングを検出す
るパーシャル表示行検出部と、前記１フレーム期間中に
背景表示データを書き込むべきｓ＋１行目及びｋ行の到
来タイミングを検出する背景表示行検出部と、前記パー
シャル表示行検出部又は前記背景表示行検出部のいずれ
かで表示行の到来が検出されると前記ｎ行ｍ列マトリク
スを行毎に駆動する行ドライバでの行駆動動作を許可す
るドライバ制御信号を発生するドライバ制御信号発生部
と、を備えることである。

【００１２】また、本発明では、上記駆動方法又は駆動
回路において、前記背景領域のうちの前記ｋ行ｍ列の画
素は、１フレーム毎に選択行をシフトして選択する。

【００１３】本発明の他の特徴は、上記駆動方法又は駆
動回路において、前記背景領域のうちの（ｎ−ｓ−１）
行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋ
フレーム期間かけて前記背景表示データを書き込むこと
である。

【００１４】本発明の他の特徴は、上記駆動方法又は駆
動回路において、前記背景領域のうちの（ｎ−ｓ−１）
行ｍ列マトリクスの画素には、合計（ｎ−ｓ−１）／ｋ
フレーム期間かけて前記背景表示データを書き込み、次
の合計（ｎ−ｓ−１）／ｋフレーム期間には、同一行の
画素に対し、背景表示データの基準電位に対する極性を
反転させた背景表示データを書き込むことである。

【００１５】本発明の他の特徴は、上記駆動方法又は駆
動回路において、前記パーシャル表示命令が出される
と、１フレーム期間に前記ｎ行ｍ列の全画素を選択して
通常表示する際の単位クロックとなる画素クロックより
も、周波数の低い画素クロックを単位クロックとして用
いて、前記パーシャル表示領域の全画素にパーシャル表
示データを書き込み、前記背景表示領域のうちの前記ｓ
＋１行目領域の画素と、前記ｋ行ｍ列の画素に背景表示
データを書き込むことである。

【００１６】本発明の他の特徴は、上記駆動方法又は駆
動回路において、前記パーシャル表示命令が出された
後、次のフレームでは、前記ｎ行ｍ列マトリクスの全画
素に背景表示データを書き込んでから、又は前記ｓ行ｍ
列のパーシャル表示領域の各画素に所定のパーシャル表
示データを順次書き込み、かつ前記背景領域の全画素
に、背景表示データを順次書き込む。そして、その次の
フレームから前記ｓ行ｍ列の画素にパーシャル表示デー
タを順次書き込み、かつ前記ｓ＋１行目の画素と、前記
ｋ行ｍ列の画素に背景表示データを書き込むことである 以上のような駆動方法、駆動回路を採用すれば、液晶表
示パネル等の表示パネルを備える表示装置において、パ
ネル自体の構成を変更することなく、パネルの任意の位
置にパーシャル表示を行わせることができる。そして、
パーシャル表示の行われない背景領域において、まず、
パーシャル表示領域最終行に続く背景領域先頭行に対し
ては、パーシャル表示領域と同様に毎フレーム背景表示
データを書き込む。一方、背景領域の残りの画素は、１
フレーム期間には、ｋ行ｍ列マトリクスの画素のみ背景
表示データを書き込む。

【００１７】このように、パーシャル表示領域の境界に
位置する背景領域先頭行を毎フレーム選択するので、残
りの背景領域についてはそれぞれ数フレームに１回しか
選択されなくても、これらの背景領域に、パーシャル表
示領域での表示内容が漏洩して、クロストークなどが起
きること防ぐ。その一方で、背景領域の上記先頭行を除
く領域は、１フレーム期間中に所定のｋ行のみ選択する
ことで必要に応じて消費電力の低減を図ったり、１フレ
ーム期間中に選択しない行を設けることで、選択する行
に対する駆動時間をその分長くすることが可能となる。

【００１８】また、背景表示データは、通常、文字や記
号などの特別な情報がなく、情報自体に変化がないので
頻繁に書き込む必要がない。さらに、このようなデータ
であれば、各画素への書き込み周期がある程度長くなっ
ても表示の劣化が少ない。

【００１９】なお、背景表示データとしてはオフ表示デ
ータや、所望の色データを採用でき、特にオフ表示デー
タを採用することで複数フレームにわたって書き込みを
行わないことによる表示内容の劣化は非常に小さい。さ
らに、所定周期毎に背景表示データを書き込む際、例え
ば液晶表示パネルに有効な表示データの極性反転を行う
ことで、直流成分の印加により劣化する液晶など、表示
素子の劣化を確実に防止することができる。

【００２０】

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。

【００２１】［基本構成］図１は、本発明に係る表示装
置の概略構成を示している。この表示装置は、例えば携
帯電話に搭載されるＬＣＤなどの平面表示装置であり、
一対の基板間に液晶が封入されて構成された液晶表示
（ＬＣＤ）パネル２００と、このＬＣＤパネル２００を
駆動する駆動回路１００と、駆動回路１００及びＬＣＤ
パネル２００に必要な電源電圧（例えばＶＤＤ１、ＶＤ
Ｄ２、ＶＤＤ３）を供給する電源回路３００を備える。

【００２２】ＬＣＤパネル２００は、各画素にスイッチ
素子として薄膜トランジスタが設けられ、この薄膜トラ
ンジスタのオンオフを行方向に延びるゲートラインで制
御し、この薄膜トランジスタを介して列方向に延びるデ
ータラインから各画素に表示データを供給することで、
画素毎の表示が可能なアクティブマトリクス型ＬＣＤパ
ネルである。また、パネルの表示部の周辺には、ゲート
ラインを順に制御する垂直方向ドライバ（Ｖドライバ）
２１０、所定タイミングでデータラインに表示データを
供給する水平方向ドライバ（Ｈドライバ）２２０が形成
されている。但し、このＶドライバ２１０及びＨドライ
バ２２０は、パネル２００上に形成されるものには限ら
れず、ＩＣ化される駆動回路１００の一部又は独立の回
路で形成される場合もある。

【００２３】駆動回路１００は、供給されるＲＧＢデジ
タルデータをラッチするラッチ回路１０１、ラッチデー
タをアナログデータに変換するデジタルアナログ（Ｄ／
Ａ）変換回路１０２、変換されたアナログデータを増幅
してＲ，Ｇ，Ｂアナログ表示データとしてＬＣＤパネル
２００のＨドライバ２２０に対して供給するアンプ１０
４を備える。駆動回路１００は、また、図示しないＣＰ
Ｕから命令を受け取って命令に応じた制御信号を出力す
るＣＰＵインターフェース（Ｉ／Ｆ）回路１０６と、タ
イミングコントローラ（Ｔ／Ｃ）４００を備える。Ｉ／
Ｆ回路１０６は、図示しないＣＰＵから送出される命令
を受け取ってこれを解析し、命令に応じた制御信号を出
力する。ＣＰＵから送出される命令は、パワーセーブ制
御命令の他、表示パネルでの表示位置の調整命令やコン
トラスト調整命令などである。

【００２４】Ｔ／Ｃ４００は、ドットクロックDOTCLK、
水平同期信号Hsync、垂直同期信号Vsync等のタイミング
信号に基づき、ＬＣＤパネル２００のＶドライバ２１０
やＨドライバ２２０の動作及び表示に必要なタイミング
信号、制御信号を発生する回路であり、後述するよう
に、本実施形態では、任意の位置でのパーシャル表示を
可能とし、かつ、必要に応じてその際の消費電力の低減
を可能としている。

【００２５】ｎ行×ｍ列マトリクスの画素を備えるＬＣ
Ｄパネル２００を例に挙げて説明する。本実施形態にお
いて、通常表示モードには、１フレーム期間中に全画素
を駆動するが、各行を順に選択し、同時にｍ列のデータ
ラインに所定表示データを供給し、各行に対応する画素
に表示データを書き込み、これを全ｎ行について行うこ
とで、図２（ａ）に示すように全画面表示を行う。

【００２６】例えばＣＰＵからパワーセーブ命令によっ
てパーシャル表示モードに移行すると、図２（ｂ）のよ
うに全ｎ行のうちの任意のｓ行ｍ列だけがパーシャル表
示領域２０２となって所定のパーシャル表示を行い、他
の領域は背景表示領域（背景領域）２０４となり背景表
示（オフ表示）を行う。液晶層を挟んで設けられる共通
電極と画素電極との間の電圧が０Ｖであると（オフ
時）、白が表示されるノーマリホワイトモードＬＣＤの
場合には、上記背景領域２０４ではオフ表示に相当する
白が表示される（白ラスタ表示が行われる）。

【００２７】本実施形態において、背景領域２０４は、
パーシャル表示期間中、ずっとオフしているのではな
く、図２（ｃ）のように、所定期間毎に、行毎に順に選
択され、対応画素に白表示データを書き込んでいる。白
表示は、ノーマリホワイトの場合、原理的には電極間に
電圧を印加しないことで実現されるが、実際には共通電
極と白を表示する各画素電極との間に数ボルトの電圧を
印加している。従って、実際の装置でのオフ表示に相当
する電圧を白表示データとして背景領域２０４の各画素
電極に画素トランジスタを介して書き込む。

【００２８】画面が１００行×１００列（ｎ，ｍ＝１０
０）のマトリクスＬＣＤの場合であって、パーシャル表
示領域２０２が２５（ｓ＝２５）×１００の画素領域
で、背景領域２０４が７５×１００の場合を例に説明す
ると、ある１フレーム期間中、背景領域２０４のうち所
定ｋ行についてはパーシャル表示領域２０２と同様に選
択して、そこに背景表示データ（背景領域は白表示デー
タ）を書き込む。次の１フレーム期間中には、背景領域
２０４の内の他のｋ行を選択し、そこに白表示データを
書き込む。

【００２９】上記例では背景領域が７５行であり、ｋ＝
１の設定の場合、背景領域２０４では７５フレーム
（（ｎ−ｓ）／ｋフレーム）に１回対応する行２０４ｗ
が順次選択され、白表示データが書き込まれることとな
る。従って、背景領域２０４の各行は、７５フレーム後
に再び選択されるまで選択されることなく、書き込まれ
た白表示を維持する。

【００３０】また、背景領域２０４は、複数フレーム
（（ｎ−ｓ）／ｋフレーム）期間かけて全画素に白デー
タが書き込まれるが、その内のある行２０４ｗについて
着目すると、該任意フレーム（（ｎ−ｓ）／ｋフレー
ム）期間の次の複数のフレーム（（ｎ−ｓ）／ｋフレー
ム）期間には、同一行に対し、先の該任意フレーム
（（ｎ−ｓ）／ｋフレーム）期間とは極性の反転（共通
電極電圧を基準として極性が反転）した白表示データを
書き込んで反転駆動を行っている。

【００３１】図３は、本実施形態の表示装置における通
常表示モードからパーシャル表示モードへの移行時の動
作を示している。図１のＩ／Ｆ回路１０６が通常表示モ
ードであると判断している場合、図３（ａ）のようにＬ
ＣＤパネル２００は、全画面を用いて通常表示を行う
（Ｓ１）。ＣＰＵからパーシャル表示制御命令が送られ
てくると、Ｉ／Ｆ回路１０６がこれを解析してパーシャ
ル表示制御信号を発生し、パーシャル表示モードに切り
替わる（Ｓ２）。なお、スイッチなどが設けられている
場合に、これを機器使用者が切り替えることで同等のパ
ーシャル制御信号が発生し、パーシャル表示モードに移
行してもよい。

【００３２】装置がパーシャル表示モードに切り替わっ
た後、直接、上述のようなパーシャル及び背景表示を行
っても良いが、本実施形態では、通常表示からパーシャ
ル表示への移行に際して、一旦全画面をオフ表示させて
いる。具体的には、移行時の１フレームは、まず、通常
通り各画素を選択して白表示データを書き込み白ラスタ
表示を行う（Ｓ３、図３（ｂ））。

【００３３】このような制御をおこなうのは、パーシャ
ル表示に切り替わった際、背景領域で通常表示時の表示
が徐々にオフ表示状態へ変化していくことを防ぐ為であ
る。つまり、通常表示からパーシャル表示に切り替わっ
た時、背景領域２０４の画素には、前の通常フレームの
画素表示データが書き込まれている。ところが背景領域
２０４では、上述のように１フレーム毎には選択されな
い。従って、たとえ各画素に設けられている画素トラン
ジスタが次にゲートラインが選択されるまでオフ制御さ
れていても、トランジスタのＯＦＦリーク電流のため、
画素表示データは徐々にドレインラインに抜けてゆき、
液晶層を挟んで対向する共通電極の電位に近づいてい
く。つまり、背景領域２０４では、通常表示フレームか
ら切り替わった際に、数秒かけて徐々にオフ表示（白ラ
スタ）に変化することとなり、このようなゆっくりとし
た表示の変化は、装置使用者にとって好まれないことが
多い。そこで、パーシャル表示に切り替わる前に、一旦
全画面に白表示データを書き込んで白ラスタ表示をさせ
ることで、パーシャル表示時には、全ての画素は、オフ
状態である白表示状態から変化することになり、パーシ
ャル表示時の背景領域２０４における表示劣化をなくす
ことができる。なお、以下において、ＬＣＤパネル２０
０としては、特に言及しない限り、ノーマリホワイト型
であり、白表示とは実質的にオフ表示であるものとして
説明する。

【００３４】一旦、全画面白ラスタ表示を行った後、Ｌ
ＣＤパネル２００では、図３（ｃ）のようなパーシャル
表示が行われる（Ｓ４）。本実施形態において、ＬＣＤ
パネル２００でのパーシャル表示は、パーシャル制御信
号に基づいて図１のＴ／Ｃ４００が後述するような制御
信号、タイミング信号を発生することで実行でき、ＬＣ
Ｄパネル２００にはパーシャル表示に対応するための特
別な構成を備えなくても実現できる。

【００３５】パーシャル表示モードにおいてパーシャル
表示領域は、通常表示と同様に１フレーム中に各行が選
択され表示データが書き込まれる。本実施形態に係る背
景領域２０４の駆動方法１〜４については、以下に図３
（ｃ）を参照して説明する。各駆動方法のより具体的な
駆動波形の例については、図９〜図１５及び図１８を参
照して後述する。

【００３６】なお、パーシャル表示モードから通常表示
モードへの復帰は、ＣＰＵなどから通常表示制御命令が
送られ、図１のＩ／Ｆ回路１０６がこれを解析し、その
結果に応じて、通常表示制御信号の発生又はパーシャル
表示制御信号の出力停止などを行うことで達成される
（図３、Ｓ５）。

【００３７】（駆動方法１）方法１において、パーシャ
ル表示領域２０２は１フレーム期間中に全ｓ行（ゲート
ライン）を順次選択して所定の表示データを書き込み、
背景領域２０４では、同じ１フレーム期間中に、領域２
０４のｋ行のみ選択して白表示データを書き込む。つま
り、本駆動方法１では、１フレーム期間中にパーシャル
表示領域２０２の全ｓ行と、背景領域２０４のｋ行との
合計ｓ＋ｋ行を順に選択し、選択された行に対し、ｍ列
のデータラインに所定タイミングで表示データを送出す
ることで、対応する画素に対応する表示データを順次書
き込む。

【００３８】そして、パーシャル表示領域２０２が２５
行、背景領域２０４が７５行でｋ＝１である場合、１フ
レーム期間に、２６行（２５行＋１行）が順に選択さ
れ、背景領域２０４の他のライン２０４ｔは、図１のＴ
／Ｃ４００の作成する信号のうち、後述する制御信号で
ある垂直マスク信号（VMASK）に基づいて選択が禁止さ
れる。

【００３９】次のフレームには、パーシャル表示領域２
０２は再び全ｓ行が選択され表示データが書き込まれる
（但し、表示データは、ライン反転、１フレーム反転に
より極性が１ライン毎、１フレーム毎に変化する）。ま
た、背景領域２０４では、前フレームで白表示データを
書き込んだｋラインと異なるｋラインが選択され、白表
示データが書き込まれる。従って、全１００行でパーシ
ャル表示領域２０２の行数ｓが２５、背景領域２０４で
の１フレーム当たりの選択行数ｋが１であれば、上述の
ように、パーシャル表示領域２０２は、各フレームで全
領域２０２に表示データが書き込まれ、背景領域２０４
では、７５フレームかかって全ての領域に白表示データ
が書き込まれることとなる。

【００４０】また、ｋ＝１で、背景領域２０４におい
て、前のフレームで選択された１ラインと隣接する１ラ
インが次フレームに選択される場合には、隣接するライ
ンには逆極性の白表示データを書き込んでライン反転駆
動を行う。

【００４１】さらに、複数（（ｎ−ｓ）／ｋ）フレーム
期間（１背景表示期間）かけて（上記例では７５フレー
ム）、背景領域２０４の全画素に白表示データが書き込
まれたら、次の（ｎ−ｓ）／ｋフレーム期間には、同一
行に逆極性の白表示データを書き込む。

【００４２】また、背景領域では、１ライン毎かつ、１
背景画面毎に極性を反転して白表示を行うことで、背景
領域においても液晶に直流電圧成分がずっと印加される
ことが防がれ、液晶の劣化を防止している。

【００４３】駆動方法１では、パーシャル表示モードに
際して、以上のような手順を繰り返してパーシャル表示
及び背景表示を行う。

【００４４】なお、駆動方法１では、各画素を点順次駆
動した場合も、線順次駆動した場合でも適用可能であ
る。点順次駆動の場合には、あるパーシャル表示領域及
び背景領域のいずれにおいても、対応する行（ゲートラ
イン）が選択された際、データラインに順次表示データ
を送出し、線順次駆動の場合には全データラインに一斉
に書き込むべき表示データを送出する。

【００４５】（駆動方法２）１フレーム期間中に、パー
シャル表示領域２０２の全ｓ行と背景領域２０４のｋ行
が選択され表示データが書き込まれる点は、上記方法１
と共通するが、方法２では、パーシャル表示領域２０２
の全ｓ行の画素を点順次駆動（又は線順次駆動）して表
示データを書き込んだ後、全データライン（ｍ列）に白
表示データを供給してから背景領域２０４のｋ行を選択
する。より具体的には、パーシャル表示領域２０２につ
いて駆動を終えた後、次の１水平走査期間（１Ｈ：１ゲ
ートライン選択期間）において、ｍ本のデータライン全
てに白表示データを書き込んでから、背景領域２０４の
ｋ行のゲートラインを選択する。これにより選択された
ゲートラインの画素トランジスタがオンし、データライ
ンに供給されている白表示データを取り込み、対応する
画素は白を表示する。

【００４６】この背景領域２０４において選択されて白
表示データの書き込まれる行は、上記方法１と同様に、
１フレーム毎に変化し、かつ前フレームと次フレームと
で背景領域２０４の選択行が隣接する場合、隣接行で白
表示データの電圧が互いに逆極性となるようにする。

【００４７】背景領域２０４については複数フレームで
全領域に白表示データが書き込まれ、１背景画面毎に同
一行に書き込まれる白表示データの電圧極性が反転され
るのは上記方法１と同様である。

【００４８】上記駆動方法１では、パーシャル表示領域
２０２に対する行選択終了後、同一１フレーム期間中に
選択される背景領域２０４での行の選択期間が到来する
までＨドライバ２２０が動作を停止し、対応する行を選
択した後、再び動作を停止する。これに対し、本駆動方
法２では、パーシャル表示領域２０２に対する行選択終
了後、続く１Ｈ期間だけＨドライバ２２０を動作させて
各データラインに白表示データを書き込めば、残りの背
景領域２０４の選択期間中は動作を停止させることがで
きる。そして、このような制御は、上述の駆動方法１と
同様にＴ／Ｃ４００における最小限の構成の変更、追加
により容易に実現することができる。

【００４９】（駆動方法３）駆動方法３では、プリチャ
ージ制御信号を利用して背景領域２０４のｋ行に白表示
データを書き込む。アクティブマトリクス型のＬＣＤで
は、通常の場合、１Ｈ期間中、対応するゲートラインを
選択して画素トランジスタをオンさせ、その際データラ
インに印加される表示データを画素トランジスタを介し
て各画素に書き込むことで画素毎の表示を行っている。
しかし、ライン反転駆動方式の場合には、特に、１Ｈ毎
にデータラインに印加される表示データの極性が反転す
るため、１Ｈの切り替わり後、データラインの電圧が、
早く確実に次に表示すべき表示データの電圧になること
が望まれる。そこで、予め続く１Ｈでデータラインに書
き込む表示データ電圧に近い電圧を各データラインに書
き込むプリチャージが行われている。特に、薄膜トラン
ジスタの能動層に多結晶シリコンを用いるｐ−ＳｉＴＦ
ＴＬＣＤでは、ＴＦＴの動作負荷の軽減等の目的のた
め、図３に示すように専用のプリチャージドライバ２３
０をＬＣＤパネル２００に他のドライバ２１０、２２０
と共に形成しておき、プリチャージ駆動を行う。

【００５０】本実施形態の駆動方法３では、このような
プリチャージのために利用されるプリチャージ制御信号
及びプリチャージデータを背景領域２０４での背景表示
にも利用する。つまり、あるフレーム期間中に背景領域
２０４の選択すべき行の選択タイミングになる際、後述
するように、図１のＴ／Ｃ４００に、その１Ｈの開始直
前にプリチャージ制御信号（ＰＣＧ）を発生させ、この
制御信号に応じて各データラインに白表示データに相当
するプリチャージデータを書き込む。なお、パーシャル
表示領域２０２では、プリチャージ制御信号によって各
データラインに、任意の行が選択される直前に、その行
において表示すべきパーシャル表示データのレベルに応
じた所定のプリチャージデータが供給される。なお、こ
の所定プリチャージデータはパーシャル表示データのレ
ベルに関係なく、一定レベルに設定してあってもよい。

【００５１】背景領域２０４において１フレーム毎に選
択する行（ゲートライン）を変更すること、ライン毎に
白表示データの極性を反転すること、１背景画面毎に白
表示データの極性を反転する点は上記方法１及び２と同
一である。

【００５２】このようにプリチャージ制御信号を利用し
て背景領域２０４のｋ行への白表示データを書き込むこ
ととすれば、背景表示期間中に、Ｈドライバ２２０を制
御する必要がなくなり省電力化に寄与することが可能と
なる。

【００５３】（駆動方法４）本実施形態において方法４
は、１フレーム期間中に背景領域２０４の選択するｋ行
についての駆動方法は、上記方法１〜３のいずれかで実
行し、選択しない（ｎ−ｓ−ｋ）行の選択期間に相当す
る間は、１Ｈ期間の長さを制御するパルス（例えば行ク
ロック）の周波数を高め、行ドライバ（Ｖドライバ２１
０）内で各行選択パルスを高速転送してしまう。

【００５４】このような駆動を行うことで、１フレーム
期間中に表示する行数がｓ行＋ｋ行の場合には、通常動
作（ｎ行駆動）の時よりも、より遅い周波数で各行を駆
動することが可能で、動作周波数に消費電力の依存する
デジタル処理系の回路での消費電力低減が可能となる。

【００５５】また、１フレーム期間中に背景領域２０４
内で選択しない行に相当する期間は、Ｖドライバ２１０
を停止させるのではなく、Ｖドライバ２１０内で出力す
れば各行が選択される選択パルスを該行には出力せず高
速転送する。従って、次に、目的とする行に選択パルス
を出力して該行を駆動する際に、特別なパルス送り出し
動作などをする必要が無く、直ちに必要な行（ゲートラ
イン）に選択パルスを出力することができる。

【００５６】このように、パーシャル表示モードの際
は、Ｖドライバが行を選択するための選択パルスの転送
周波数を一部増大し、それによって、表示装置全体の動
作周波数を低下させる。よって、ＬＣＤパネル２００の
内蔵ドライバ等の設計変更を行うことなく、駆動周波数
の低減による消費電力の低減を達成することが可能で、
パワーセーブモードにおいてパーシャル表示をすること
が可能となる。

【００５７】（駆動回路）次に、上述のような駆動を実
現する本実施形態に係る駆動回路の構成例について説明
する。図４は図１の駆動回路１００の中のＴ／Ｃ４００
の構成、図５は、本実施形態においてＬＣＤパネル２０
０に内蔵するＶドライバ２１０の構成を示している。

【００５８】Ｔ／Ｃ４００には、ドットクロック（DOTC
LK）、水平同期信号（Hsync）、垂直同期信号（Vsync）
及びパーシャル表示制御信号（PARTIAL）が供給されて
おり、これらに基づいて、水平クロック（CKH）、水平
スタートパルス（STH）、プリチャージ制御信号（PC
G）、ゲートライン選択制御信号（ENB）、垂直クロック
（CKV）、垂直スタートパルス（STV）、極性反転制御信
号（FRP）を作成し、これをＬＣＤパネル２００のＶド
ライバ２１０、Ｈドライバ２２０に供給する。

【００５９】Ｈカウンタ１２は、分周回路１１を経て供
給されるドットクロック（DOTCLK）をクロックとしてこ
れをカウントする。そしてＨカウンタ１２は、アンドゲ
ート３１を介して１Ｈ期間に１回に出力される水平同期
信号（Hsync）と後述する１Ｈ幅制御回路１９からのＨ
リセット信号（Hreset）によりカウント値がリセットさ
れるため、１Ｈ期間毎にドットクロックをカウントす
る。

【００６０】上記分周回路１１は、図６に示すような構
成で２段のＦ／Ｆ１１１、１１２とアンドゲート１１
３、１１５、インバータ１１４及びドットクロックと分
周クロックとを選択して出力するオアゲート１１６を備
える。そして、上記駆動方法４のように背景領域２０４
について１フレーム期間中にｋ行しか選択しないことと
した場合に、通常のドットクロック（DOTCLK）を分周
し、Ｈカウンタ１２、後述するＶカウンタ３４及びフレ
ームカウンタ４７に対しその分周クロックを供給するこ
とにより、パーシャル表示モードの際に回路の動作速度
を低下させて消費電力を下げるために用いられる。

【００６１】Ｈカウンタ１２のドットクロックカウント
値は、デコーダ１３でデコードされ得られたパルス信号
がフリップフロップ（Ｆ／Ｆ）２０、アンドゲート２７
を介して、水平クロック（CKH）として出力され、ＬＣ
Ｄパネル２００のＨドライバ２２０に供給される。

【００６２】デコーダ１４は、Ｈカウンタ１２のドット
クロックカウント値に基づいて各１水平走査期間中のス
タートタイミングを決めるパルスを発生し、これがＦ／
Ｆ２１及びアンドゲート２８を介して水平スタートパル
ス（STH）として出力される。

【００６３】デコーダ１５は、Ｈカウンタ１２のドット
クロックカウント値に基づいて、１水平期間の開始直前
のタイミングを求めてパルス信号を作成する。このパル
ス信号は、Ｆ／Ｆ２２及びアンドゲート２９を介して、
１Ｈの開始直前に、データラインの電圧を続く１Ｈ期間
の表示データ電圧に近づけるためのプリチャージ制御信
号（PCG）として出力される。

【００６４】デコーダ１６は、Ｈカウンタ１２のドット
クロックカウント値に基づいて、各ゲートラインの選択
許可期間を制御するタイミングを求め、これがＦ／Ｆ２
３及びアンドゲート３０を介し、ゲートライン選択制御
信号（ENB）として出力される。この制御信号（ENB）
は、１Ｈの開始直前にデータラインに対して行われる上
記プリチャージ期間中に、ゲートラインが選択され画素
トランジスタがオンしてプリチャージデータが各画素に
書き込まれることを禁止するための制御信号である。こ
のゲートライン選択制御信号（ENB）は、図５に示すＬ
ＣＤパネル２００のＶドライバ２１０に供給される。

【００６５】図５に示すＶドライバ２１０は、パネルの
ゲートライン数（ｎ）に応じ、後述する垂直クロック
（非反転CKV、反転CKV）をクロックとして、垂直スター
トパルス（STV）を順次シフトする複数段のシフトレジ
スタ２５１、２５２・・・、ｙ番目とｙ＋１番目のシフ
トレジスタ出力の論理積を出力するアンドゲート２６
１、２６２・・・、ゲートラインへの各最終出力ゲート
２７１、２７２・・・を有し、上記ゲートライン選択制
御信号（ENB）がこの最終出力ゲート２７１、２７２・
・・の一方の入力端に供給されている。そして、この制
御信号（ENB）は、１Ｈ期間の開始直前のプリチャージ
期間中にＬレベルとなるため、ゲートラインへのゲート
選択信号の出力が制御信号（ENB）のＬレベルの間、禁
止される。

【００６６】Ｈカウンタ１２でのドットクロックカウン
ト値をデコードするデコーダ１７からの出力は、Ｆ／Ｆ
２４を介してアンドゲート４４の一方の入力端に供給さ
れている。このアンドゲート４４の他方の入力端には、
分周回路１１を介してドットクロック（DOTCLK）が供給
されている。通常表示状態において分周回路１１で分周
は行われないので、このゲート４４のアンド出力はドッ
トクロックとほぼ等しく、これがクロックとして供給さ
れるＦ／Ｆ４１のＱ端子からは、１Ｈ毎にレベルの変化
する信号が得られ、これは垂直クロック（CKV）として
ＬＣＤパネル２００のＶドライバ２１０に出力される。

【００６７】デコーダ１８は、Ｈカウンタ１２のドット
クロックカウント値に基づいたパルス信号を発生し、こ
れは、１Ｈ毎に表示データを反転させるための反転制御
信号（FRP）を出力するためのＦ／Ｆ４０にクロックを
供給するアンドゲート４３に１入力としてＦ／Ｆ２５を
介して供給されている。

【００６８】１Ｈ幅制御回路１９は、各ゲートラインの
１選択期間に対応する１Ｈ期間に１回Ｈリセット信号
（Hreset）を発生し、後述のアンドゲート３２及びＶカ
ウンタ３４と共に行クロック作成部の一部として機能す
る。また、上記駆動方法４において説明したように、Ｔ
／Ｃ４００内で、１Ｈ期間、１Ｖ（１フレーム）期間の
基準となるＨリセット信号（Hreset）の出力タイミング
を速め、背景領域において選択されない行についてデー
タ処理期間を短縮する。これにより、図５のＶドライバ
でのゲート選択パルスの転送速度が向上する。

【００６９】この１Ｈ幅制御回路１９は、図７に示すよ
うな構成であり、例えばＨカウント値が高速リセット設
定値「１０」の時、Ｈを出力するデコーダ１９１、Ｈカ
ウントが通常リセット設定値「１２０」の時、Ｈを出力
するデコーダ１９２、これらデコーダ１９１、１９２の
出力と、後述するＶマスク信号（VMASK）との反転、非
反転信号とのアンドをとるゲート１９３、１９５、２つ
のアンドゲートのオアをとるオアゲート１９６を有す
る。背景領域２０４であるため、後述するＶマスク信号
（VMASK）がＬレベルで、該当期間中での選択が行われ
ない期間には、インバータ１９４によって反転マスク信
号がアンドゲート１９３に供給され、アンドゲート１９
３からのデコーダ１９１の出力が許可される。よって、
通常、カウント値がｍ（例えばｍ＝１２０、但しここで
ｍは帰線期間を含む）で出力されるＨリセットパルス
（Hreset）を、Ｈカウンタが１０まで数えたところで出
力することができる。

【００７０】Ｖカウンタ３４は、アンドゲート３２の出
力をクロックとして受け、アンドゲート３３の出力によ
りリセットされる。アンドゲート３２には、１Ｈ幅制御
回路１９からのＨリセットパルス（Hreset）と、分周回
路１１を介して供給されるドットクロック（DOTCLK）と
が入力されており、このＶカウンタ３４は、１Ｈに１回
Ｈとなるパルスをカウントし、１Ｖ期間毎に垂直同期信
号（Vsync）に応じてそのカウント値をリセットする。

【００７１】デコーダ３５は、Ｖカウンタ３４でのカウ
ント値に基づいて１垂直走査期間（１Ｖ）に１回、１Ｖ
期間のスタートを示す垂直スタートパルス（STV）をＦ
／Ｆ３７を介して出力する。

【００７２】デコーダ３６は、Ｖカウンタ３４でのカウ
ント値に基づいて、該カウント値がＬＣＤパネル２００
のライン数（ゲートライン数ｎ）に応じた数値になると
Ｖリセットパルス（Vreset）をＦ／Ｆ３８を介して出力
する。このＶリセット信号（Vreset）は、Ｆ／Ｆ４０の
リセット端子に供給されて１Ｈ及び１フレームごとに表
示データの極性を反転させる反転パルス（FRP）をリセ
ットし、またＦ／Ｆ４１のリセット端子にも供給されて
上述のＶクロック（CKV）をリセットする。さらに、こ
のＶリセットパルスは、ドットクロック（DOTCLK）との
論理積をとるアンドゲート４２に供給され、Ｆ／Ｆ３９
は、このゲート４２のアンド出力をクロック端子に受け
て動作することで、Ｆ／Ｆ３９からは１フレーム毎に反
転するＱ出力が得られる。

【００７３】ＥＸＯＲゲート４５は、上記Ｆ／Ｆ３９及
び４０の出力の排他的論理和をとり、これが極性反転パ
ルス(FRP)としてＬＣＤパネル２００のＨドライバ２２
０に出力される。

【００７４】さらに、本実施形態では、図４の下側に記
載されているように、フレームカウンタ４７、フレーム
カウント値に応じてマスク信号（VMASK）を生成・出力
するマスク生成回路４８及びＦ／Ｆ５０、フレームカウ
ント値をデコードしてフレームカウンタをリセットする
ためのデコーダ４９及びＦ／Ｆ５１を備える。

【００７５】フレームカウンタ４７は、Ｖリセット（Vr
eset）、Ｈリセット（Hreset）及びドットクロックのア
ンドをとるアンドゲート４６からの出力をカウントす
る。アンドゲート４６からは、１Ｖ期間中に１回、即ち
１フレーム期間に１回Ｈレベルとなる出力が得られるた
め、フレームカウンタ４７は、このアンド出力をカウン
トすることでフレーム数をカウントし、結果をＭＡＳＫ
生成回路４８とデコーダ４９に出力する。

【００７６】ＭＡＳＫ生成回路４８は、図８に示すよう
な構成で、パーシャル表示行の到来タイミングを検出す
るパーシャル表示行検出部に相当するコンパレータ４８
２、背景領域内でオフ表示データを書き込む行の到来を
検出する背景表示行検出部に相当するコンパレータ４８
１及び加算回路４８３を備え、また、オアゲート４８４
及び４８５、インバータ４８６を備える。加算回路４８
３は、任意に設定可能な設定値、例えば「２５」をフレ
ーム（Ｆ）カウント値に加算してコンパレータ４８１に
出力する。

【００７７】コンパレータ４８１は、Ｖカウンタ３４か
らのＶカウント値と、Ｆカウント値＋設定値「２５」と
比較し、Ｖカウント値がＦカウント値＋設定値「２５」
になるとＨレベルを出力し、他の値のときはＬレベルを
出力する。また、コンパレータ４８２は、Ｖカウント値
が、目的とするパーシャル表示位置に応じて任意に設定
された値、例えばここでは「２５」より小さければＨレ
ベルを出力し、「２５」以上でＬレベルを出力する。

【００７８】よって、オアゲート４８４からは、Ｖカウ
ント値が、０−２４の期間と、Ｆカウント値＋２５の期
間だけＨレベルが出力され、オアゲート４８５からは、
後述するパーシャル表示スタート信号（SPART）がＨレ
ベル（パーシャル表示モード）の時だけ、上記ゲート４
８４からの出力がＶマスク信号（VMASK）として、Ｆ／
Ｆ５０を介して出力される。

【００７９】なお、通常表示時には、スタート信号（SP
ART）がＬレベルを維持するため、インバータ４８６を
介してオアゲート４８５には常時Ｈが入力されるため、
Ｖマスク信号（VMASK）はＨレベルを維持する。

【００８０】Ｖマスク信号（VMASK）は、アンドゲート
２７〜３０の一方の入力端に供給されており、Ｖマスク
信号（VMASK）がＬレベルの時には、Ｈクロック（CK
H）、Ｈスタートパルス（STH）、プリチャージ制御信号
（PCG）及びイネーブル信号（ENB）の出力を禁止する。
また、Ｖマスク信号（VMASK）は１Ｈ幅制御回路１９に
供給されており、１Ｈ幅制御回路１９は、上述のように
このＶマスク信号（VMASK）がＬレベルの時だけ、１Ｈ
期間をＨカウント値が１０になったタイミングで、Ｈリ
セットパルス（Hreset）を出力する。更に、このＶマス
ク信号（VMASK）は、アンドゲート４３の入力端にも供
給されており、Ｖマスク信号（VMASK）がＬレベルの時
にはＦ／Ｆ４０の出力が固定され、結果として極性反転
信号（FRP）のレベルがその期間、固定される。

【００８１】デコーダ４９には、背景領域２０４のライ
ン数（ｎ−ｓ）と、パーシャル表示時において１フレー
ム期間中に選択する背景領域２０４のライン数ｋとに応
じて［（ｎ−ｓ）／ｋ］が設定される。例えば、ここで
は、ｎ＝１００、ｓ＝２５、ｋ＝１で、「７５」が設定
されており、Ｆカウント値が７５、つまりパーシャル表
示時において７５フレーム目にパルスが出力される。こ
のパルスは、Ｆ／Ｆ５１を介してフレームカウンタ４７
にＦリセットパルス（Freset）として供給され、フレー
ムカウンタ４７は、パーシャル表示モードの時は、
［（ｎ−ｓ）／ｋ］フレーム（７５フレーム）毎にカウ
ント値がリセットされる。

【００８２】Ｆ／Ｆ５２は、図１のＩ／Ｆ回路１０６か
らパーシャル表示モードになると出力されるパーシャル
表示制御信号（PARTIAL）をＤ端子に受け、Ｖリセット
（Vreset）、Ｈリセット（Hreset）及びドットクロック
のアンドをとるアンドゲート４６からの出力をクロック
として動作する。アンドゲート４６からは、１Ｖ期間に
１回立ち上がるパルス信号が供給されるため、Ｆ／Ｆ５
２は、パーシャル表示制御信号を受けると次の１Ｖ期間
にこれを取り込んでＱ端子から出力する。

【００８３】Ｆ／Ｆ５２からのＱ出力はアンドゲート５
４の一方の入力と、Ｆ／Ｆ５３のＤ端子に供給されてい
る。また、Ｆ／Ｆ５３はクロックとして、上記Ｆ／Ｆ５
２と同様にアンドゲート４６からの出力を受けており、
Ｆ／Ｆ５３のＱ端子からは、パーシャル表示が命令され
てから１Ｖ期間が経過した時にＨレベルとなるパーシャ
ル表示スタート信号（SPART）が出力され、このスター
ト信号（SPART）は上記マスク生成回路４８及び分周回
路１１に供給される。また、Ｆ／Ｆ５３の反転Ｑ出力
は、アンドゲート５４の他の入力に供給されている。従
って、アンドゲート５４からは、パーシャル表示制御信
号（PARTIAL）がＨレベルとなった次の１Ｖ期間だけＨ
レベル、他の期間はＬを維持するフラッシュ信号（FLAS
H）が出力される。

【００８４】上記フラッシュ信号（FLASH）は、オアゲ
ート５５、５６、５７の一方の入力端に供給されてお
り、フラッシュ信号（FLASH）がＨになると、各オアゲ
ート５５〜５７からのＲ，Ｇ，Ｂデジタル出力が全てＨ
レベルとなる。

【００８５】このＲ，Ｇ，Ｂデジタル出力の全Ｈレベル
は、白表示を意味しており、このＲ，Ｇ，Ｂデジタル出
力が、図１のラッチ回路１０１等のデジタル処理回路に
出力され、Ｄ／Ａ変換回路１０２、アンプ１０４を経て
白表示のためのＲ，Ｇ，Ｂアナログ表示信号としてＬＣ
Ｄパネル２００のＨドライバ２２０に供給される。

【００８６】従って、以上のような構成により、パーシ
ャル表示制御信号がＨとなると、図３に示したように、
まず、次の１フレームでは、全画面白表示（白ラスタ表
示）となり、命令から１フレーム経過したときに、Ｆ／
Ｆ５３からパーシャル表示スタート信号（SPART）が出
力され、パーシャル表示動作が開始する。

【００８７】（表示装置動作）次に、上記構成によって
実現される表示装置の動作タイミングについて、さらに
図９〜１１を参照して説明する。なお、図９は通常表示
時、図１０は全画面白表示時、図１１は上述の駆動方法
１及び方法４が採用されたパーシャル表示時におけるタ
イミングチャートをそれぞれ示している。

【００８８】・通常表示 通常表示時には、パーシャル表示制御信号（PARTIAL）
がＬレベルを維持するので、Ｖマスク信号（VMASK）が
Ｈレベルを維持する。このため、偶数フレーム、奇数フ
レームとも、１Ｈ幅制御回路１９はデータライン数ｍに
応じてＨリセットパルス（Hreset）を出力するため、１
Ｈ期間は一定で、Ｖクロック（CKV）も一定となる。ま
た、Ｈクロック（CKH）、Ｈスタートパルス（STH）、プリ
チャージ制御信号（PCG）、イネーブル信号（ENB）のい
ずれも禁止されることなく出力される。

【００８９】従って、図５に示すＬＣＤパネル２００の
Ｖドライバ２１０は、Ｖスタートパルス（STV）が出力
されると、１Ｈ毎のＶクロック（ＣＫＶ）に従って各ゲ
ートラインを選択する信号を順次発生し、対応するゲー
トラインにイネーブル信号（ENB）がそれぞれＨレベル
の期間ゲート選択信号を順に出力していく。また、ＬＣ
Ｄパネル２００のＨドライバは、Ｈスタートパルス（ST
H）が出力されると、Ｖドライバ２１０によって選択さ
れたゲートラインの各画素に書き込むべき表示データを
Ｈクロック（CKH）に従って、順次、対応するデータラ
インに出力していく。

【００９０】このようにＶドライバ２１０によってゲー
トラインを順に選択し、Ｈドライバ２２０から対応して
順にデータラインに表示データを出力してゆき、選択さ
れたゲートラインに接続された画素トランジスタをＯＮ
させ、データラインと画素トランジスタを介して各画素
に表示データを書き込む。そして、このような動作を各
フレームで繰り返し、任意の表示を行う。

【００９１】なお、表示データは、極性反転制御信号
（FRP）が１Ｈ、つまり１ライン毎に反転することでそ
の極性が反転制御されて各画素に印加される。また、偶
数フレームと奇数フレームとでもこの制御信号（FRP）
が反転するため、同一行についてはフレーム毎に極性の
反転した表示データが供給される。

【００９２】・白ラスタ表示 上述のように、図１のＩ／Ｆ回路１０６等からＴ／Ｃ４
００に供給されるパーシャル表示制御信号（PARTIAL）
がＬレベル（通常表示）からＨレベル（パーシャル表
示）へと変化すると、続く１Ｖ期間だけＨレベルとなる
フラッシュ信号（FLASH）がアンドゲート５４から出力
される。従って、図１０に示すように、Ｒ，Ｇ，Ｂ表示
データが１Ｖ（１フレーム）期間全て白データとなる。
この白ラスタ表示の際、他のタイミング信号は、図９に
おいて説明した通常表示時と変わらないので、Ｖドライ
バ２１０は、通常表示時と同様にＶスタートパルス（ST
V）が出力されるとゲートラインを順に選択し、Ｈドラ
イバ２２０が、Ｈスタートパルス（STH）が出力される
と、各データラインに順次白データを出力する。従っ
て、１フレーム期間は、画面全てに白が表示される。

【００９３】・パーシャル表示（駆動方法１及び駆動方
法４） 図１１は、図４に示すような構成によって実現される駆
動方法のパーシャル表示時の動作を示しており、上述の
駆動方法１と駆動方法４の両方が実行されている。つま
り、所定の位置へのパーシャル表示、残りの背景領域で
の白表示、に加え、１フレーム期間中の動作速度を低下
させて駆動回路における消費電力低減を図っている。１
フレーム期間における動作速度の低下は、図４の１Ｈ幅
制御回路１９によるＶドライバの高速転送制御と、分周
回路１１の分周信号をドットクロック（DOTCLK）として
使用することで可能となっている。

【００９４】パーシャル表示制御信号（PARTIAL）がＨ
レベルに変化すると、上述のように最初の１フレームで
は画面全体に白が表示され、次のフレームになるとパー
シャル表示スタート信号（SPART）が、ＬレベルからＨ
レベルに変化する。従って、図６に示す構成の分周回路
１１では、アンドゲート１１５からのドットクロック
（DOTCLK）の出力が禁止され、ここでは、Ｆ／Ｆ１１１
及び１１２によって４分周されたドットクロック（以下
分周ドットクロック）がアンドゲート１１３及びオアゲ
ート１１６を介して出力される。この４分周ドットクロ
ックに従って動作する回路はその動作速度が４分の１と
なり、図１１に示すように作成される制御信号（CKH、C
KV、ENB、STH、FRP等）も１／４の周波数となる。

【００９５】また、ＭＡＳＫ生成回路４８では、コンパ
レータ４８２及びコンパレータ４８１からの比較出力が
オアゲート４８５によって選択され、図８のように、コ
ンパレータ４８２及び加算回路４８３に対する設定値を
パーシャル表示位置が１〜２５ラインとなるように設定
した場合、Ｖカウント値が０〜２４の期間と、フレーム
カウント値＋２５の期間ＨレベルとなるＶマスク信号
（VMASK）が出力される。ゲートラインを１行目から順
に選択していくＶドライバ２１０には、まず、パーシャ
ル表示が行われる１〜２５ラインまでの間、Ｖマスク信
号（VMASK）に基づいて作成されたイネーブル信号（EN
B）が供給される。従って、この期間（パーシャル表示
期間）は、Ｖドライバ２１０にＨレベルのイネーブル信
号（ENB）の出力が許可され、各ライン（行）への選択
パルスの出力が許可される。よって、上記４分周ドット
クロックに基づいて作成された通常時の１／４の周波数
のＶクロック（CKV）に従って動作する点を除き、Ｖド
ライバ２１０は、通常表示時と同様、イネーブル信号
（ENB）がＨレベルの期間、各ゲートラインにゲート選
択パルスを出力する。また、Ｈドライバ２２０において
も、Ｈクロック（CKH）及びＶクロック（CKV）等が通常
時の１／４の周波数である点を除いて、通常時と同様
に、１Ｈ期間中、データラインに選択されたゲートライ
ンに対応した画素に書き込む表示データ（パーシャル表
示データ）を順次出力する。

【００９６】マスク生成回路４８は、Ｖカウント値がパ
ーシャル表示領域外になるとＶマスク信号（VMASK）を
Ｌとする。従って、このＶマスク信号（VMASK）がＬの
期間はＶドライバ２１０によるゲートラインの選択は禁
止され、極性反転信号（FRP）の反転動作は、直前の状
態を維持する。

【００９７】また、Ｖマスク信号（VMASK）がＬレベル
になると、１Ｈ幅制御回路１９は、例えば、図７におい
て、通常Ｈカウント値が１２０になると出力していたＨ
リセットパルス（Hreset）をＨカウント値が１０になっ
た時点で出力する。従ってＨリセットパルス（Hreset）
の出力周期が速くなり、Ｈカウンタ１２でのカウント処
理が速くなり、Ｈカウント値に応じて作成されるＦ／Ｆ
４１からのＶクロック（CKV）の周期が、図１１に示さ
れるように短くなる。ここで、図５に示すように、ＬＣ
Ｄパネル２００のＶドライバ２１０では、シフトレジス
タ２５１・・がこのＶクロック（CKV）をシフトクロッ
クとして動作しているため、Ｖクロック（CKV）が速ま
ることで、その期間、Ｖドライバ２１０内でのシフトレ
ジスタ転送速度が速まる。

【００９８】背景表示期間において、マスク生成回路４
８のコンパレータ４８１が背景領域で選択すべきライン
を検出すると、図１１に示すように該当するライン選択
期間だけＶマスク信号（VMASK）をＨレベルとする。こ
れにより、Ｖドライバ２１０は、Ｖマスク信号（VMAS
K）Ｈレベル期間中、パーシャル表示期間と同様に、対
応するゲートラインに選択信号を出力する。また、Ｈド
ライバ２２０は、Ｈスタートパルス（STH）が出力され
ると、供給されている白表示データを極性反転制御信号
（FRP）によって決まる極性で順次データラインに書き
込む。従って、背景領域２０４の所定のラインが１フレ
ーム期間中にパーシャル表示領域と同様に選択されここ
に白表示データが書き込まれる。

【００９９】図１１において、上段の偶数フレームに続
く下段の奇数フレームでは、パーシャル表示期間中にお
ける動作は、極性反転制御信号（FRP）が偶数フレーム
と逆転していて、各画素に偶数フレームの時と逆極性の
表示データが書き込まれる点を除くと同じである。背景
表示期間においては、奇数フレームでは、一旦Ｌレベル
となったＶマスク信号（VMASK）が再びＨレベルになる
タイミングが１Ｈ期間遅い。これは、図８のマスク生成
回路４８において、Ｆカウント値が前フレーム（偶数フ
レーム）より１つ多いためであり、前フレームで選択さ
れた次のラインが選択されている。また、このとき、Ｈ
ドライバ２２０からは、極性反転制御信号（FRP）のレ
ベルが偶数フレーム時と逆であるため、前フレームと逆
極性の白表示データが各データラインに出力され、選択
されたゲートラインに対応する画素に書き込まれる。

【０１００】以上の動作を繰り返し行うことで、図３
（ｃ）に示すようにパーシャル表示領域２０２には、１
フレーム毎に表示データが書き込まれ、また背景領域２
０４では、選択されないライン（ゲートライン）に相当
する期間（２０４ｔ）はＶドライバ２１０内で高速転送
が行われ、所定ラインだけが選択され白表示データが書
き込まれる。そして、背景領域２０４では、図８のよう
な設定の場合には、７５フレームで全領域に白表示デー
タが書き込まれる。更に、次の７５フレームには、極性
反転制御信号（FRP）のレベルが前の７５フレームの時
と反転するので、同一のゲートラインには、７５フレー
ム前とは極性が逆の白表示データが書き込まれる。

【０１０１】・パーシャル表示（駆動方法１） 次に、図１２を用いて駆動方法１のみの場合の具体的な
動作タイミングを説明する。駆動方法１では、上述のよ
うにＶドライバ２１０において高速転送を実行せず、図
４の構成を用いて説明すると、分周回路１１での分周を
行わず、かつ背景表示期間中において、１Ｈ幅制御回路
１９がＨリセットパルスの出力周期を速めない。タイミ
ングチャートにおいて、図１１と相違する点は、Ｖクロ
ック（CKV）の周期が、Ｖマスク信号（VMASK）のレベル
に関わらず一定であることであり、他は図１１で説明し
たパーシャル表示動作及び背景表示動作と同じである。
このような駆動方法１により、上記図１１のときのよう
にパーシャル表示モード時における駆動周波数が変わら
ないのでデジタル回路系での消費電力は変わらないが、
マスク生成回路４８での設定（コンパレータ４８１、４
８２及び加算回路４８３）により、任意の位置にパーシ
ャル表示することができ、また、背景領域については１
フレーム期間中に任意の数のラインを選択し白表示デー
タを書き込むことができる。

【０１０２】・パーシャル表示（駆動方法２） 次に、図１３を用いて駆動方法２のみの場合の具体的な
動作タイミングを説明する。図１２の駆動方法１と同様
に、Ｖドライバ２１０での高速転送、及び駆動周波数の
低減は行っていない。上記図１２に示す駆動方法１と相
違する点は、図１３では、背景表示期間の開始後、最初
の１Ｈ期間においてＨスタートパルス（STH）が出力さ
れ、Ｈドライバ２２０が、このＨスタートパルスに応じ
てデータラインに白表示データを書き込むことである。
このため、Ｖマスク信号（VMASK）が背景表示期間中に
Ｈレベルとなって、Ｖドライバ２１０が対応するゲート
ラインを選択すると、既に各データラインに書き込まれ
ている白表示データが直ちに対応する画素に書き込まれ
る。

【０１０３】・パーシャル表示（駆動方法２及び４） 図１４は、上記駆動方法２と駆動方法４とを組み合わせ
た駆動方法での具体的な動作タイミングを示している。
上記図１３と相違する点は、図１１と図１２との差異と
同様に、まず、パーシャル表示モードの場合に図４の分
周回路１１などを利用することで各回路の動作周波数を
下げ、図１４では、通常表示動作よりもＣＫＶ、ＥＮ
Ｂ、ＦＲＰ、ＶＭＡＳＫ、表示データ等の周期が長いこ
とである。また、背景表示期間において最初の１Ｈでデ
ータラインに白表示データを書き込んだ後、及び背景領
域の１フレーム中に選択すべきゲートラインの選択が終
了した後、図４の１Ｈ幅制御回路１９などを利用するこ
とで、Ｈリセットパルス（Hreset）の出力タイミングを
速め、最終的にＬＣＤパネル２００のＶドライバ２１０
におけるシフトレジスタのデータ転送クロックとなるＶ
クロック（CKV）の周波数を上げている。このため、図
１４に示すようにＶマスク信号がＬレベルの期間はＶド
ライバ内でゲート選択パルスの高速転送が行われてい
る。

【０１０４】・パーシャル表示（駆動方法３） 図１５は、駆動方法３の場合の具体的な動作タイミング
を示している。この方法においても、上記図１２に示し
た駆動方法１と同様に、Ｖドライバ２１０でのパルス高
速転送、及び駆動周波数の低減は行っていない。上記図
１２の方法では、背景表示期間中において、Ｖマスク信
号（VMASK）がＨレベルとなった時、Ｈスタートパルス
（STH）に応じてＨドライバ２２０がデータラインに白
表示データを書き込むが、図１５の方法では、通常表示
と同様に、Ｈスタートパルスの直前にプリチャージ制御
信号（PCG）を発生させ、プリチャージ回路によって各
データラインに白表示データを書き込む。

【０１０５】ここで、図１６及び図１７を用いてプリチ
ャージ波形及びＬＣＤパネル２００に内蔵可能なプリチ
ャージドライバ２３０の構成について説明する。プリチ
ャージドライバ２３０は、プリチャージ制御信号（PC
G）とその反転信号に応じてオンオフするＴＦＴよりな
るスイッチＳＷ１、ＳＷ２・・・ＳＷｍにより構成され
ている。そこで、図１６のようにプリチャージ制御信号
（PCG）が出力されて各スイッチＳＷ１、・・・がオン
すると、対応するスイッチＳＷを介してプリチャージデ
ータラインに接続された１番目からｍ番目まであるデー
タラインに、それぞれプリチャージデータ（PCD）が印
加される。このプリチャージデータ（PCD）は、図１６
に示すように、プリチャージ制御信号（PCG）の出力直
後に始まる１Ｈ期間にデータラインに印加されるＲ，
Ｇ，Ｂ表示データと、極性が一致している。そして、そ
の電圧レベルは、通常表示時において、Ｒ，Ｇ，Ｂ表示
データの中間電圧レベルに設定している。

【０１０６】背景表示期間中は白表示データがデータラ
インに向けて出力されており、白表示であればＲ，Ｇ，
Ｂ表示データの中間電圧レベルも白表示データと同等に
なる。従って、背景表示期間中、このプリチャージドラ
イバ２３０のスイッチＳＷ１〜ＳＷｍをオンさせれば、
Ｈドライバ２２０を動作させなくても、各データライン
にプリチャージデータを選択されたゲートラインの画素
に白表示データとして供給できる。従って、Ｈドライバ
２２０の負荷を減らし、その消費電力を低減することが
可能となる。

【０１０７】・パーシャル表示（駆動方法３及び４） 図１８は、駆動方法３と方法４とを組み合わせた場合の
具体的な動作タイミングを示している。上記図１５と相
違する点は、パーシャル表示モードにおける各タイミン
グ信号の周波数が低いことと、背景表示期間のＶマスク
信号（VMASK）がＬレベルの期間、Ｖクロック（CKV）の
周波数を上げ、Ｖドライバ内においてゲート選択信号を
高速転送している点である。このような駆動方法によ
り、パーシャル表示モードにおける駆動周波数の低減に
よる消費電力の低減と、Ｈドライバの処理負荷の低減の
両方が可能となる。

【０１０８】［背景表示色］上記基本構成では、パーシ
ャル表示モードに移行してから背景領域には白データ
（オフ表示）を表示するものとして説明している。しか
し、背景表示データとしては、オフ表示データに限ら
ず、他の背景表示色データを採用し、そのデータの示す
色を背景領域に表示してもよい。以下に背景表示色を所
定の色とする場合について説明する。採用する表示色
は、例えばカラー表示装置における赤（Ｒ）又は緑
（Ｇ）又は青（Ｂ）のいずれかである。

【０１０９】図１９は、パーシャル表示時に、背景領域
をオフ表示以外の所定色を表示するためのタイミングコ
ントローラ４００の構成例を示している。図２０は、こ
の図１９の背景領域検出回路６０の動作を概念的に説明
している。図１９において、上述の図４と同一部分には
同一符号を付して説明を省略する。図４と相違する点
は、図１９のタイミングコントローラ４００は、図４の
構成に加え、パーシャル表示時の背景領域を検出し、そ
の背景表示期間に所定の色のデジタル信号の出力を許可
ための構成として、背景領域検出回路６０、Ｆ／Ｆ６
１、アンドゲート６２、６３、６４を備えることであ
る。

【０１１０】背景領域検出回路６０には、Ｖカウンタ３
４からのＶカウント値（行カウント値）が供給され、ま
た、図示しないＣＰＵから図１のＣＰＵインタフェース
部１０６を介してパーシャル表示領域の境界位置情報
（PTA1S）と、パーシャル表示領域がこの境界より上か
下か（例えば上ならＨ、下ならＬ）を示す位置情報（PT
AF）とが供給され、これらに基づき以下の背景領域検出
信号（PTWH）を出力する。例えば位置情報ＰＴＡＦが
「Ｈ」であれば、境界位置（PTA1S）よりもパーシャル
表示領域が上に位置することを意味する。よって、背景
領域検出回路６０は、Ｖカウント値が、上記PTA1Sの示
すパーシャル表示領域の境界位置より上の行を示す期間
は「Ｌ」、Ｖカウント値が境界位置より下の行を示す期
間は「Ｈ」となる信号PTWHを出力する。また位置情報PT
AFが「Ｌ」であれば、Ｖカウント値が境界位置（PTA1
S）より上の行を示している期間は「Ｈ」、境界位置（P
TA1S）より下の行を示している期間は「Ｌ」となる信号
PTWHを出力する。

【０１１１】このように図１９の背景領域検出回路６０
は、背景表示期間のみ「Ｈ」となる背景領域検出信号
（PTWH）を出力する。例えば図２０に示すように、背景
領域が２５行目から１００行目までとすると、背景領域
検出回路６０は、Ｖカウント値が２５になるまで「Ｌ」
レベルで２５〜１００の選択期間「Ｈ」となる信号PTWH
を出力する。そして、以上のような信号PTWHは、Ｆ／Ｆ
６１を介して、Ｒ，Ｇ，Ｂのデジタル出力ラインに設け
たアンドゲート６２，６３及び６４の一方の入力端に供
給される。

【０１１２】アンドゲート６２，６３及び６４の他方の
入力端には、例えば操作者又はＣＰＵによって設定され
る背景色信号（Ｒ＿ＰＡＲ，Ｇ＿ＰＡＲ，Ｂ＿ＰＡＲ）
が供給されている。従って、背景表示期間中に検出信号
PTWHが「Ｈ」となると、このときアンドゲート６２，６
３及び６４に供給されている背景色表示信号がオアゲー
ト５５，５６及び５７を介し背景表示データとして出力
される。

【０１１３】ここで、「白」は、Ｒ，Ｇ，Ｂ入力デジタ
ルデータ（例えば６ビット）において、Ｒ，Ｇ，Ｂデー
タの全ビットが「Ｈ；１」で表されるのに対し、例えば
単色の「青」は、Ｒ及びＧが全ビット「Ｌ；０」、Ｂが
「Ｈ；１」で表される。従って、上記背景色として、例
えば単色の「青」が設定されている場合、本実施形態で
はＲ＿ＰＡＲ及びＧ＿ＰＡＲの全ビットが「Ｌ」で、Ｂ
＿ＰＡＲの全ビット「Ｈ」であり、これが、パーシャル
表示モードでの背景領域の表示データとして表示パネル
に供給され、背景領域に単色の「青」が表示される。

【０１１４】また、このような所定背景表示色を採用し
た場合でも、図３に説明したように、パーシャル表示モ
ードへの移行後の第１フレームでは、全画面白表示（オ
フ表示）を行い、その次の第２フレームよりパーシャル
表示と任意の色の背景表示を実行することが好適であ
る。さらに、パーシャル表示動作への移行第１フレーム
において行う全画面表示は、上記全画面白色に限らず、
全画面を所定の背景色としてもよい。例えば、この表示
色は、上述のようにパーシャル表示動作時に背景色とし
て設定される色と同色としてもよい。このように移行フ
レームの全画面表示色をパーシャル表示動作時の背景色
と同色とすれば、パーシャル表示モードへ移行時に表示
色の急激な変化を避けることができ、また、簡易な回路
構成で移行第１フレームでの全画面表示色をオフ表示色
以外とすることが可能となる。

【０１１５】なお、パーシャル表示モードへの移行後、
ＣＰＵから、背景期間に所定色の背景表示データが供給
される構成であれば、上記基本構成において説明した図
４のような回路構成を変更することなく白以外の所定色
の背景を表示することができる。

【０１１６】さらに、後述するように移行第１フレーム
において、全画面白表示等の背景表示を行うのではな
く、パーシャル表示と、背景全領域についての背景表示
を行ってもよい。

【０１１７】ここで、以上に説明した背景表示色につい
ては、オン表示色（例えばノーマリホワイトの場合には
黒）や、その他任意の中間色に設定することも可能であ
る。各画素に設けられるＴＦＴのオフリーク電流によ
り、背景領域について画素選択間隔が長くなると多少の
色抜け、つまり色の変化が発生する可能がある。しか
し、本発明において背景領域は、特別な情報を表示する
ことを目的としておらず、このような領域における多少
の色変化は、表示品質の観点から許容範囲内に収まる場
合もある。従って、このような場合に、背景領域を任意
の色で表示可能な構成とすることで、操作者に希望する
背景色を選択させることができる。

【０１１８】また、一方で、画素ＴＦＴでのオフリーク
電流が十分小さければ、背景表示色を所定オン表示色や
中間色に設定しても、色変化なく長期間その色を背景領
域に表示していることができる。なお、Ｒ，Ｇ，Ｂのい
ずれかの単色での背景表示は、Ｒ，Ｇ，Ｂのいずれかは
白表示と同一のオフ表示データ、残りの２色がオン表示
データ、又はいずれか１色がオン表示データで残り２色
がオフ表示データによって表現される。つまり、Ｒ，
Ｇ，Ｂいずれか単色の背景表示であれば、少なくとも１
色は「オフ表示」と等しく、所望の中間色よりも、上述
の各画素ＴＦＴでのオフリーク電流による色抜けの影響
を受け難く、パーシャル表示モードにおける背景表示色
の変化が小さい。

【０１１９】［背景領域先頭行］次に、図２１を参照し
て、パーシャル表示モードでの背景表示の品質向上を図
るための駆動方法について説明する。この方法において
は、上述のように、パーシャル表示モードへの移行第１
フレームで全画面オフ表示などの背景表示を行い、その
後、パーシャル表示モードに移る。そして、上記移行第
１フレームに続く第２フレームからは、任意のｓ行ｍ列
マトリクスのパーシャル表示領域２０２に対してはパー
シャル表示データを書き込み、上記パーシャル表示領域
の最終行に続く背景領域先頭行２０４ｈ（ｓ＋１行目）
と、ｋ行ｍ列マトリクス領域２０４ｗとにはそれぞれに
背景表示データを書き込む。つまり、背景領域２０４の
うち、背景領域先頭行２０４ｈに対しては毎フレーム書
き込みを行い、ｋ行ｍ列マトリクス領域２０４ｗについ
ては、上述の説明と同様にフレーム毎に位置をシフトし
て書き込みを行うこととなり、ｎ行ｍ列マトリクスの
内、パーシャル表示領域２０２とｓ＋１行目領域２０４
ｈとを除く背景領域の各画素は、（ｎ−ｓ−１）／ｋフ
レームに１回背景表示データが書き込まれる。

【０１２０】このような駆動方法を採用することによ
り、パーシャル表示領域２０２に続く背景領域２０４は
その先頭行が１フレームに１回必ずオフ表示データなど
の背景表示データが書き込まれることとなる。従って、
複数フレーム期間おきにしか選択されない他の背景領域
２０４が、パーシャル表示領域２０２の最終行に書き込
んだデータの影響を受けてクロストークのように表示さ
れることを防止することができる。

【０１２１】次に、このような背景領域の先頭行２０４
ｈに対して毎フレーム背景表示データを書き込むための
具体的な動作について説明する。なお、以下の説明で
は、先頭行であるｓ＋１行目領域２０４ｈには背景表示
データとしてオフ表示データを書き込み、この領域２０
４ｈを除く他の背景領域２０４には、背景表示データと
してＲ，Ｇ，Ｂの単色表示など任意の色を表示する場合
を例に挙げて任意の色を表示するものとする。この場
合、上述の図１９に示すタイミングコントローラ４００
において、マスク生成回路４８及び背景領域検出回路６
０の設定を変更することで対応することができる。

【０１２２】即ち、これらの回路４８及び回路６０の構
成は、上述の図２０と同様であり、図２２に示すよう
に、コンパレータ１（４８１）及びコンパレータ２（４
８２）及びコンパレータ３（６０）に設定する値が変更
されており（図２０参照）、図２３に示すような波形の
（ａ）VMASK、（ｂ）PTWHを作成している。

【０１２３】具体的には、例えばパシャール表示領域２
０２がｎ行ｍ列マトリクスの１行目〜２５行目までであ
るとすると「２５＋１」をコンパレータ１及び２にそれ
ぞれセットしている。このため、まず、コンパレータ２
の出力は、Ｖカウント値（行数）が「２５＋１」以上に
なると「Ｌ」から「Ｈ」に変化する。そして、コンパレ
ータ１は、フレームカウンタ４７から供給されるＦカウ
ント値が「２５＋１」になったときのみ「Ｈ」、それ以
外は「Ｌ」を出力する。従って、SPART信号がＨでパー
シャル表示モードの時は、オアゲート４８５から出力さ
れるVMASK信号は、図２３（ａ）に示すように、１フレ
ーム期間中において、１行目から２５＋１行目までの期
間と、（Ｆカウント値＋２５＋１）行目の期間「Ｈ」レ
ベルとなり、信号が「Ｈ」レベルとなる期間には、パネ
ルに対して通常表示モードと同様に画素選択及び表示デ
ータ書き込みが行われる。また、図２３の例では、表示
データは、背景領域期間の２５＋１行目の到来時にはパ
ーシャル表示データから背景表示データに切り替わって
いる。従って、「２５＋１」行目のタイミングで表示デ
ータの各画素への書き込みが許可されることとなり、パ
ーシャル表示領域の最終行の選択・書き込みに続き、そ
の次行に対する背景表示データの選択・書き込みが行わ
れることとなる。

【０１２４】また、背景領域検出回路６０（コンパレー
タ３）に対しては、境界位置の先頭値として「２５＋
１」が設定され、終了値には「１００」が設定されてい
る。よって、パーシャル表示領域が背景境界位置より前
にある場合（ＰＴＡＦ＝１）、図２３に示すようにＶカ
ウント値が「２５＋１」以上になると「Ｈ」レベルとな
り、Ｖカウント値が「１００以上となると「Ｌ」レベル
となる背景検出信号（PTWH）が出力される。このPTWH信
号は、図１９に示すように背景色データ（Ｒ＿ＰＡＲ，
Ｇ＿ＰＡＲ，Ｂ＿ＰＡＲ）の各Ｒ，Ｇ，Ｂデータライン
への出力を制御しており、図２３（ｂ）のように背景期
間のうち、パーシャル表示領域との境界先頭行領域２０
４ｈに相当する期間を除いた期間「Ｈ」レベルとなり、
背景色データの出力を許可している。

【０１２５】従って、背景領域２０４の中のｋ行ｍ列マ
トリクス領域２０４ｗの選択期間中には、操作者又はＣ
ＰＵによって指定される任意の背景色データがこの領域
２０４ｗに書き込まれて表示される。もちろん、ｋ行ｍ
列マトリクス領域２０４ｗに対してオフ表示データを書
き込んでもよく、この場合、図８に示すＭＡＳＫ生成回
路４８でのコンパレータ比較値を上記のようにパーシャ
ル表示行数ｓに対し「ｓ＋１」を設定するだけで対応で
きる。

【０１２６】図２４は、以上のような制御に対し、さら
に上述の駆動方法４を適用した場合のタイミングチャー
トの一例を示しており、背景先頭行２０４ｈに対する制
御を除き、上述の図１４とほぼ同様の動作が行われてい
る。図２４において、駆動方法４及び図１４に関して既
に説明したように、背景領域のうち、１フレーム期間中
に選択されない行（ここでは「ｎ−ｓ−１」行）の選択
期間に相当する間には、１Ｈ期間の長さを制御する行ク
ロックの周波数を高めている。このように行クロックな
どの周波数を高めることで、図５のＶドライバ２１０内
での各行選択パルスを高速転送することが可能となる。
従って、通常動作（ｎ行駆動）の時よりも、より遅い周
波数で各行（ｓ行＋１行＋ｋ行）を駆動することがで
き、動作周波数に消費電力の依存するデジタル処理系の
回路での消費電力低減が可能となる。もちろん、１フレ
ーム期間中に選択されない背景領域期間についてクロッ
クの高速転送を実行しない他の駆動方法１，２及び３を
採用しても良い。

【０１２７】ここで、先頭行領域２０４ｈに書き込む背
景表示データは、オフ表示データ（ノーマリホワイトの
場合の白表示）の他、上述のようにカラー表示の場合の
Ｒ，Ｇ，Ｂのいずれか、又は任意の色を採用することが
できる。但し、この背景表示データは、残りの背景領域
２０４に書き込むデータと同一データを用いることで、
先頭行領域２０４ｈだけが目立ってしまうという問題を
防ぐことができる。

【０１２８】なお、ｎ行ｍ列画面内に複数のパーシャル
表示領域２０２が設定される場合には、各パーシャル表
示領域２０２の最終行の次行（２０４ｈ）に対して毎フ
レーム背景表示データを書き込むことが好適である。ま
た例えばパーシャル表示領域２０２がｎ行ｍ列マトリク
スの中央や、後ろ側（図２１では画面下側）に位置する
場合には、パーシャル表示領域２０２の先頭行の前行に
対しても毎フレーム背景表示データを書き込むこととす
れば、パーシャル表示領域２０２よりも前の行に位置す
る背景領域２０４に対して、このパーシャル表示領域２
０２の先頭行の表示データが悪影響を及ぼすことを防止
でき、背景領域の表示品質の一層の向上を図ることがで
きる。以上のようにパーシャル表示領域２０２に隣接す
る行については、毎フレーム背景表示データを書き込む
ことで背景領域２０４の表示品質が向上する。

【０１２９】［パーシャル表示モードへの移行第１フレ
ームの表示］次に、装置がパーシャル表示モードに切り
替わった移行第１フレームにおいて、全画面背景表示で
はなく、パーシャル及び背景表示を実行する場合の動作
及び駆動回路の例について説明する。

【０１３０】上述の図３に示す動作では、パーシャル表
示が命令されると、移行第１フレームでは、全画面背景
表示を行い、次の第２フレームからパーシャル表示に移
行している。これに対し、移行後第１フレームにおい
て、パーシャル表示領域にパーシャル表示を行い、背景
領域の全領域には背景表示を行うことにより、移行時に
一瞬全画面が消えることがなく、スムーズにパーシャル
表示に移行できる。

【０１３１】図２５は、このようなモード移行動作を示
している。図１のＩ／Ｆ回路１０６が通常表示モードで
あると判断している場合、図３（ａ）のようにＬＣＤパ
ネル２００は、全画面を用いて通常表示を行う（Ｓ
１）。ＣＰＵ等からパーシャル表示制御命令が送られて
くると、図１のＩ／Ｆ回路１０６がこれを解析してパー
シャル表示制御信号を発生し、パーシャル表示モードに
切り替わる（Ｓ２）。

【０１３２】装置がパーシャル表示モードに切り替わる
と、図２５（ｂ）に示すようにパーシャル表示領域２０
２にはパーシャル表示データを書き込み、また背景領域
２０４の全領域に対し、オフ表示データや、設定した任
意の色データなどの背景表示データを書き込む（Ｓ
３）。

【０１３３】移行時の１フレームに、このようにパーシ
ャル表示と、背景領域２０４の全領域への背景表示を行
うことにより、上述のように一旦全画面が背景表示とな
ることがなく、移行直後からパーシャル表示領域２０２
に所望の表示を行うことができる。さらに、全画素に対
してパーシャル表示データ又は背景表示データという有
意のデータを書き込むことになるので、パーシャル表示
に切り替わった際、複数フレームに１回しか選択されな
い背景領域において、通常表示時の表示が徐々に背景表
示状態へ変化していくことを防ぐことができる。

【０１３４】図２５（ｃ）に示すように、移行第２フレ
ーム以降は、既に説明したような各種パーシャル表示動
作を採用することができる。即ち、図２５（ｃ）に示す
ように、１フレーム期間中に、ｓ行ｍ列マトリクスから
なるパーシャル表示領域２０２と、背景領域２０４のう
ちのｋ行ｍ列マトリクス領域２０４ｗとを選択し、それ
ぞれパーシャル表示及び背景表示を行う（Ｓ４）。

【０１３５】なお、パーシャル表示モードにおける背景
領域２０４の駆動方法については上述のような方法１〜
４のいずれか又はそれらを組み合わせることができ、一
例として図２５（ｄ）のステップＳ４に示すように、背
景領域のｋ行ｍ列領域２０４ｗ以外の非選択行について
はドライバの高速転送を実行する等の駆動方法を採用す
ることができる。また、さらに図２１を参照して説明し
たように、パーシャル表示領域の最終行に隣接する背景
先頭領域２０４ｈには、パーシャル表示領域と同様に毎
フレーム選択し、ここに背景表示データを書き込む方法
を採用することもできる。

【０１３６】図２６は、以上のような移行動作を実行す
るタイミングコントローラ４００の一例を示している。
このタイミングコントローラ４００において上述の図１
９に示す構成と同一部分には同一符号を付して説明を省
略する。図１９と相違する点は、デジタル表示データの
出力制御部分の構成である。具体的には、図２６のタイ
ミングコントローラ４００では、背景領域検出回路６０
からＦ／Ｆ６１を介して出力される背景検出信号（PTW
H）と、フラッシュ信号（FLASH）との論理積をとるアン
ドゲート６５を備える。オアゲート５５，５６，５７
は、それぞれ３入力端を備え、第１入力端には、対応す
るＲ，Ｇ，Ｂデジタル信号が供給され、第２入力端には
背景検出信号（PTWH）が供給され、残る第３入力端に
は、上記アンドゲート６５からの出力が供給されてい
る。

【０１３７】このような構成において、ＣＰＵなどから
ＣＰＵＩ／Ｆ回路を介して供給されるパーシャル表示制
御信号（PARTIAL）がＨレベルとなると、Ｆ／Ｆ５２及
びＦ／Ｆ５３及びアンドゲート５４を経て出力されるフ
ラッシュ信号（FLASH）は、次の１フレーム期間はＨレ
ベル、他の期間はＬレベルとなる。また、背景検出信号
（PTWH）は、背景領域期間Ｈレベルとなる。従って、ア
ンドゲート６５からは、パーシャル表示制御信号がＨレ
ベルとなった次のフレームの背景領域においてＨレベル
が出力され、Ｒ，Ｇ，Ｂデジタルデータの各ビットに対
して設けられているオアゲート５５，５６及び５７の出
力は全てＨレベルとなる。Ｒ，Ｇ，Ｂデジタル出力R#OU
T,G#OUT,B#OUTの全ビットＨレベルは、ここでは白表示
（オフ表示）データを意味しており、この構成によりパ
ーシャル表示制御信号がＨレベルになった次の１フレー
ムの背景期間には背景領域にオフ表示データが書き込ま
れる。

【０１３８】また、フラッシュ信号（FLASH）は、パー
シャル表示制御信号がＨレベルとなってから１フレーム
期間が経過し、２フレーム目からは再びＬレベルとな
る。従って、２フレーム目以降においては、アンドゲー
ト６５の出力はＬレベルを維持する。一方、背景検出信
号（PTWH）は上述のように背景期間になるとＨレベルと
なるので、オアゲート５５，５６及び５７からの出力は
背景期間は、Ｈレベルに固定される。従って、パーシャ
ル表示モードに移行して２フレーム目からは各背景表示
期間中には表示データとしてここでは白表示データ（オ
フ表示データ）がデータラインに供給されていることと
なる。

【０１３９】なお、パーシャル表示モードへの移行第１
フレーム及び第２フレームにおいて背景領域に表示させ
るデータは、もちろん上記構成によって実現されるオフ
表示データには限らず、上述のようにＲ，Ｇ，Ｂのいず
れかの色データ又は任意の中間色データとしても良い。

【０１４０】また、パーシャル表示モードへ移行して第
２フレーム以降におけるパーシャル表示は、上記駆動方
法１〜４のいずれか又はその組み合わせによって実行す
る事ができる。或いは、上述のようにパーシャル表示領
域の最終行に続く背景領域先頭行（又はパーシャル表示
領域の境界隣接行）について、毎フレーム選択して背景
表示データを書き込む方法を採用しても良い。

【０１４１】

【発明の効果】以上説明したように本発明によれば、任
意の位置にパーシャル表示を行うことができ、また、残
りの背景領域での背景表示を高い表示品質で実行する事
ができる。さらに、背景領域において、１フレーム期間
中に上記パーシャル表示領域と共に選択される領域を背
景領域先頭行と、残りの領域の内の一部であるｋ行ｍ列
領域としているので、パーシャル表示モードにおいて１
フレーム期間中に選択する行数を通常表示モードの時よ
り減らすことで、消費電力の低減を図ることも可能とな
る。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る表示装置の構成を示
す図である。

【図２】 本発明の実施形態に係る表示装置の表示種類
を説明する概念図である。

【図３】 本発明の実施形態に係る表示モードの切替動
作とその際の表示状態を示す図である。

【図４】 本発明の実施形態に係る駆動回路のタイミン
グコントローラ部における構成を示す図である。

【図５】 本発明の実施形態に係るＬＣＤパネルのＶド
ライバの構成を示す図である。

【図６】 図４の分周回路１１の構成を示す図である。

【図７】 図４の１Ｈ幅制御回路１９の構成を示す図で
ある。

【図８】 図４のＭＡＳＫ生成回路４８の構成を示す図
である。

【図９】 本発明の実施形態に係る通常表示時の動作を
示すタイミングチャートである。

【図１０】 本発明の実施形態に係る白ラスタ表示時の
動作を示すタイミングチャートである。

【図１１】 本発明の実施形態に係る駆動方法１及び方
法４を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。

【図１２】 本発明の実施形態に係る駆動方法１を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。

【図１３】 本発明の実施形態に係る駆動方法２を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。

【図１４】 本発明の実施形態に係る駆動方法２及び方
法４を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。

【図１５】 本発明の実施形態に係る駆動方法３を実行
する場合のパーシャル表示時の動作を示すタイミングチ
ャートである。

【図１６】 本発明の実施形態において用いられるプリ
チャージ波形を示す図である。

【図１７】 本発明の実施形態において用いられるプリ
チャージドライバ２３０の構成を示す図である。

【図１８】 本発明の実施形態に係る駆動方法３及び方
法４を実行する場合のパーシャル表示時の動作を示すタ
イミングチャートである。

【図１９】 本発明の実施形態に係る駆動回路のタイミ
ングコントローラ部における構成を示す図である。

【図２０】 本発明の図１９に示す背景領域検出回路６
０の動作を説明する図である。

【図２１】 本発明の実施形態に係る表示装置のパーシ
ャル表示モードでの背景領域選択方法を説明する概念図
である。

【図２２】 図２１に示す方法を実行するためにマスク
生成回路４８及び背景領域検出回路６０に設定される閾
値とこれらの回路出力を示す図である。

【図２３】 図２１に示す方法を実行するためにマスク
生成回路４８及び背景領域検出回路６０からの出力波形
を説明する図である。

【図２４】 図２１に示す方法を採用した場合の動作例
を示すタイミングチャートである。

【図２５】 本発明の実施形態に係る表示装置において
パーシャル表示への移行時からパーシャル及び背景表示
を実行する手順の例を説明する図である。

【図２６】 本発明の実施形態に係る表示装置において
パーシャル表示への移行時からパーシャル及び背景表示
を実行するためのタイミングコントローラ部における構
成例を示す図である。

【符号の説明】

１１ 分周回路、１２ Ｈカウンタ、１３，１４，１
５，１６，１７，１８，３５，３６ デコーダ、１９
１Ｈ幅制御回路、３４ Ｖカウンタ、４７ フレームカ
ウンタ、４８ ＭＡＳＫ生成回路、４９ デコーダ（フ
レームカウンタリセット用）、５２，５３ Ｆ／Ｆ（モ
ード切替タイミング制御部）、６０ 背景領域検出回
路、１００ 駆動回路、２００ 表示パネル（ＬＣＤパ
ネル）、２１０ Ｖドライバ、２２０ Ｈドライバ、２
３０ プリチャージドライバ、４００Ｔ／Ｃ（タイミン
グコントローラ）。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２２Ｒ ６６０ ６６０Ｋ 3/30 3/30 Ｊ (72)発明者 小林 貢 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 上原 久夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 (72)発明者 藤岡 誠 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H093 NA33 NC16 NC24 NC25 NC26 NC27 NC34 NC50 ND39 5C006 AA21 AC22 BB16 BC03 FA05 5C080 AA06 AA10 BB05 DD01 DD26 FF11 FF12 JJ01 JJ02 JJ03 JJ04 JJ07

Claims (14)

【特許請求の範囲】
1. 【請求項１】 ｎ行ｍ列マトリクスの複数の画素を備
   え、 パーシャル表示命令に応じて、任意のｓ行ｍ列マトリク
   スのパーシャル表示領域にはパーシャル表示を行い、残
   りの領域には背景領域として背景表示を行う表示装置の
   駆動方法であり、 パーシャル表示モード時には、 １フレーム期間中に、 前記パーシャル表示領域の各画素に所定のパーシャル表
   示データを順次書き込むと共に、 前記背景領域の内、前記パーシャル表示領域の最終行の
   次のｓ＋１行目領域の画素と、ｋ行ｍ列の画素とに背景
   表示データを書き込むことを特徴とする表示装置の駆動
   方法（但し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、
   ｓ＜ｎ、ｋ＜ｎ−ｓ−１とする）。
2. 【請求項２】 請求項１に記載の表示装置の駆動方法に
   おいて、 前記背景領域のうちの前記ｋ行ｍ列の画素は、１フレー
   ム毎に選択行がシフトすることを特徴とする表示装置の
   駆動方法。
3. 【請求項３】 請求項２に記載の表示装置の駆動方法に
   おいて、 前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクス
   の画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけ
   て前記背景表示データを書き込むことを特徴とする表示
   装置の駆動方法。
4. 【請求項４】 請求項２に記載の表示装置の駆動方法に
   おいて、 前記背景領域のうちの（ｎ−ｓ−１）行ｍ列マトリクス
   の画素には、合計（ｎ−ｓ−１）／ｋフレーム期間かけ
   て前記背景表示データを書き込み、 次の合計（ｎ−ｓ−１）／ｋフレーム期間には、同一行
   の画素に対し、背景表示データの基準電位に対する極性
   を反転させた背景表示データを書き込むことを特徴とす
   る表示装置の駆動方法。
5. 【請求項５】 請求項１〜４のいずれか一つに記載の表
   示装置の駆動方法において、 前記パーシャル表示命令が出されると、 １フレーム期間に前記ｎ行ｍ列の全画素を選択して通常
   表示する際の単位クロックとなる画素クロックよりも、
   周波数の低い画素クロックを単位クロックとして用い
   て、 前記パーシャル表示領域の全画素にパーシャル表示デー
   タを書き込み、前記背景表示領域のうちの前記ｓ＋１行
   目領域の画素と、前記ｋ行ｍ列の画素に背景表示データ
   を書き込むことを特徴とする表示装置の駆動方法。
6. 【請求項６】 請求項１〜５のいずれか一つに記載の表
   示装置の駆動方法において、 前記パーシャル表示命令が出された後、前記ｎ行ｍ列マ
   トリクスの全画素に背景表示データを書き込んでから、
   前記ｓ行ｍ列の画素にパーシャル表示データを順次書き
   込み、かつ前記ｓ＋１行目の画素と、前記ｋ行ｍ列の画
   素に背景表示データを書き込むことを特徴とする表示装
   置の駆動方法。
7. 【請求項７】 請求項１〜５のいずれか一つに記載の表
   示装置の駆動方法において、 前記パーシャル表示命令が検出されると、次の第１フレ
   ームの期間中には、 前記ｓ行ｍ列のパーシャル表示領域の各画素に所定のパ
   ーシャル表示データを順次書き込み、 かつ前記背景領域の全画素に、背景表示データを順次書
   き込み、 前記第１フレームに続く第２フレーム以降の各フレーム
   期間中には、 前記ｓ行ｍ列のパーシャル表示領域の各画素に、前記パ
   ーシャル表示データを書き込み、 かつ、前記背景領域のうちのｓ＋１行目領域の画素と、
   前記ｋ行ｍ列の画素に背景表示データを書き込むことを
   特徴とする表示装置の駆動方法。
8. 【請求項８】 ｎ行ｍ列マトリクスの複数の画素が、行
   ライン毎に選択されかつ列ラインから表示データの供給
   を受けて表示を行い、 かつ、パーシャル表示命令が出されると、１フレーム期
   間中に、前記ｎ行ｍ列マトリクスの内のｓ行ｍ列の画素
   を選択して所定のパーシャル表示データを順次書き込
   み、また、前記ｎ行ｍ列の残りの背景領域のうちのｓ＋
   １行目の画素と、ｋ行ｍ列の画素とを選択して背景表示
   データを書き込む表示装置の駆動回路であって、 各行の選択期間に対応した行クロックを発生する行クロ
   ック作成部と、 行クロックを１フレーム毎にカウントする行クロックカ
   ウント部と、 前記パーシャル表示データを書き込むべきｓ行の到来タ
   イミングを検出するパーシャル表示行検出部と、 前記１フレーム期間中に背景表示データを書き込むべき
   ｓ＋１行目及びｋ行の到来タイミングを検出する背景表
   示行検出部と、 前記パーシャル表示行検出部又は前記背景表示行検出部
   のいずれかで表示行の到来が検出されると前記ｎ行ｍ列
   マトリクスを行毎に駆動する行ドライバでの行駆動動作
   を許可するドライバ制御信号を発生するドライバ制御信
   号発生部と、を備えることを特徴とする表示装置の駆動
   回路（但し、ｎ、ｍ、ｓ及びｋは全て１以上の整数で、
   ｓ＜ｎ、ｋ＜ｎ−ｓ−１を満たす）。
9. 【請求項９】 請求項８に記載の表示装置の駆動回路に
   おいて、 更にフレーム数をカウントするフレームカウント部を備
   え、 前記背景表示行検出部は、前記フレームカウント部での
   カウント値に基づいて、前記背景表示データを書き込む
   べき行をシフトさせることを特徴とする表示装置の駆動
   回路。
10. 【請求項１０】 請求項８又は請求項９に記載の表示装
    置の駆動回路において、 さらに表示データの所定基準電圧に対する極性を単位期
    間毎に反転させるための極性反転信号作成部を備え、 前記背景領域のうち前記ｓ＋１行目を除く各画素は、合
    計（ｎ−ｓ−１）／ｋフレーム期間よりなる１背景表示
    期間かけて、それぞれが１回選択され、 次の１背景表示期間の到来を前記極性反転信号作成部が
    検出し前記背景表示データの極性を反転することを特徴
    とする表示装置の駆動回路。
11. 【請求項１１】 請求項８〜１０のいずれか一つに記載
    の表示装置の駆動回路において、 さらに、１フレーム期間に前記ｎ行ｍ列の全画素を選択
    して通常表示する際の単位クロックを分周する分周回路
    を有し、 前記パーシャル表示命令が出されると、前記分周回路か
    らの分周画素クロックを単位クロックとして用い、１フ
    レーム期間中に前記ｓ行ｍ列の画素への前記パーシャル
    表示データの書き込み制御、及び、前記ｓ＋１行目領域
    の画素及び前記ｋ行ｍ列の画素への前記背景表示データ
    の書き込み制御を行うことを特徴とする表示装置の駆動
    回路。
12. 【請求項１２】 請求項１１に記載の表示装置の駆動回
    路において、 前記パーシャル表示行検出部及び前記背景表示行検出部
    での表示行検出信号に基づいて、 前記背景領域のうち、前記ｓ＋１行目領域の画素及び前
    記ｋ行ｍ列の画素以外の行に対する選択期間の到来を検
    出し、前記行クロックの周波数を増大する行クロック制
    御部を備えることを特徴とする表示装置の駆動回路。
13. 【請求項１３】 請求項１〜１２のいずれか一つに記載
    の表示装置の駆動方法又は駆動回路において、 前記背景表示データは、オフ表示データ又は任意の背景
    色データであることを特徴とする表示装置の駆動方法又
    は駆動回路。
14. 【請求項１４】 請求項１〜１３のいずれか一つに記載
    の表示装置の駆動方法又は駆動回路において、 該表示装置は、液晶表示装置であることを特徴とする表
    示装置の駆動方法又は駆動回路。