JP2008225413A - 液晶表示装置 - Google Patents

Abstract

【課題】 小型携帯機器に用いられる液晶表示装置にして、駆動回路の実装面積が小さく、自由な実装が可能な液晶表示装置を提供する。
【解決手段】 液晶表示素子と、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は液晶表示パネルの１辺に実装され、書換可能なメモリ素子が搭載されたＦＰＣが液晶表示パネルに接続される。メモリ素子には駆動回路の各種モードの遷移コマンドが記録されており、駆動回路は簡易なコマンドでメモリ素子から遷移コマンドを読み出して各種モードへの遷移を実行する。
【選択図】 図４

Description

本発明は、液晶表示装置に係わり、特に、携帯型装置の表示部に用いられる液晶表示装置の駆動回路に適用して有効な技術に関する。

ＴＦＴ（Thin Film Transistor）方式の液晶表示装置は、パソコン、ＴＶ等の表示装置として広く使用されている。これらの液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する駆動回路とを備えている。

そして、このような液晶表示装置において小型のものが、携帯電話機等の携帯機器の表示装置として広く利用されている。液晶表示装置を携帯機器の表示装置として用いる場合には、従来の液晶表示装置に比べて、複雑な表示モードにも対応可能なものが望まれている。

特許文献１には、パーシャル表示を行うために、パーシャル表示命令を用いる記載がある。しかしながら、特許文献１はパーシャル表示についての動作が記載されてあるのみで、コマンドを用いて動作を制御することについては記載が無い。

特開２００２−２９７１０５号

携帯機器の小型化に伴う問題点として、液晶表示装置の駆動回路を実装するスペースの減少が挙げられる。そのため、駆動回路は小型で多機能なものが開発されている。また、従来の液晶表示装置では、表示画面の２辺に駆動回路を設けていたが、１辺にのみ駆動回路を実装し、駆動回路を１チップ化し実装面積を減少させる要望がある。

さらに、携帯電話機では表示モードが多岐にわたっており、各モードを表示するために制御回路から駆動回路に伝えられる制御コマンドが複雑化する傾向にあった。

本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、小型の液晶表示装置において、簡易な制御コマンドで多種多様な表示モードを実行する駆動回路を実現する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。

液晶表示パネルと、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は液晶表示パネルの１辺側に実装され、走査信号線を駆動する駆動回路と映像信号を駆動する駆動回路とを１チップに形成する。駆動回路とは別にメモリ素子を設け、メモリ素子に駆動回路を制御するコマンドを記録する。

駆動回路は外部からの命令によって、メモリ素子からコマンドを読み出し、読み出したコマンドに従い各種表示モードを実行する。

駆動回路とは別にメモリ素子を設けることにより、容易にメモリ素子にデータを記録することが可能となる。また、記録した内容については検査が容易になる。また、メモリ素子に複雑なコマンドシーケンスを記録することにより、液晶表示装置を制御する制御回路は、簡単なコマンドを発行することで、目的の表示モードを実現することが可能となる。

液晶表示パネルと、液晶駆動回路とを備える液晶表示装置であって、液晶駆動回路は走査信号を出力する回路と映像信号を出力する回路とを１チップ上に形成し、液晶表示パネルの１辺側に実装される。

液晶駆動回路とは別にメモリ素子を設け、メモリ素子に液晶駆動回路の表示モードを設定するコマンドを記録する。

液晶駆動回路は外部制御回路からの命令によって、メモリ素子に対し必要なコマンドを読み出し、コマンドを実行することで各種表示モードを実現させる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図１は、本発明の実施の形態の液晶表示装置の基本構成を示すブロック図である。同図に示すように、本実施の形態の液晶表示装置１００は、液晶表示パネル１と、駆動回路５と、フレキシブル基板３０とから構成される。

液晶表示パネル１は、薄膜トランジスタ１０、画素電極１１等が形成されるＴＦＴ基板２と、対向電極１５、カラーフィルタ等が形成されるフィルタ基板（図示せず）とを、所定の間隙を隔てて重ね合わせ、該両基板間の周縁部近傍に枠状に設けたシール材により、両基板を貼り合わせると共に、シール材の内側に液晶組成物を封入、封止し、さらに、両基板の外側に偏光板を貼り付けて構成される。

なお、本実施の形態は対向電極１５がＴＦＴ基板２に設けられる所謂横電界方式の液晶表示パネルにも、対向電極１５がフィルタ基板に設けられる所謂縦電界方式の液晶表示パネルにも同様に適用される。

図１においては、図中ｘ方向に延在しｙ方向に並設されるゲート信号線（走査線とも呼ぶ）２１と、ｙ方向に延在しｘ方向に並設されるドレイン信号線（映像信号線とも呼ぶ）２２とが設けられており、ゲート信号線２１とドレイン信号線２２とで囲まれる領域に画素部８が形成されている。

なお、液晶表示パネル１は多数の画素部８をマトリクス状に備えているが、図を解り易くするため、図１では画素部８を１つだけ示している。マトリクス状に配置された画素部８は表示領域９を形成し、各画素部８が表示画像の画素の役割をはたし、表示領域９に画像を表示する。

各画素部８の薄膜トランジスタ１０は、ソースが画素電極１１に接続され、ドレインが映像信号線２２に接続され、ゲートが走査信号線２１に接続される。この薄膜トランジスタ１０は、画素電極１１に表示電圧（階調電圧）を供給するためのスイッチとして機能する。

なお、ソース、ドレインの呼び方は、バイアスの関係で逆になることもあるが、ここでは、映像信号線２２に接続される方をドレインと称する。

駆動回路５は、ＴＦＴ基板２を構成する透明な絶縁基板（ガラス基板、樹脂基板等）に配置される。駆動回路５は走査信号線２１と映像信号線２２とに接続している。

ＴＦＴ基板２には、フレキシブル基板３０が接続されている。フレキシブル基板３０にはコネクタ４、メモリ素子７０、ＬＥＤ１５０が設けられている。

コネクタ４は外部信号線と接続され外部からの信号が入力する。コネクタ４と駆動回路５の間には配線３１が設けられており、外部からの信号は駆動回路５に入力する。

ＬＥＤ（発光ダイオード）１５０には定電圧がコネクタ４を介して供給される。ＬＥＤ１５０は液晶表示装置１００の光源として使用される。

メモリ素子７０はＥＰＲＯＭ（Erasable and Programmable Read Only Memory）で構成することが可能である。（以後メモリ素子をＥＰＲＯＭとも呼ぶ）ＥＰＲＯＭ７０は、書換可能なメモリ素子でデータが格納されており、必要に応じて駆動回路５から配線３２を介してデータが読み出される。

メモリ素子７０を駆動回路５とは別にフレキシブル基板３０上に設けることで、メモリ素子７０に異常が生じた場合には容易に交換可能である。また液晶表示装置１００特有のデータを容易に書換・交換することができ、液晶表示装置１００を多種多様に製造することが可能となる。

液晶表示装置１００の外部に設けられた制御装置（図示せず）から送出された制御信号、および外部電源回路（図示せず）から供給される電源電圧が、コネクタ４、配線３１を介して駆動回路５に入力する。

外部から駆動回路５に入力する信号は、クロック信号、ディスプレイタイミング信号、水平同期信号、垂直同期信号等の各制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）、表示モード制御コマンドであり、入力した信号を基に、駆動回路５は液晶表示パネル１を駆動する。

駆動回路５は１チップの半導体集積回路（ＬＳＩ）から構成され、走査信号線２１への走査信号の出力回路と、映像信号線２２への映像信号の出力回路とを有している。駆動回路５は、内部で発生させる基準クロックに基づき、１水平走査時間毎に、順次液晶表示パネル１の各走査信号線２１に“Ｈｉｇｈ”レベルの選択電圧（走査信号）を供給する。これにより、液晶表示パネル１の各走査信号線２１に接続された複数の薄膜トランジスタ１０が、１水平走査期間の間、映像信号線２２と画素電極１１との間を電気的に導通させる。

また、駆動回路５は画素が表示すべき階調に対応する階調電圧を映像信号線２２に出力する。薄膜トランジスタ１０がオン状態（導通）になると、映像信号線２２から階調電圧（映像信号）が画素電極１１に供給される。その後、薄膜トランジスタ１０がオフ状態となることで画素が表示すべき映像に基づく階調電圧が画素電極１１に保持される。

図２は、本発明の液晶表示装置を示すブロック図である。図２では、第１の液晶表示パネル１−１と、第２の液晶表示パネル１−２とを有する場合を示す。例えば、これらの液晶表示パネルを携帯電話機に用いる場合には、第１の液晶表示パネル１−１はメインパネルとして用いられ、第２の液晶表示パネル１−２は機器の背面に設けられるサブパネルとして用いられる。

前述したように、第１の液晶表示パネル１−１には複数の走査信号線２１−１と映像信号線２２−１とが、各々並列して設けられている。また、第２の液晶表示パネル１−２にも複数の走査信号線２１−２と映像信号線２２−２とが、各々並列して設けられている。走査信号線２１と映像信号線２２との交差する部分に対応して画素部８が設けられる。複数の画素部８は第２の液晶表示パネル１−２にもマトリックス状に配置され、表示領域９を形成している。各画素部８には、画素電極１１と薄膜トランジスタ１０が設けられている。

駆動回路５は液晶表示パネル１−１だけではなく、液晶表示パネル１−２も駆動している。そのため、駆動回路５が設けられた液晶表示パネル１−１から液晶表示パネル１−２へも信号が供給される。符号２３は液晶表示パネル１−１側の出力端子である。出力端子２３から信号が出力し配線２５を介して液晶表示パネル１−２側の入力端子２７に接続されている。また、映像信号も出力端子２３から出力し、液晶表示パネル１−２に供給される。

さらに、液晶表示パネル１−１には、液晶表示パネル１−２へ走査信号を供給するために配線３５が形成されている。駆動回路５から出力した走査信号は配線３５を介して出力端子２３に伝達される。また、階調電圧は駆動回路５から出力し、映像信号線２２を介して、出力端子２３から出力する。そのため、駆動回路５に接続された映像信号線２２は表示領域９内の薄膜トランジスタ１０に接続されるだけではなく、さらに、表示領域９外にまで延在して出力端子２３に接続されている。

なお、液晶表示パネル１−２に設けられた映像信号線２２の数に比べて、液晶表示パネル１−１の映像信号線２２の数が多い場合には、液晶表示パネル１−２に接続されない映像信号線２２が存在する。図２では、液晶表示パネル１−２に接続されない映像信号線２２には配線容量を調節するため、配線容量調整素子２４が設けられている。

例えば、液晶表示パネル１−１と液晶表示パネル１−２とを駆動する場合には、液晶表示パネル１−１の走査信号線２１−１を順に走査した後、さらに続けて液晶表示パネル１−２の走査信号線２２−２を走査するといった、あたかも１枚の液晶表示パネルを駆動するかのような方法が可能である。

このとき、駆動回路５は液晶表示パネル１−１を駆動する場合と液晶表示パネル１−２を駆動する場合及び、両方を駆動する場合では、駆動する走査線数が変化しており、駆動する走査線数についても複数の値を設定する必要がある。

また、駆動回路５は後述するようにグラフィックＲＡＭを内蔵しており、このグラフィックＲＡＭに表示データを格納している。液晶表示パネル１−１と液晶表示パネル１−２とを駆動する場合には、それぞれの液晶表示パネルに応じたグラフィックＲＡＭのアドレスを指定し、グラフィックＲＡＭ内のどの表示データを出力するのか設定する必要がある。

なお、符号１７は対向電極１５に電圧を供給する対向電極信号線である。図２に示す液晶表示パネル１−１、１−２は対向電極１５がＴＦＴ基板２の上に形成されており、対向電極信号線１７もＴＦＴ基板２に形成されている。

さらに、低消費電力化のために、パワーセーブ時には、画面の内、必要最小限な部分だけを表示させるというパーシャル表示が行われている。このようなパーシャル表示は、例えば、携帯電話機の待ち受け画面時に液晶表示装置の表示領域の一部に電池残量、時刻表示などのための固定パターン表示領域を設け、他の領域はマトリクス状に複数の画素を配置して任意のパターンを表示する領域より構成し、パワーセーブ時に固定パターン表示領域のみ駆動している。

また、表示可能な階調数以下の階調表示を行うこともある。例えば最大表示可能な階調数は２６万色であるにもかかわらず、省電力化のために待ち受け画面時にはメインパネルである液晶表示パネル１−１を８色表示としたり、サブパネルである液晶表示パネル１−２を８色表示で用いたりする要求がある。

このように駆動回路５は、省電力化のための各種表示モードや、メインパネルを駆動する表示モードや、液晶表示パネル１−２を駆動する表示モード、液晶表示パネル１−１と液晶表示パネル１−２とを同時に駆動する表示モード等、複数の表示モードに対応可能となっている。

このため、コネクタ４を介して外部から各種表示モードを指定するインストラクション信号が駆動回路５に入力する。駆動回路５はインストラクション信号に基づき各種の表示モードに対応可能にできており、駆動回路５を１個のＩＣチップに形成することで実装面積を小さく抑えて、多機能な駆動回路を実現している。

また、各種の表示モード以外にも、近年様々な機能を有する携帯電話機が開発されており、携帯電話機に用いられる液晶表示装置も様々な表示モードに対応するよう要求されている。

よって、駆動回路も様々な仕様の液晶表示パネルに対応するために機能が増加し、それら各機能を制御する必要が生じている。本発明の液晶表示装置に用いられる駆動回路では、レジスタを備えておりレジスタの値を設定することで各機能を実行している。ただし、機能が増加するにつれてレジスタ数が増大し、各レジスタを設定する煩雑さが問題となっている。

多数のレジスタを設定する煩雑さを避けるためには、オートシーケンス機能を採用することが考えられる。しかしながら、オートシーケンス機能は機能が限定されており、液晶表示パネル毎のカスタム仕様となる。そのため、液晶表示パネル毎に仕様が異なる駆動回路を用意する必要があることから量産には不適当である。

そこで、駆動回路５とは別にＥＰＲＯＭ７０を設け、各液晶表示パネルに対応するようにレジスタの設定値を格納しておき、外部制御回路からはインストラクション信号を駆動回路５に入力することで、必要な各設定値を駆動回路５はＥＰＲＯＭ７０から読み出すようにした。

図３は駆動回路５の内部ブロック図である。駆動回路５のシステムインターフェース７１には、外部信号入力用の配線３１を介して制御信号、映像信号が入力する。

システムインターフェース７１は１８ビット、１６ビット等の任意のｎビットのバスおよびクロック同期シリアルの２種類のインターフェースを備えており、ＭＰＵ（Micro Processing Unit）等の外部制御回路からのパラレル、シリアル両方の信号に対応可能である。

駆動回路５にはインデックスレジスタ７４、コントロールレジスタ７５の１６ビットレジスタと、ライトデータレジスタ７８、リードデータレジスタ７９の１８ビットのレジスタがあり、各レジスタにはシステムインターフェース７１を介してデータの読み書きが行われる。符号３１は入力信号線で符号３２は入出力信号線である。なお、符号３３は後述するベリファイ信号出力線である。

外部表示インターフェース７２は動画表示用にＲＧＢインターフェースと垂直同期インターフェースを備えており、外部からの入力信号線３４を介して映像信号が入力する。ＲＧＢインターフェース動作時には、外部より供給される垂直同期信号と水平同期信号に合わせて表示データを取り込む。

垂直同期インターフェース動作時には垂直同期信号によりフレームの同期を行う。

メモリ素子インターフェース７３は前述のメモリ素子７０との間でデータを読み書きするためのインターフェースである。メモリ素子７０に出力する出力信号線３５と入力信号線３６を備えており、出力信号線３５でメモリ素子７０を指定して、入力信号線３６からメモリ素子７０の格納されたデータを読み込む。

インデックスレジスタ７４はコントロールレジスタ７５のアクセス情報を格納するレジスタで、インデックスレジスタ７４によりコントロールレジスタ７５のアドレスを指定することが可能である。

コントロールレジスタ７５によって駆動回路５の各種機能を指定することができる。後述するタイミング生成回路７６は駆動する信号線の数等をコントロールレジスタ７５に設定された値により指定される。

ライトデータレジスタ７８はグラフィックＲＡＭ５２に書き込むデータを一時記憶する。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、外部表示インターフェース７２を介して一時格納した表示データをグラフィックＲＡＭ５２に書き込む。

リードデータレジスタ７９はグラフィックＲＡＭ５２からの読み出しデータを一時格納するレジスタである。コントロールレジスタ７５の設定値や、後述するアドレスカウンタ７７の値、各種制御端子の値に従い、一時格納したデータを外部に出力する。

アドレスカウンタ７７はグラフィックＲＡＭ５２にアドレスを与えるカウンタである。インデックスカウンタ７４にアドレス設定のインストラクションを書き込むと、インデックスカウンタ７４からアドレスカウンタへアドレス情報が転送される。

グラフィックＲＡＭ５２は、１画素あたり１８ビットの構成で２３３，２８０バイトのビットパターンデータを記憶するＳＲＡＭ（Static RAM）を内蔵しており、最大２４０RGB×４３２サイズの表示に対応する。

タイミング生成回路７６は、表示に必要な内部回路を動作させるためのタイミング信号を発生させる。表示に必要なグラフィックＲＡＭ５２の読み出しタイミングや、外部からのアクセスに対応する内部動作タイミングや、後述するＥＰＲＯＭ７０とのインターフェース信号を発生させる。

ラッチ回路５３は映像信号線側７２０出力分のデジタルデータを一旦保持する。出力する信号がラッチ回路５３に準備できると、ラッチ回路５３は準備した全データをレベルシフタ（１）５４に出力する。

レベルシフタ（１）５４は、ラッチ回路５３に保持された信号の電圧レベルを変換して、デコーダ回路５５を制御可能な電圧とする。

デコーダ回路５５は入力した信号に従い階調電圧を出力する。デコーダ回路５５から出力された電圧を出力回路（１）５６で電流増幅して映像信号用出力線４２へ出力する。

映像信号線用端子４２は液晶表示パネルの映像信号線２２に電気的に接続しており、階調信号が映像信号線２２に出力されることになる。

他方、駆動回路５は走査信号線２１用の走査信号発生回路５７を備えている。走査信号発生回路５７から走査タイミング信号が出力し、レベルシフト回路（２）で電圧が変換され、出力回路（２）５９から走査信号線として走査信号用端子４１に走査信号が出力する。

液晶駆動電圧生成回路６１は、液晶表示パネルの駆動に必要な電圧を生成し、電圧出力用端子４３から出力する。階調電圧生成回路６２は、階調電圧を発生させ、デコーダ回路５５に供給している。

γ調整回路６３は、階調電圧の増減の割合をγ関数に近似させて、人間の目の特性に適応した輝度変化を実現している。レギュレータ６４は、ロジック用電源電圧を生成している。

駆動回路５を制御するインストラクション信号は以下の７種類に大分類される。
（１）インデックス指定インストラクション
（２）ステータスリードインストラクション
（３）表示制御用インストラクション
（４）パワー制御用インストラクション
（５）グラフィックデータ処理用インストラクション
（６）グラフィックＲＡＭアクセス制御用インストラクション
（７）内部γ特性調整用インストラクション
さらに、大分類の中で、例えば（１）表示制御用インストラクション信号の中は、以下のように小分類される。
（ａ）表示制御
（ｂ）液晶駆動交流制御
（ｃ）非表示領域交流化制御
（ｄ）表示・ＲＡＭアクセスインターフェース制御
（ｅ）エントリーモード設定
（ｆ）表示色制御
（ｇ）非表示領域出力制御
（ｈ）ブランク期間制御
（ｉ）フレーム周波数制御
（ｊ）ソース・ゲート出力位置設定
各大分類には表示制御用インストラクション信号同様に数多くの小分類されたインストラクション信号が存在し、各インストラクション信号の仕様について理解し使用することが困難になってきていた。

図４は代表的表示モードへの遷移を示している。各表示モードへの遷移には各インストラクション信号の設定が必要であるが、図４に示す遷移において、代表的なものについては、基本ステート制御として、それぞれのレジスタに対応したシーケンスを外付けＥＰＲＯＭ７０に記録して、読み出し実行することにより、簡単なコマンドで基本的な電源・表示シーケンスを実現することとした。

表１に図４に示す遷移を実行する実行シーケンス名とレジスタ名称と外付けＥＰＲＯＭ７０のスタートアドレスとワード数を示す。
表１

実行シーケンス名の各動作について以下説明する。

２６万色モードアンプオン：レジスタＳＱＦＡを“１”とすると２６万色表示モードで内部電源回路が起動する。

メイン・サブ画面表示オン：レジスタＤＰＤを“１”とすると２６万色表示モードでメイン・サブ画面両方の表示を行う。

メイン画面表示オン：レジスタＤＰＭを“１”とすると２６万色表示モードでメイン画面の表示を行う。

サブ画面表示オン：レジスタＤＰＳを“１”とすると２６万色表示モードでサブ画面の表示を行う。

８色モードアンプオン：レジスタＳＱＰＡを“１”とすると８色表示モードで内部電源回路が起動する。

サブ画面全画面表示オン：レジスタＤＰＰＳを“１”とすると８色表示モードでサブ画面の全画面表示を行う。

パーシャル表示オン：レジスタＤＰＰＰを“１”とすると８色表示モードでパーシャル画面の表示を行う。

表示オフ：レジスタＤＰＯＦを“１”とすると表示動作が停止する。

アンプオフ：レジスタＳＱＯＦを“１”とすると内部電源回路が停止する。

メイン画面ウィンドウ：レジスタＷＳＭを“１”とするとメイン画面表示用にグラフィックＲＡＭ５２の表示データ書き込み範囲であるウインドウアドレスを設定する。また、転送された表示データをグラフィックＲＡＭ５２へ書き込める状態とする。

サブ画面ウィンドウ：レジスタＷＳＳを“１”とするとサブ画面表示用にグラフィックＲＡＭ５２の表示データ書き込み範囲であるウインドウアドレスを設定する。また、転送された表示データをグラフィックＲＡＭ５２へ書き込める状態とする。

メイン・サブ画面ウィンドウ：レジスタＷＳＤを“１”とするとメイン・サブ両方用にグラフィックＲＡＭ５２の表示データ書き込み範囲であるウインドウアドレスを設定する。また、転送された表示データをグラフィックＲＡＭ５２へ書き込める状態とする。

パーシャル画面ウィンドウ：レジスタＷＳＰを“１”とするとパーシャル画面表示用にグラフィックＲＡＭ５２の表示データ書き込み範囲であるウインドウアドレスを設定する。また、転送された表示データをグラフィックＲＡＭ５２へ書き込める状態とする。

γパレット読み込み：レジスタＧＭＳ０〜３までをそれぞれ“１”に設定することで、γパレット１〜４までの値を設定する。

以下、図４に示す遷移と各実行シーケンスとの関連を説明する。まず、電源オフ状態１７０から電源オンおよびパワーオンリセットでスリープモード１７１の状態に遷移する。逆にスリープモード１７１から電源オフで電源オフ状態１７０に遷移する。

次にスタンバイモード１７３とディープスタンバイモード１７２へは、ＥＰＲＯＭ７０による実行シーケンスの読み出しではなく、レジスタＳＱＤＳをセットすることでディープスタンバイモード１７２に遷移し、レジスタＳＱＳＴをセットすることでスタンバイモード１７３に遷移する。

次に、スリープモード１７１からフルカラーモード１７４へは、表１に示すレジスタＳＱＦＡを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８‘ｈ００から２６万色モードアンプオンシーケンスの２１ワード分が読み出され、インデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでフルカラーモード１７４へ遷移する。

フルカラーモード１７４からメイン・サブ画面表示オンモード１８１に遷移するには、一旦レジスタＷＳＤを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８‘ｈＣＥからメイン・サブ画面ウィンドウシーケンスを５ワード分読み出し、インデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでウインドウアドレスセットモード１８６に遷移する。

その後、レジスタＤＰＤを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ１５からメイン・サブ画面表示オンシーケンスを２８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでメイン・サブ画面表示オンモード１８１に遷移する。

次に、フルカラーモード１７４からメイン画面表示オンモード１８２に遷移するには、一旦レジスタＷＳＭを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＣ４からメイン画面ウィンドウシーケンスを５ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでウインドウアドレスセットモード１８６に遷移する。

その後、レジスタＤＰＭを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ３１からメイン画面表示オンシーケンスを２８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでメイン画面表示オンモード１８２に遷移する。

次にフルカラーモード１７４からサブ画面表示オンモード１８３に遷移するには、一旦レジスタＷＳＳを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＣ９からサブ画面ウィンドウシーケンスを５ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでウインドウアドレスセットモード１８６に遷移する。

その後、レジスタＤＰＳを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ４Ｄからサブ画面表示オンシーケンスを２８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでサブ画面表示オンモード１８３に遷移する。

次に、スリープモード１７１から８色モード１７５へは、レジスタＳＱＦＡを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ６９から８色モードアンプオンシーケンスを２１ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることで遷移する。

次に８色モード１７５から８色サブ画面表示オンモード１８４に遷移するには、一旦レジスタＷＳＳを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＣ９からサブ画面ウィンドウシーケンスを５ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでウインドウアドレスセットモード１８６に遷移する。

その後、レジスタＤＰＰＳを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ７Ｅからサブ画面全画面表示オンシーケンスを２６ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５を“１”にセットすることで８色サブ画面表示オンモード１８４に遷移する。

次に８色モード１７５からパーシャル画面表示オンモード１８４に遷移するには、一旦レジスタＷＳＰを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＤ３からパーシャル画面ウィンドウシーケンスを５ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５を“１”にセットすることでウインドウアドレスセットモード１８６に遷移する。

その後、レジスタＤＰＰＰを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈ９８からパーシャル画面表示オンシーケンスを３０ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５を“１”にセットすることでパーシャル画面表示オンモード１８５に遷移する。

メイン・サブ画面表示オンモード１８１からフルカラーモード１７４に遷移するにはレジスタＤＰＯＦを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＢ６から表示オフシーケンスを８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５を“１”にセットすることでフルカラーモード１７４に遷移する。

同じく、メイン画面表示オンモード１８２、サブ画面表示オンモード１８３、からフルカラーモード１７４に遷移するにはレジスタＤＰＯＦを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＢ６から表示オフシーケンスを８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでフルカラーモード１７４に遷移する。

また８色サブ画面表示オンモード１８５、パーシャル画面表示オンモード１８５から８色モード１７５に遷移する場合もレジスタＤＰＯＦを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＢ６から表示オフシーケンスを８ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることで８色モード１７５に遷移する。

次にフルカラーモード１７４からスリープモード１７１に戻るには、レジスタＳＱＯＦを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＢＥから表示オフシーケンスを６ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでスリープモード１７１に遷移する。

次に８色モード１７５からスリープモード１７１に戻るには、レジスタＳＱＯＦを“１”にセットして、ＥＰＲＯＭ７０のスタートアドレス８’ｈＢＥから表示オフシーケンスを６ワード分読み出すことによりインデックスレジスタ７４で指定する遷移に必要なコントロールレジスタ７５をセットすることでスリープモード１７１に遷移する。

以上のように基本的状態の遷移については、あらかじめＥＰＲＯＭ７０にシーケンスを記録して各シーケンスを読み出すことで、必要なインデックスレジスタ７４とコントロールレジスタ７５にデータをセットすることができ、容易に希望の状態へ遷移する事が可能となる。

前述したように、実行シーケンスを格納するＥＰＲＯＭ７０のアドレス領域を固定とした、例えば２６万色モードアンプオンシーケンスでは、ＥＰＲＯＭ７０のスタートアドレス８‘ｈ００から２１ワード分にアドレス領域を固定した。アドレス領域を固定することで、実行シーケンスを指定するレジスタの設定は１コマンドで実行できるようになる。

すなわち、実行シーケンスを指定するのにＥＰＲＯＭ７０のアドレス領域であるスタートアドレス、エンドアドレス、ワード数などの指定が不要になる。

また、ＥＰＲＯＭ７０に書き込む実行シーケンスは図５に示すように、１ワード（１６ビット）にインデックスレジスタの値とコントロールレジスタの値を記録した。ＥＰＲＯＭ７０から読み込まれたデータは上位６ビットがインデックスレジスタの値を示しており、下位１０ビットがコントロールレジスタの値を示すものとして取り扱われる。

例えばオートシーケンスの場合では、メモリ素子のアドレスとインデックスレジスタの間で対応表を準備して、アドレス情報からインデックスレジスタを指定することが可能である。対して、本実施例の場合は実行シーケンスを指定するアドレス領域が固定されてあるのみで、固定されたアドレス領域内であれば任意のコマンドを格納できる。

そのため、インデックスレジスタを指定する必要が生じ、上位６ビットにインデックスレジスタの値を割り当てている。この上位６ビットのうち下位４ビットはインデックレジスタの値と一致しており、上位２ビットを用いて実行シーケンスのインデックスレジスタを表している。

各表示モードではリフレッシュコマンドをサポートしている。リフレッシュコマンドは表示中に何らかの原因でレジスタ設定が破壊されても正常な状態に復帰させるために行われる。リフレッシュコマンドでは定期的に全レジスタの設定を行う。またリフレッシュコマンドでは各表示モードの表示開始シーケンスに加えて電源オンシーケンスの設定も行う。ユーザはリフレッシュコマンド＋表示オンコマンドを設定するが、内部的にはまず電源オンシーケンスが実行され、その後表示オンシーケンスが実行される。

しかし、電源オンシーケンスには表示オフのコマンドが入っているので、単純にリフレッシュコマンドの前に電源オンシーケンスを実行すると、正常な状態にもかかわらず表示が一瞬消えてしまう。そこで、リフレッシュ中は電源オンシーケンスに含まれる表示オフのコマンドを表示オンに読み替える処理を行う。

これによって、表示オンを表示オフとするためだけに、ＥＰＲＯＭ７０にリフレッシュ専用の記憶領域を準備する必要が無く、ＥＰＲＯＭ７０の記憶領域を小さく収めることが可能である。

このように、ＥＰＲＯＭ７０に格納された実行シーケンスを行う上で、液晶表示装置の利用者に意識させることなく不都合なコマンドを読み換えることで、表示品質を保持している。

ＥＰＲＯＭ７０が駆動回路５と接続されていない場合は、ＥＰＲＯＭ７０からの入力端子を電源に固定して、読み込んだ最初のデータの上位６ビットが全て０または１の場合は転送動作を終了することとしている。

ＥＰＲＯＭ７０への書き込みエラーを検知した場合は、図３中のベリファイ信号出力線３３から“Ｈｉｇｈ”レベルを出力するデータベリファイ機能を有する。

図６にデータベリファイ機能の動作を示す。符号ＥＣＳは図ＥＰＲＯＭインターフェース７３の出力信号線３５の一つで、“Ｈｉｇｈ”出力はＥＰＲＯＭ７０を選択することを示している。出力信号線３５から“Ｈｉｇｈ”レベルが出力されると同時に符号ＥＤＯで示す出力信号線３５からシリアルデータがＥＰＲＯＭ７０に伝送される。伝送されるデータの先頭３ビットはオペレーションコードで図中“１０１”はデータの書き込みを意味する。

伝送されるデータはアドレスとデータとが連続しており、ＥＰＲＯＭ７０の指定したアドレスに任意のデータが書き込まれる。次に一定期間待って書き込んだアドレスから読み込みを行う。オペレーションコード“１１０”は読み込みを示しており、オペレーションコードに続いて先に書き込んだアドレスを指定する。

符号ＥＤＩは入力信号線３６でＥＰＲＯＭ７０から送られてくるシリアルデータを示す。駆動回路５は書き込んだデータを保持しており、ＥＰＲＯＭ７０から送られてくるデータとの間で一致するか検証する。この時不一致であれば、出力信号線３５の一つであるＢＳＴ端子から“Ｈｉｇｈ”信号が出力する。なお、ＢＳＴ端子から出力する“Ｈｉｇｈ”信号は、電源オフまたはハードウエアリセットまで保持される。また一致した場合は“Ｌｏｗ”信号を出力する。

また、駆動回路５から液晶表示パネル１に書き込みエラーであることを通知する表示を行うことも可能である。液晶表示装置１００を組立て後、検査時に液晶表示パネル１に書き込みエラーの表示がなされた場合には、外付けであるＥＰＲＯＭ７０を取り替えるだけでエラーが解消でき量産性が向上する。

次に図７に液晶表示装置１の画素部８の平面図を示す。また図７のＡ−Ａ線で示す断面図を図８に示す。図７、図８では、縦電界方式の液晶パネルの画素部８を示している。反射領域１１（以後反射電極とも呼ぶ）と透過領域１２（以後透過電極とも呼ぶ）に対向してカラーフィルタ基板３に対向電極１５が形成されている。

カラーフィルタ基板３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）毎にカラーフィルタ１５０が形成されており、各カラーフィルタ１５０の境界には遮光のためにブラックマトリクス１６２が形成されている
図７ではゲート信号線２１と並列に形成される容量線２５を記載している。反射領域１１の端部はゲート信号線２１を越えて、容量線２５と重なっている。また、反射領域１１の端部はゲート信号線２１およびドレイン信号線２２とそれぞれ平行となっている。

反射領域１１は透過領域１２を取り囲むような形状をしている。反射領域１１は一般に光を透過しないアルミ等の金属で形成されるので、反射領域１１は透過領域１２に対して遮光膜の機能を有することとなる。

なお、図７では画素部８の構成をわかり易くするため、反射領域１１を点線で示している。

ゲート信号線２１とドレイン信号線２２の交差部近傍にスイッチング素子（以後、薄膜トランジスタ、ＴＦＴとも呼ぶ）１０が形成される。ＴＦＴ１０はゲート信号線２１を介して供給されるゲート信号によりオン状態となり、ドレイン信号線２２を介して供給される映像信号を透過領域１２を形成する透過電極及び、反射領域１１を形成する反射電極に書き込む。

次に、図８は図７のＡ−Ａ線で示す断面図である。液晶パネル１は、ＴＦＴ基板２とカラーフィルタ基板３とが対向して配置されている。ＴＦＴ基板２とカラーフィルタ基板３との間には、液晶組成物４が保持されている。なお、ＴＦＴ基板２とカラーフィルタ基板３との周辺部には、シール材（図示せず）が設けられており、ＴＦＴ基板２とカラーフィルタ基板３とシール材とは、狭い隙間を有する容器を形成しており、液晶組成物４はＴＦＴ基板２とカラーフィルタ基板３との間に封止される。また、符号１４と符号１８は液晶分子の配向を制御する配向膜である。

ＴＦＴ基板２は、少なくとも一部が透明なガラス、樹脂、半導体等からなる。ＴＦＴ基板２上には前述したようにゲート信号線２１が形成されており、ゲート信号線２１は、クロム（Ｃｒ）または、ジルコニウム（Zirconium）を主体とする層とアルミ（Ａｌ）を主体とする層の多層膜から形成される。また、上面からＴＦＴ基板側の下面に向けて線幅が広がるように側面が傾斜している。ゲート信号線２１の一部はゲート電極１３１を形成している。ゲート電極１３１を覆うようにゲート絶縁膜１３６が形成され、ゲート絶縁膜１３６の上にアモルファスシリコン膜からなる半導体層１３４が形成される。半導体層１３４の上部には不純物が添加されてｎ＋層１３５が形成される。ｎ＋層１３５はオーミックコンタクト層であり、半導体層１３４が電気的に良好に接続されるように形成されている。半導体ｎ＋層１３５の上には、ドレイン電極１３２とソース電極１３３とが離間して形成されている。なお、ドレインとソースの呼び方は電位によって変化するが、本明細書ではドレイン信号線２２と接続する方をドレインと呼ぶ。

ドレイン信号線２２、ドレイン電極１３２、ソース電極１３３は、モリブデン（Mo）とクロム（Cr）の合金や、モリブデン（Mo）又はタングステン（Ｗ）を主体とする２つの層で、アルミを主体とする層を挟んだ多層膜から形成されている。ソース電極１３３は透過領域１２及び反射領域１１と電気的に接続されている。また、ＴＦＴ３０を覆うように無機絶縁膜１４３と有機絶縁膜１４４が形成されている。ソース電極１３３は無機絶縁膜１４３と有機絶縁膜１４４とに形成されたスルーホール４６を介して反射領域１１および透過領域１２と接続されている。なお、無機絶縁膜１４３は窒化シリコンや酸化シリコンを用いて形成可能であり、有機絶縁膜１４４は有機樹脂膜を用いることができ、その表面は比較的平坦に形成することが可能なものであるが、凹凸を形成すように加工することも可能である。

反射領域１１は、反射電極により構成され、アルミ等の光反射率の高い金属等の導電膜を出射側表面に有し、タングステンまたはクロムを主体とする層とアルミを主体とする層の多層膜から形成される。また、透過領域１２は、透明導電膜により構成されている。以下反射電極に符号１１を付加し、透明電極に符号１２を付加して説明する場合もある。

なお、透明導電膜は、ＩＴＯ（indium tin oxide）、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ (Indium Zinc Oxide)、ＺｎＯ (Zinc Oxide)、ＳｎＯ（酸化スズ）、Ｉｎ2Ｏ3（酸化インジウム）等の透光性の導電層から構成されている。

また、クロムを主体とする層は、クロム単体でもクロムとモリブデン（Ｍｏ）等の合金でもよく、ジルコニウムを主体とする層は、ジルコニウム単体でもジルコニウムとモリブデン等の合金でもよく、タングステンを主体とする層は、タングステン単体でもタングステンとモリブデン等の合金でもよく、アルミを主体とする層は、アルミ単体でもアルミとネオジウム（Neodymium）等の合金でもよい。

有機絶縁膜１４４の上面にはフォトリソ等により凹凸が形成されている。そのため、有機絶縁膜１４４の上に形成された反射電極１１も凹凸を有する。反射電極１１に凹凸が備わることで、反射光が散乱される割合が増加する。

透過電極１２の上の有機絶縁膜１４４、無機絶縁膜１４３は除去され、開口が形成されている。反射電極１１はこの開口の外周を囲むように形成されるが、開口の透過電極１２側の側面には傾斜が形成されており、この傾斜上に反射電極１１が形成され透明電極１２の外周近傍と電気的に接続されている。

容量線２５には、保持容量部１３が接続している。また無機絶縁膜１４３を挟んで対向して保持容量部１３と保持容量を形成する保持容量電極２６が設けられている。保持容量電極２６と反射電極１１とは、有機絶縁膜１４４に設けられたスルーホール１４７を介して接続される。

なお、保持容量部１３は容量線２５と同様に、ゲート信号線２１と同じ工程で、同じ材料にて形成することが可能である。また、保持容量電極２６はドレイン信号線２２と同じ工程で、同じ材料にて形成することが可能である。保持容量電極２６は反射電極１１以外に透明電極１２と接続しても保持容量の電極としての機能を満足することができる。

本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。 本発明の実施の形態１の液晶表示装置を示す概略ブロック図である。 本発明の実施の形態１の液晶表示装置に用いられる駆動回路を示す概略ブロック図である。 本発明の実施の形態１の液晶表示装置に用いられる駆動回路の状態遷移を示す概略状態遷移図である。 本発明の実施の形態１の液晶表示装置に用いられるメモリ素子に記録されるコマンドを示す概略図である。 本発明の実施の形態１の液晶表示装置のベリファイ機能を示すタイミングチャートである。 本発明の実施の形態１の液晶表示装置の画素部を示す概略平面図である。 本発明の実施の形態１の液晶表示装置の画素部を示す概略断面図である。

符号の説明

１…液晶表示パネル、２…ＴＦＴ基板、４…コネクタ、５…駆動回路、８…画素部、９…表示領域、１０…スイッチング素子（薄膜トランジスタ）、１１…画素電極、２１…走査信号線、２２…映像信号線、３０…フレキシブルプリント基板、５２…グラフィックＲＡＭ、５３…ラインラッチ回路、５４…レベルシフタ回路、５５…デコード回路、５６…出力回路、５７…走査信号発生回路、７０…メモリ素子、７１…システムインターフェース、７２…外部表示インターフェース、７４…インデックスレジスタ、７５…コントロールレジスタ、１００…液晶表示装置。

Claims (6)

1. 第１の基板と、第２の基板と、
   前記第１の基板と第２の基板の間に挟まれた液晶組成物と、
   前記第１の基板に設けられた複数の画素電極と、
   前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子を制御する走査信号を供給する走査信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する第２の駆動回路とを有し、
   前記第１の駆動回路と第２の駆動回路とを１つの半導体チップに形成し、
   前記第１の駆動回路と第２の駆動回路とを制御する制御プログラムを前記半導体チップとは異なるメモリ素子に格納したことを特徴とする液晶表示装置。
2. 前記メモリ素子はフレキシブルプリント基板に搭載され、該フレキシブルプリント基板は前記第１の基板に接続されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記メモリ素子に異常が検出された場合に、前記第１の駆動回路は前記映像信号線に異常を示す信号を出力することを特徴とする請求項１に記載の液晶表示装置。
4. 第１の基板と、第２の基板と、
   前記第１の基板と第２の基板の間に挟まれた液晶組成物と、
   前記第１の基板に設けられた複数の画素電極と、
   前記画素電極に映像信号を供給するスイッチング素子と、
   前記スイッチング素子に映像信号を供給する映像信号線と、
   前記スイッチング素子を制御する走査信号を供給する走査信号線と、
   前記映像信号を出力する第１の駆動回路と、
   前記走査信号を出力する複数の第２の駆動回路とを有し、
   前記第１の駆動回路と第２の駆動回路とを１つの半導体チップに形成し、
   前記第１の駆動回路と第２の駆動回路とを制御する制御プログラムを前記半導体チップとは異なるメモリ素子に格納し、
   前記制御プログラムにより第２の駆動回路が駆動する走査信号線数が制御されることを特徴とする液晶表示装置。
5. 前記メモリ素子はフレキシブルプリント基板に搭載され、該フレキシブルプリント基板は前記第１の基板に接続されることを特徴とする請求項４に記載の液晶表示装置。
6. 前記メモリ素子に異常が検出された場合に、前記第１の駆動回路は前記映像信号線に異常を示す信号を出力することを特徴とする請求項４に記載の液晶表示装置。

Images