CN102792364A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN102792364A CN102792364A CN2011800127308A CN201180012730A CN102792364A CN 102792364 A CN102792364 A CN 102792364A CN 2011800127308 A CN2011800127308 A CN 2011800127308A CN 201180012730 A CN201180012730 A CN 201180012730A CN 102792364 A CN102792364 A CN 102792364A
- Authority
- CN
- China
- Prior art keywords
- pixel
- trigger
- display part
- signal
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133388—Constructional arrangements; Manufacturing methods with constructional differences between the display region and the peripheral region
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本发明的目的在于提供一种在低功耗下动作、且与图像显示相关的设计性自由度较高的显示装置。在构成液晶面板的1块基板上,设置有利用一般的有源矩阵驱动来进行图像显示的通常显示部、和利用存储器驱动来进行图像显示的存储器显示部。存储器显示部内的像素的形状是包含与栅极总线(GL)及源极总线(SL)均不平行的边或曲线的形状。设置各自具有触发器的多个像素存储器单元(PMU),以与存储器显示部内的多个像素对应。在将上述多个像素存储器单元(PMU)内的触发器进行串联连接而构成的移位寄存器中,对与第1级对应的像素存储器单元(PMU(1))提供显示用数据(DATA)。
Description
技术领域
本发明涉及显示装置,特别涉及具有基于存储器中所保持的数据来显示图像的功能的显示装置。
背景技术
近年来,关于液晶显示装置,存在为了力图降低功耗而设置有存储器功能以与各像素对应的装置。将这种装置称为“存储器液晶显示器”或简称为“存储器液晶”等。一般,在存储器液晶显示器中,能对各像素的每一像素保持1比特的数据,在长时间显示相同内容的图像、变化较少的图像时,利用存储器中保持的数据来进行图像显示。在存储器液晶显示器中,一旦将数据写入到存储器,则写入到该存储器中的数据的内容保持到下一次改写为止。因此,在图像的内容变化前后的期间之外的期间内,几乎没有功耗。其结果是,与没有存储器功能的液晶显示装置相比,可降低功耗。另外,以下,将利用存储器功能来驱动液晶的技术称为“存储器驱动”。
在现有的存储器液晶显示器中,与一般的有源矩阵型液晶显示器同样,在显示部将矩形的像素配置成矩阵状。此外,现有的存储器液晶显示器与一般的有源矩阵型液晶显示器同样,包括栅极驱动器(扫描信号线驱动电路)和源极驱动器(视频信号线驱动电路)以作为驱动电路。在这种结构中,栅极驱动器及源极驱动器进行动作,从而在与各像素对应的存储器中存放有与显示图像相应的数据。然后,基于存储器中存放的数据来显示图像。
另外,与本发明相关联,在日本专利特开2007-286237号公报中公开了具有图26所示结构的像素存储器电路的显示装置的发明。在该显示装置中,不是对每一RGB的子像素设置像素存储器电路,而是对由RGB这3个子像素构成的每一像素单元设置像素存储器电路。由此,可抑制电路面积的增大,并实现存储器驱动的低功耗化。
现有技术文献
专利文献
专利文献1:日本专利特开2007-286237号公报
发明内容
发明所要解决的技术问题
然而,近年来,作为液晶显示装置的1种应用,正在开发钟表用的显示系统。在具有这种显示系统的液晶显示装置中,需要显示模拟钟表秒针的图像。关于这点,在现有的液晶显示装置中,由于像素为矩形,且配置成矩阵状,因此,在分辨率(像素的密度)较低的情况下,如图27所示,无法显示边缘(典型的是黑色显示与白色显示的边界部分)光滑的图像来作为模拟钟表秒针的图像。这样,在现有的液晶显示装置中,在分辨率较低的情况下,与图像显示相关的设计性自由度较低。此外,在利用上述存储器液晶显示器来显示模拟钟表秒针的图像时,必须每隔1秒改写存储器内的数据,因此,无法获得显著的降低功耗的效果。
因而,本发明的目的在于提供一种在低功耗下动作的、与图像显示相关的设计性自由度较高的显示装置。
解决技术问题所采用的技术方案
本发明的第1方面是一种显示装置,该显示装置通过使像素的显示状态发生变化来显示图像,其特征在于,包括:
第1显示部,该第1显示部包含多条视频信号线、与所述多条视频信号线交叉的多条扫描信号线、及与分别对应于所述多条视频信号线与所述多条扫描信号线的交叉点而配置成矩阵状的各像素对应的像素电极,在对通过与各像素电极对应的交叉点的扫描信号线进行选择时,基于对通过该交叉点的视频信号线施加的视频信号,与该各像素电极对应的像素的显示状态发生变化;以及
第2显示部,该第2显示部设置有能对各像素的每一像素保持至少1比特的数据的像素存储器,基于所述像素存储器中保持的数据,像素的显示状态发生变化,
所述第1显示部和所述第2显示部形成在同一基板上。
本发明的第2方面基于本发明的第1方面,其特征在于,
所述第2显示部包含:
移位寄存器,该移位寄存器由m个触发器构成,所述m个触发器设置成与m个(m为正整数)像素分别对应,并进行串联连接,以根据时钟脉冲来依次传送基于输入数据信号的数据;
电压选择部,该电压选择部设置成与各触发器对应,根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压;及
显示元件部,该显示元件部设置成与各触发器对应,用于将由所述电压选择部选择出的电压反映到与各触发器对应的像素的显示状态中。
本发明的第3方面基于本发明的第1方面,其特征在于,
所述第1显示部中包含的像素的形状是具有与所述扫描信号线平行的2条边和与所述视频信号线平行的2条边的长方形,
所述第2显示部中包含的像素的形状是包含与所述扫描信号线及所述视频信号线均不平行的边或曲线的形状。
本发明的第4方面基于本发明的第3方面,其特征在于,
所述第2显示部在所述基板上形成为包围所述第1显示部。
本发明的第5方面基于本发明的第4方面,其特征在于,
所述第2显示部包含:
移位寄存器,该移位寄存器由m个触发器构成,所述m个触发器设置成与m个(m为正整数)像素分别对应,并进行串联连接,以根据时钟脉冲来依次传送基于输入数据信号的数据;
电压选择部,该电压选择部设置成与各触发器对应,根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压;及
显示元件部,该显示元件部设置成与各触发器对应,用于将由所述电压选择部选择出的电压反映到与各触发器对应的像素的显示状态中。
本发明的第6方面基于本发明的第5方面,其特征在于,
所述第2显示部还包含选择部,该选择部基于规定的指示信号,选择来自与所述移位寄存器的第m级对应的触发器的输出信号或所述输入数据信号中的一个信号,并将该选择出的信号提供给与所述移位寄存器的第1级对应的触发器,
所述选择部在将基于所述输入数据信号的数据传送到所述m个触发器之后,选择来自与所述移位寄存器的第m级对应的触发器的输出信号。
本发明的第7方面基于本发明的第6方面,其特征在于,
所述第2显示部中,作为所述移位寄存器,包含由设置成与60个像素分别对应的60个触发器构成的移位寄存器,
所述输入数据信号的电平仅有1次在与所述时钟脉冲的产生间隔相当的期间内被设为第1电平,在除此之外的期间内被设为第2电平。
本发明的第8方面基于本发明的第5方面,其特征在于,
所述第2显示部中,作为所述移位寄存器,包含由设置成与60个像素分别对应的60个触发器构成的移位寄存器,
所述输入数据信号的电平在每产生60次所述时钟脉冲时,仅在与所述时钟脉冲的产生间隔相当的期间内被设为第1电平,在除此之外的期间内被设为第2电平。
本发明的第9方面基于本发明的第1方面,其特征在于,
所述第1显示部还包含存储电路,该存储电路对每一像素或每规定个数的像素,基于对所述视频信号线施加的视频信号,获取1比特的数据并进行保持,
在所述第1显示部中,当成为预先设定的显示模式时,基于所述存储电路中保持的数据,像素的显示状态发生变化。
发明效果
根据本发明的第1方面,在显示装置中,设置有进行一般的有源矩阵驱动的第1显示部、和利用像素存储器来进行存储器驱动的第2显示部。上述第1显示部和第2显示部形成在同一基板上。在这种结构中,将静止图像、变化较少的图像、变化规则的图像显示于第2显示部,将除此之外的图像显示于第1显示部,从而可抑制不必要的功耗。由此,与以往的显示装置相比,可降低功耗。
根据本发明的第2方面,在第2显示部中设置有将设置成与各像素对应的触发器进行串联连接而构成的移位寄存器、根据来自各触发器的输出信号来选择2个电压中的某一个电压的电压选择部、及用于将由电压选择部选择出的电压反映到与各触发器对应的像素的显示状态中的显示元件部。由于触发器能保持1比特的数据,因此,在各触发器中,能将输入数据传送到下一级的触发器,并将该输入数据提供给电压选择部,从而能将所对应像素的显示状态设为基于该输入数据的显示状态。即,在第2显示部中,不包括以往一般的显示装置中所设有的驱动电路(扫描信号线驱动电路、视频信号线驱动电路),而将显示图像用的数据提供给移位寄存器,从而能对构成移位寄存器的所有触发器(即,与各像素对应的存储器)提供与显示图像对应的数据。由于在第1显示部中,基于以往一般的显示装置中所设有的驱动电路来进行动作,因此,第2显示部与第1显示部独立地进行动作。因此,通过将静止图像、变化较少的图像、变化规则的图像显示于第2显示部,从而可有效地降低功耗。
根据本发明的第3方面,第2显示部中包含的像素的形状为与一般像素的形状(具有与扫描信号线平行的2条边和与视频信号线平行的2条边的长方形)不同的形状。因此,即使在分辨率较低的情况下,也能将基于各种形状的图像作为对观众而言无异样感的图像来进行显示。由此,可实现在低功耗下动作的、与图像显示相关的设计性自由度较高的显示装置。
根据本发明的第4方面,能使得将静止图像、变化较少的图像、变化规则的图像显示在进行一般的图像显示的显示部周围的显示装置在低功耗下进行动作。
根据本发明的第5方面,在将形状与一般像素的形状不同的像素包含于第2显示部的结构的显示装置中,与本发明的第2方向同样,将静止图像、变化较少的图像、变化规则的图像显示于第2显示部,从而可有效地降低功耗。
根据本发明的第6方面,在第2显示部中显示变化规则的图像的情况下,图像显示所需的数据的数量与构成移位寄存器的触发器的数量相等。因此,作为因输入数据信号而要提供有效数据的期间显著缩短,因而,可有效地降低功耗。
根据本发明的第7方面,移位寄存器由60个触发器构成,输入数据信号的电平在显示装置动作的过程中仅有1次成为第1电平(大半期间维持在第2电平)。此外,将基于输入数据信号的数据传送到60个触发器之后,将来自与移位寄存器的第60级对应的触发器的输出信号提供给与移位寄存器的第1级对应的触发器。由此,通过将时钟脉冲的产生间隔设为1秒钟,从而能在第2显示部中显示模拟钟表秒针的图像。由此,可实现在低功耗下进行动作的、具有钟表用的显示系统的显示装置。
根据本发明的第8方面,移位寄存器由60个触发器构成,输入数据信号的电平在每产生60次时钟脉冲时,在规定期间内成为第1电平(除此之外的期间维持在第2电平)。此处,通过使时钟脉冲的产生间隔为1秒钟,从而能在第2显示部中显示模拟钟表秒针的图像。由此,可实现在低功耗下进行动作d、具有钟表用的显示系统的显示装置。
根据本发明的第9方面,即使在第1显示部中,也能利用存储器(存储电路)来显示静止图像、变化较少的图像、变化规则的图像。由此,能显著降低功耗。
附图说明
图1是表示本发明一个实施方式所涉及的液晶显示装置的功能性结构的框图。
图2是构成上述实施方式中的液晶显示装置的液晶面板的简要结构图。
图3是图2中用标号6示出的部分的放大图。
图4是用于对上述实施方式中的、通常显示部及存储器显示部进行说明的图。
图5是用于对上述实施方式中的、由触发器构成的移位寄存器进行说明的图。
图6是表示上述实施方式1中的、形成通常显示部内的像素的像素形成部的结构的电路图。
图7是表示上述实施方式中的、像素存储器单元的结构的框图。
图8是表示上述实施方式中的、触发器的具体结构例的电路图。
图9是表示上述实施方式中的、电压选择部的具体结构例的电路图。
图10是用于对上述实施方式中的、存储器显示部的驱动方法进行说明的信号波形图。
图11是表示上述实施方式中的显示图像例的图。
图12是用于对上述实施方式中的、存储器显示部的驱动方法进行说明的信号波形图。
图13是表示上述实施方式中的、液晶施加电压与透射率之间的关系的图。
图14是用于对上述实施方式中的、显示图像的变化进行说明的图。
图15是表示上述实施方式的变形例中的、液晶显示装置的功能性结构的框图。
图16是表示上述实施方式的变形例中的、选择电路的具体结构例的电路图。
图17是表示上述实施方式的变形例中的、选择信号与来自选择电路的输出信号之间的关系的图。
图18是用于对上述实施方式的变形例中的、存储器显示部的驱动方法进行说明的信号波形图。
图19是用于对上述实施方式的变形例中的、通常显示部和存储器显示部的形状、通常显示部与存储器显示部之间的位置关系进行说明的图。
图20是用于对上述实施方式的变形例中的、通常显示部和存储器显示部的形状、通常显示部与存储器显示部之间的位置关系进行说明的图。
图21是用于对上述实施方式的变形例中的、存储器显示部内的像素形状进行说明的图。
图22是用于对上述实施方式的变形例中的、将形状为平行四边形的7个像素包含在存储器显示部中的情况进行说明的图。
图23是用于对上述实施方式的变形例中的、将形状为平行四边形的7个像素包含在存储器显示部中的情况进行说明的图。
图24是用于对上述实施方式的变形例中的、将形状为平行四边形的7个像素包含在存储器显示部中的情况进行说明的图。
图25是表示上述实施方式的变形例中的、将结构与存储器显示部内的像素存储器单元相同的像素存储器单元设置于通常显示部的情况下的结构的框图。
图26是表示日本专利特开2007-286237号公报所公开的显示装置中的像素存储器电路的结构的电路图。
图27是用于对现有例中的、显示模仿钟表秒针的图像的情况进行说明的图。
具体实施方式
以下,参照附图对本发明的一个实施方式进行说明。
<1.液晶显示装置的简要结构>
图2是构成本发明的一个实施方式所涉及的液晶显示装置的液晶面板100的简要结构图。如图2所示,在液晶面板100中设置有利用彼此不同的动作来显示图像的2个显示部。2个显示部中的一个显示部是利用一般的有源矩阵驱动来进行图像显示的通常显示部20。2个显示部中的另一显示部是利用存储器驱动来进行图像显示的存储器显示部10。在本实施方式中,存储器显示部10形成为环状,以包围通常显示部20。在液晶面板100中还设置有端子部19,该端子部19形成有用于将从面板基板的外部(例如柔性电路基板)延伸的信号布线与面板基板内的信号布线进行连接的端子。另外,在本实施方式的存储器显示部10中,显示模仿钟表秒针的图像。
图3是图2中用标号6示出的部分的放大图。在通常显示部20中,像素的形状为具有与栅极总线(扫描信号线)平行的2条边和与源极总线(视频信号线)平行的2条边的长方形(典型地为正方形)。以下,将这种像素的形状称为“通常像素形状”。在存储器显示部10中,像素形状为具有将环形形状的内侧部与外侧部进行连接的大致平行的2条边、及与该2条边垂直的2条边的近似长方形。此外,在存储器显示部10中,对每一像素而言,构成长方形的长边及短边的倾斜度都不同。这样,存储器显示部10中包含有通常像素形状以外的形状的像素。
另外,在本实施方式中,利用通常显示部20来实现第1显示部,利用存储器显示部10来实现第2显示部。
<2.液晶显示装置的功能性结构>
图1是表示本实施方式的液晶显示装置的功能性结构的框图。该液晶显示装置中包含有用于实现通常显示部20中的图像显示的结构要素、和用于实现存储器显示部10中的图像显示的结构要素。另外,以下,将用于形成通常显示部20内的像素的结构要素称为像素形成部21,将用于形成存储器显示部10内的像素的结构要素称为像素存储器单元PMU(参照图4)。作为用于实现通常显示部20中的图像显示的结构要素,在液晶显示装置中包含有多条源极总线(视频信号线)SL、多条栅极总线(扫描信号线)GL、分别对应于上述多条源极总线SL与多条栅极总线GL的交叉点而设置的多个像素形成部21、驱动源极总线SL的源极驱动器30、及驱动栅极总线GL的栅极驱动器40。此外,作为用于实现存储器显示部10中的图像显示的结构要素,在该液晶显示装置中包含有多个像素存储器单元PMU、及传递用于使上述多个像素存储器单元PMU进行动作的各种信号等的信号布线。另外,在本说明中,假定在液晶显示装置中包含有图1所示的8个像素存储器单元PMU(1)~PMU(8)。
对像素存储器单元PMU(1)~PMU(8)公共地提供2相的时钟信号CK、CKB、用于将像素的显示状态设为白色显示的白色显示用电压VW、及用于将像素的显示状态设为黑色显示的黑色显示用电压VBL。此外,对像素显示器单元PMU(1)提供用于指定像素的显示状态的显示用数据DATA。然而,在各像素存储器单元PMU中包含有能保持1比特的数据的触发器。然后,通过将像素存储器单元PMU(1)~PMU(8)各自所包含的触发器11(1)~11(8)像图5所示那样进行串联连接,从而构成移位寄存器110。因而,基于时钟信号CK、CKB,将提供给像素存储器单元PMU(1)的显示用数据DATA依次传送到像素存储器单元PMU(2)~PMU(8)。
<3.像素形成部的结构>
图6是表示形成通常显示部20内的像素的像素形成部21的结构的电路图。如图6所示,在各像素形成部中包含:TFT210,该TFT210的栅极电极211与通过所对应交叉点的栅极总线GL相连接,并且其源极电极212与通过该交叉点的源极总线SL相连接;像素电极214,该像素电极214与该TFT210的漏极电极213相连接;公共电极216及辅助电容电极218,该公共电极216及辅助电容电极218公共地设置于上述多个像素形成部21;液晶电容215,该液晶电容215由像素电极214和公共电极216形成;以及辅助电容217,该辅助电容217由像素电极214和辅助电容电极218形成。此外,由液晶电容215和辅助电容217形成像素电容CP。然后,在TFT210的栅极电极211从栅极总线GL接收到激活的扫描信号时,基于该TFT210的源极电极212从源极总线SL接收到的视频信号,将表示像素值的电压保持于像素电容CP。
<4.像素存储器单元的结构及动作概要>
图7是表示像素存储器单元PMU的结构的框图。如图7所示,像素存储器单元PMU包括触发器11、电压选择部12、及液晶电容13。触发器11接收信号Qn(来自前级的触发器11的输出信号)以作为输入信号,基于时钟信号CK、CKB,输出“信号Qn+1”和“信号Qn+1的逻辑反转信号”以作为输出信号。另外,以下,将“信号Qn+1的逻辑反转信号”表示为“信号Qn+1B”。电压选择部12基于信号Qn+1和信号Qn+1B,选择白色显示用电压VW或黑色显示用电压VBL中的某一个电压,将该选择出的电压作为像素电极电压VLC来输出。液晶电容13由像素电极和公共电极形成,像素的显示状态根据像素电极电压VLC与公共电极电压VCOM之差而变化。
图8是表示触发器11的具体结构例的电路图。该触发器11包括用于获取信号Qn以将其作为传送用数据来进行保持的第1锁存部111、及用于获取传送用数据以将其作为输出用数据来进行保持并基于输出用数据来输出信号Qn+1和信号Qn+1B的第2锁存部112。
第1锁存部111包括在向输入端子提供信号Qn的时钟控制反相器(以下称为“第1时钟控制反相器”)141、输入端子与第1时钟控制反相器141的输出端子相连接的反相器(以下称为“第1反相器”)142、及输入端子与第1反相器142的输出端子相连接且输出端子与第1反相器142的输入端子相连接的时钟控制反相器(以下称为“第2时钟控制反相器”)143。另外,第1反相器142的输出端子还与后述的第3时钟控制反相器146的输入端子相连接。
第2锁存部112包括输入端子与第1反相器142的输出端子相连接的时钟控制反相器(以下称为“第3时钟控制反相器”)146、输入端子与第3时钟控制反相器146的输出端子相连接的反相器(以下称为“第2反相器”)147、及输入端子与第2反相器147的输出端子相连接且输出端子与第2反相器147的输入端子相连接的时钟控制反相器(以下称为“第4时钟控制反相器”)148。另外,从第2反相器147的输出端子输出信号Qn+1,从第4时钟控制反相器148的输出端子输出信号Qn+1B。
另外,关于第1时钟控制反相器141及第4时钟控制反相器148,在时钟信号CK为高电平且时钟信号CKB为低电平时起到作为反相器的功能,在时钟信号CK为低电平且时钟信号CKB为高电平时将输入端子-输出端子间在电气上断开。此外,关于第2时钟控制反相器143及第3时钟控制反相器146,在时钟信号CK为高电平且时钟信号CKB为低电平时将输入端子-输出端子间在电气上断开,在时钟信号CK为低电平且时钟信号CKB为高电平时起到作为反相器的功能。
通过采用以上那样的结构,在该触发器11中,将在时钟信号CK为高电平且时钟信号CKB为低电平的期间内所提供的信号Qn的值作为传送用数据而保持于第1锁存部111。然后,在时钟信号CK从高电平变化至低电平、且时钟信号CKB从低电平变化至高电平的定时,将作为传送用数据而保持于第1锁存部111中的信号Qn的值作为信号Qn+1的波形来呈现。此外,由于将传送用数据保持于第2锁存部112,因此,在接下来时钟信号CK从高电平变化到低电平、且时钟信号CKB从低电平变化到高电平的时刻之前,维持信号Qn+1的波形。
图9是表示电压选择部12的具体结构例的电路图。该电压选择部12中包含有由P型TFT和N型TFT构成的CMOS开关121、122。CMOS开关121中,对输入端子施加白色显示用电压VW,输出端子与像素电极相连接。对CMOS开关121的N型TFT的栅极端子提供信号Qn+1,对CMOS开关121的P型TFT的栅极端子提供信号Qn+1B。CMOS开关122中,对输入端子施加黑色显示用电压VBL,输出端子与像素电极相连接。对CMOS开关122的N型TFT的栅极端子提供信号Qn+1B,对CMOS开关122的P型TFT的栅极端子提供信号Qn+1。通过采用以上那样的结构,在信号Qn+1为高电平、且信号Qn+1B为低电平时,CMOS开关121为导通状态,且CMOS开关122为截止状态,对像素电极施加白色显示用电压VW。另一方面,在信号Qn+1为低电平、且信号Qn+1B为高电平时,CMOS开关121为截止状态,且CMOS开关122为导通状态,对像素电极施加黑色显示用电压VBL。
<5.驱动方法>
接下来,参照图5及图10,对本实施方式中的存储器显示部10的驱动方法进行说明。另外,对图10所示的信号波形图的顶部的波形标注的标号是用于在本说明中对在各时刻利用显示用数据DATA输入到触发器11(1)的1比特的数据进行识别的标号。图10中,示出例如在t5时刻到t6时刻的期间内利用显示用数据DATA将“数据D5”输入到触发器11(1)的情况。此外,此处,如图11所示,举出在任意时刻仅使与像素存储器单元PMU(1)~PMU(8)对应的8个像素中的1个进行黑色显示的示例,以进行说明。
在t1时刻,作为显示用数据DATA,将数据D1输入到触发器11(1)。在t1时刻,时钟信号CK从高电平变化到低电平,且时钟信号CKB从低电平变化到高电平。因此,基于数据D 1的值,触发器11(1)的输出信号Q1成为高电平。另外,将输出信号Q1提供给电压选择部12(参照图9),并且,还将其提供给触发器11(2)。
在t2时刻,作为显示用数据DATA,将数据D2输入到触发器11(1)。将来自触发器11(1)的输出信号Q1提供给触发器11(2),因此,此时,将数据D1输入到触发器11(2)。此外,在t2时刻,与t1时刻同样,时钟信号CK从高电平变化到低电平,且时钟信号CKB从低电平变化到高电平。由此,基于数据D2的值,触发器11(1)的输出信号Q1成为低电平,基于数据D1的值,触发器11(2)的输出信号Q2成为高电平。
像以上那样,即使在t3时刻以后,也将作为显示用数据DATA而输入到触发器11(1)的数据依次传送到触发器11(2)~11(8)。由此,若作为显示用数据DATA的数据D1~D8向触发器11(1)的输入结束,时钟信号CK从高电平变化到低电平,且时钟信号CKB从低电平变化到高电平(若成为t8时刻),则触发器11(1)的输出信号Q1的电平成为基于数据D8的电平,触发器11(2)的输出信号Q2的电平成为基于数据D7的电平,……,触发器11(8)的输出信号Q8的电平成为基于数据D1的电平。
然而,在本实施方式中,显示用数据DATA仅对于数据D1~D8中的数据D1成为高电平。因此,在从t1时刻到t9时刻的期间内,输出信号Q1~Q8逐个地依次成为高电平。
在t9时刻,作为显示用数据DATA,将数据D9输入到触发器11(1)。此时,显示用数据DATA成为高电平,因此,与t1时刻同样,触发器11(1)的输出信号Q1成为高电平。像以上那样,触发器11(1)~11(8)的输出信号Q1~Q8重复且依次地每隔规定期间成为高电平。
从触发器11(1)~11(8)输出上述输出信号Q1~Q8及它们的逻辑反转信号。将这些信号提供给与各触发器11对应的电压选择部12。此处,参照图12,对施加到电压选择部12的白色显示用电压VW及黑色显示用电压VBL的波形进行说明。关于公共电极电压VCOM,高电平和低电平每隔规定期间交替重复。使白色显示用电压VW的相位与公共电极电压VCOM的相位相同。使黑色显示用电压VBL的相位与公共电极电压VCOM的相位错开180度。使白色显示用电压VW及黑色显示用电压VBL的高电平侧的电位与公共电极电压VCOM的高电平侧的电位大致相等。使白色显示用电压VW及黑色显示用电压VBL的低电平侧的电位与公共电极电压VCOM的低电平侧的电位大致相等。由此,白色显示用电压VW的电位与公共电极电压VCOM的电位之差大致维持在0。另一方面,黑色显示用电压VBL的电位与公共电极电压VCOM的电位之差维持在与黑色显示用电压VBL的振幅大致相当的大小。
图13是表示液晶施加电压与透射率之间的关系的图。另外,图13所示的关系是采用常白方式的液晶显示装置中的关系。根据图13可知,液晶施加电压越小,透射率越大,而液晶施加电压越大,透射率越小。图13中,电压Va相当于白色显示用电压VW的电位与公共电极电压VCOM的电位之差,电压Vb相当于黑色显示用电压VBL的电位与公共电极电压VCOM的电位之差。此外,如上所述,在信号Qn+1为高电平、且信号Qn+1B为低电平时,对像素电极施加白色显示用电压VW,在信号Qn+1为低电平、且信号Qn+1B为高电平时,对像素电极施加黑色显示用电压VBL(参照图9)。在对像素电极施加有白色显示用电压VW的像素存储器单元PMU中,像素的显示状态为白色显示。在对像素电极施加有黑色显示用电压VBL的像素存储器单元PMU中,像素的显示状态为黑色显示。
由此,在将图10所示那样的波形的显示用数据DATA提供给像素存储器单元PMU(1)时,如图14所示,存储器显示部10内的像素的显示状态发生变化,使得在各时刻成为黑色显示的像素只有1个,且与像素存储器单元PMU(1)~PMU(8)对应的像素依次成为黑色显示。此外,在与像素存储器单元PMU(8)对应的像素成为黑色显示之后,与像素存储器单元PMU(1)对应的像素成为黑色显示。由此,与像素存储器单元PMU(1)~PMU(8)对应的像素重复且依次地逐个成为黑色显示。
另外,在上述示例中,虽然设液晶显示装置中包含有8个像素存储器单元PMU(1)~PMU(8)而进行了说明,但在典型的钟表用的显示系统的应用中,设置有60个像素存储器单元PMU。即,图5所示的移位寄存器110由60个触发器11构成。而且,将以1秒的间隔对规定变化进行重复的时钟信号CK、CKB提供给各像素存储器单元PMU,将每隔60秒维持1秒高电平的显示用数据DATA提供给像素存储器单元PMU(1)。由此,在存储器显示部10中,显示模仿钟表秒针的图像。
<6.效果>
根据本实施方式,在液晶面板100中设置有具有一般形状(通常像素形状)的像素且进行有源矩阵驱动的通常显示部20、及具有通常像素形状以外的形状的像素且进行存储器驱动的存储器显示部10。存储器显示部10形成为环状,以包围通常显示部20,存储器显示部10内的像素形状为具有将环形形状的内侧部与外侧部进行连接的大致平行的2条边、及与该2条边垂直的2条边的近似长方形。由此,即使在分辨率较低的情况下,也能利用存储器显示部10来显示边缘光滑的图像,以作为模仿钟表秒针的图像。这样,可提高液晶显示装置中与图像显示相关的设计性自由度。此外,在存储器显示部10中,设置有:电压选择部12,该电压选择部12根据来自像素存储器单元PMU内的触发器11的输出信号,选择白色显示用电压VW或黑色显示用电压VBL中的某一个电压,以与各像素存储器单元PMU对应;以及液晶电容13,该液晶电容13用于将由电压选择部12选择出的电压反映到与各触发器11对应的像素的显示状态中。此处,通过将存储器显示部10内的多个像素存储器单元PMU各自所包含的触发器11进行串联连接,从而构成移位寄存器110。由于触发器11能保持1比特的数据,因此,在各触发器11中,能将输入数据传送到下一级的触发器11,并将所对应像素的显示状态设为基于输入数据的显示状态。即,通过对移位寄存器110提供显示用数据DATA,而不包括栅极驱动器、源极驱动器,从而能对所有的像素存储器单元PMU内的触发器11提供与显示图像对应的数据。此时,存储器显示部10与驱动通常显示部20的源极驱动器30、栅极驱动器40独立地进行动作(被驱动)。由此,在对模拟钟表秒针的图像等进行显示时,能降低功耗。如上所述,根据本实施方式,可实现一种提高与图像显示相关的设计性自由度并在低功耗下进行动作的液晶显示装置。
<7.变形例>
以下,对上述实施方式的变形例进行说明。
<7.1关于移位寄存器的驱动方法>
在上述实施方式中,未采用将像素存储器单元PMU(8)内的触发器11(8)的输出信号Q8提供给像素存储器单元PMU(1)内的触发器11(1)的结构(参照图1)。与此不同的是,在以下说明的变形例中,采用将像素存储器单元PMU(8)内的触发器11(8)的输出信号Q8提供给像素存储器单元PMU(1)内的触发器11(1)的结构。
图15是表示上述实施方式的变形例中的、液晶显示装置的功能性结构的框图。如图15所示,在本变形例中,在像素存储器单元PMU(8)与像素存储器单元PMU(1)之间设置有选择电路50。向选择电路50输入显示用数据DATA、输出信号Q8、及选择信号SEL。在选择电路50中,基于选择信号SEL选择显示用数据DATA或输出信号Q8中的一个信号,将该选择出的信号提供给像素存储器单元PMU(1)内的触发器11(1)。
图16是表示选择电路50的具体结构例的电路图。该选择电路50中包含有反相器51、及由P型TFT和N型TFT构成的CMOS开关52、53。反相器51中,对输入端子提供选择信号SEL,输出端子与CMOS开关52的P型TFT的栅极端子和CMOS开关53的N型TFT的栅极端子相连接。CMOS开关52中,对输入端子提供显示用数据DATA,输出端子与像素存储器单元PMU(1)内的触发器11(1)相连接。对CMOS开关52的N型TFT的栅极端子提供选择信号SEL,对CMOS开关52的P型TFT的栅极端子提供选择信号SEL的逻辑反转信号。CMOS开关53中,对输入端子提供输出信号Q8,输出端子与像素存储器单元PMU(1)内的触发器11(1)相连接。对CMOS开关53的N型TFT的栅极端子提供选择信号SEL的逻辑反转信号,对CMOS开关53的P型TFT的栅极端子提供选择信号SEL。
通过采用以上那样的结构,在选择信号SEL为低电平时,CMOS开关52成为截止状态,且CMOS开关53成为导通状态。另一方面,在选择信号SEL为高电平时,CMOS开关52成为导通状态,且CMOS开关53成为截止状态。因而,如图17所示,在选择信号SEL为低电平时,作为来自该选择电路50的输出信号OUT,将输出信号Q8提供给像素存储器单元PMU(1)内的触发器11(1),在选择信号SEL为高电平时,作为来自该选择电路50的输出信号OUT,将显示用数据DATA提供给像素存储器单元PMU(1)内的触发器11(1)。
因而,在本变形例中,如图18所示,在从t1时刻到t8时刻的期间内,选择信号SEL被维持在高电平,在从t8时刻到t9时刻的期间内,选择信号SEL从高电平变化到低电平。然后,在t9时刻以后的期间内,选择信号SEL被维持在低电平。由此,即使像图18所示那样,仅将对于数据D 1的显示用数据DATA设为高电平,在t9时刻以后的期间内,输出信号Q1~Q8也逐个地依次成为高电平。
如上所述,根据本变形例,在存储器显示部10中显示变化规则的图像的情况下,由于作为显示用数据DATA而要提供有效数据的期间显著缩短,因此,与上述实施方式相比,可降低功耗。
<7.2通常显示部及存储器显示部的形状、通常显示部与存储器显示部之间的位置关系>
在上述实施方式中,形成环状的存储器显示部10,以包围通常显示部20(参照图2),但本发明并不限定于此。例如,也可以如图19所示,在1块面板基板上形成框型的存储器显示部10,以包围矩形的通常显示部20。此外,例如,也可以如图20所示,在1块面板基板上将矩形的存储器显示部10和矩形的通常显示部20配置成由观众来看是上下排列。如上所述,只要将通常显示部20和存储器显示部10形成在同一基板上即可,对通常显示部20及存储器显示部10的形状、通常显示部20与存储器显示部10之间的位置关系没有任何限定。
<7.3关于存储器显示部内的像素的形状>
在上述实施方式中,作为存储器显示部10内的像素的形状,举例示出了图3所示的形状,但本发明并不限定于此。关于存储器显示部10内的像素的形状,只要是包含与栅极总线GL及源极总线SL均不平行的边或曲线的形状即可。因而,例如可将图21所示那样的六边形形状等各种形状的像素(通常像素形状以外的形状的像素)应用于本发明。
此外,也可以如图22所示,在存储器显示部10中包含形状为平行四边形的7个像素。另外,可利用该7个像素来表示0至9的数字。图22中,在标号PIX(1)~PIX(7)所示的像素分别对应于图像存储器单元PMU(1)~PMU(7)的情况下,若例如使显示用数据DATA的波形像图23所示的那样,则在t7时刻以后,输出信号Q1、Q2、Q3、Q5、及Q6成为高电平。其结果是,如图24所示,标号PIX(1)、PIX(2)、PIX(3)、PIX(5)、及PIX(6)所对应的像素的显示状态成为黑色显示,除此之外的像素的显示状态成为白色显示。这样,能将包括显示数字的系统的液晶显示装置低功耗化。
<7.4关于通常显示部中的驱动方法>
在上述实施方式中,以利用一般的有源矩阵驱动来进行图像显示为前提进行了说明,但本发明并不限定于此。例如,也可以在图1所示的结构中,对像素形成部21进一步设置像素存储器电路(存储电路),从而进一步具有基于该像素存储器电路中所存放的数据来进行图像显示的功能,其中,所述像素存储器电路能对每一子像素、或如上述日本专利特开2007-286237号公报所公开的那样对每一像素单元保持1比特的数据。在此情况下,作为通常显示部中的显示方法,预先设置2种显示模式,能“在一种显示模式时像以往那样进行图像显示,在另一种显示模式时基于像素存储器电路中所存放的数据来进行图像显示”。由此,在通常显示部中,能利用存储器来显示静止图像、变化较少的图像、变化规则的图像。其结果是,能显著降低功耗。
另外,也可以如图25所示,对通常显示部设置结构与存储器显示部内的像素存储器单元PMU(1)~PMU(8)相同的多个像素存储器单元(图25中,由标号PMU2(1)~PMU2(24)所示的像素存储器单元),利用与存储器显示部中的动作同样的动作来在通常显示部中进行图像显示。
<8.其它>
在上述各实施方式中,虽然举出液晶显示装置为例进行了说明,但本发明并不限定于此。本发明也可适用于有机EL(Electro Luminescence:电致发光)等其他显示装置。
标号说明
10存储器显示部
11、11(1)~11(8)触发器
12电压选择部
13液晶电容
20通常显示部
21像素形成部
50选择电路
100液晶面板
111第1锁存部
112第2锁存部
PMU、PMU(1)~PMU(8)像素存储器单元
CK、CKB时钟信号
DATA显示用数据
SEL选择信号
VBL黑色显示用电压
VW白色显示用电压
VCOM公共电极电压
VLC像素电极电压
Claims (9)
1.一种显示装置,该显示装置通过使像素的显示状态发生变化来显示图像,其特征在于,包括:
第1显示部,该第1显示部包含多条视频信号线、与所述多条视频信号线交叉的多条扫描信号线、及与分别对应于所述多条视频信号线与所述多条扫描信号线的交叉点而配置成矩阵状的各像素对应的像素电极,在对通过与各像素电极对应的交叉点的扫描信号线进行选择时,基于对通过该交叉点的视频信号线施加的视频信号,与该各像素电极对应的像素的显示状态发生变化;以及
第2显示部,该第2显示部设置有能对各像素的每一像素保持至少1比特的数据的像素存储器,基于所述像素存储器中保持的数据,像素的显示状态发生变化,
所述第1显示部和所述第2显示部形成在同一基板上。
2.如权利要求1所述的显示装置,其特征在于,
所述第2显示部包含:
移位寄存器,该移位寄存器由m个触发器构成,所述m个触发器设置成与m个(m为正整数)像素分别对应,并进行串联连接,以根据时钟脉冲来依次传送基于输入数据信号的数据;
电压选择部,该电压选择部设置成与各触发器对应,根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压;及
显示元件部,该显示元件部设置成与各触发器对应,用于将由所述电压选择部选择出的电压反映到与各触发器对应的像素的显示状态中。
3.如权利要求1所述的显示装置,其特征在于,
所述第1显示部中包含的像素的形状是具有与所述扫描信号线平行的2条边和与所述视频信号线平行的2条边的长方形,
所述第2显示部中包含的像素的形状是包含与所述扫描信号线及所述视频信号线均不平行的边或曲线的形状。
4.如权利要求3所述的显示装置,其特征在于,
所述第2显示部在所述基板上形成为包围所述第1显示部。
5.如权利要求4所述的显示装置,其特征在于,
所述第2显示部包含:
移位寄存器,该移位寄存器由m个触发器构成,所述m个触发器设置成与m个(m为正整数)像素分别对应,并进行串联连接,以根据时钟脉冲来依次传送基于输入数据信号的数据;
电压选择部,该电压选择部设置成与各触发器对应,根据来自各触发器的输出信号的逻辑值来选择第1电压或第2电压中的某一个电压;及
显示元件部,该显示元件部设置成与各触发器对应,用于将由所述电压选择部选择出的电压反映到与各触发器对应的像素的显示状态中。
6.如权利要求5所述的显示装置,其特征在于,
所述第2显示部还包含选择部,该选择部基于规定的指示信号,选择来自与所述移位寄存器的第m级对应的触发器的输出信号或所述输入数据信号中的一个信号,并将该选择出的信号提供给与所述移位寄存器的第1级对应的触发器,
所述选择部在将基于所述输入数据信号的数据传送到所述m个触发器之后,选择来自与所述移位寄存器的第m级对应的触发器的输出信号。
7.如权利要求6所述的显示装置,其特征在于,
所述第2显示部中,作为所述移位寄存器,包含由设置成与60个像素分别对应的60个触发器构成的移位寄存器,
所述输入数据信号的电平仅有1次在与所述时钟脉冲的产生间隔相当的期间内被设为第1电平,在除此之外的期间内被设为第2电平。
8.如权利要求5所述的显示装置,其特征在于,
所述第2显示部中,作为所述移位寄存器,包含由设置成与60个像素分别对应的60个触发器构成的移位寄存器,
所述输入数据信号的电平在每产生60次所述时钟脉冲时,仅在与所述时钟脉冲的产生间隔相当的期间内被设为第1电平,在除此之外的期间内被设为第2电平。
9.如权利要求1所述的显示装置,其特征在于,
所述第1显示部还包含存储电路,该存储电路对每一像素或每规定个数的像素,基于对所述视频信号线施加的视频信号,获取1比特的数据并进行保持,
在所述第1显示部中,当成为预先设定的显示模式时,基于所述存储电路中保持的数据,像素的显示状态发生变化。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010-125549 | 2010-06-01 | ||
JP2010125549 | 2010-06-01 | ||
PCT/JP2011/058765 WO2011152121A1 (ja) | 2010-06-01 | 2011-04-07 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102792364A true CN102792364A (zh) | 2012-11-21 |
CN102792364B CN102792364B (zh) | 2015-05-06 |
Family
ID=45066507
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180012730.8A Expired - Fee Related CN102792364B (zh) | 2010-06-01 | 2011-04-07 | 显示装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9299302B2 (zh) |
EP (1) | EP2579244A4 (zh) |
JP (1) | JP5414894B2 (zh) |
CN (1) | CN102792364B (zh) |
WO (1) | WO2011152121A1 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150355487A1 (en) * | 2014-06-06 | 2015-12-10 | Google Technology Holdings LLC | Optimized lcd design providing round display module with maximized active area |
US9781800B2 (en) | 2015-05-21 | 2017-10-03 | Infineon Technologies Ag | Driving several light sources |
US9974130B2 (en) * | 2015-05-21 | 2018-05-15 | Infineon Technologies Ag | Driving several light sources |
US9997010B2 (en) | 2015-12-18 | 2018-06-12 | Ags Llc | Electronic gaming device with external lighting functionality |
US9918367B1 (en) | 2016-11-18 | 2018-03-13 | Infineon Technologies Ag | Current source regulation |
USD843473S1 (en) | 2017-04-07 | 2019-03-19 | Ags Llc | Gaming machine |
US10553167B2 (en) * | 2017-06-29 | 2020-02-04 | Japan Display Inc. | Display device |
USD899526S1 (en) | 2018-02-02 | 2020-10-20 | Ags Llc | Support structure for gaming machine display |
USD939632S1 (en) | 2018-07-17 | 2021-12-28 | Ags Llc | Gaming machine |
USD969926S1 (en) | 2019-04-24 | 2022-11-15 | Ags Llc | Gaming machine |
USD978810S1 (en) | 2019-07-31 | 2023-02-21 | Ags Llc | LED matrix display |
USD969927S1 (en) | 2019-08-02 | 2022-11-15 | Ags Llc | Gaming machine |
US11380157B2 (en) | 2019-08-02 | 2022-07-05 | Ags Llc | Servicing and mounting features for gaming machine display screens and toppers |
CN110930919B (zh) * | 2019-11-20 | 2023-04-21 | 豪威触控与显示科技(深圳)有限公司 | 图像处理方法和显示驱动装置 |
GB2598156B (en) | 2020-08-21 | 2023-05-31 | Dualitas Ltd | A spatial light modulator |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252572B1 (en) * | 1994-11-17 | 2001-06-26 | Seiko Epson Corporation | Display device, display device drive method, and electronic instrument |
CN1094602C (zh) * | 1994-12-26 | 2002-11-20 | 株式会社日立制作所 | 数据电极、扫描电极驱动电路、液晶显示单元及其驱动方法 |
CN1617218A (zh) * | 2002-10-15 | 2005-05-18 | 恩益禧电子股份有限公司 | 控制器-驱动器,显示设备,和显示方法 |
JP2005148453A (ja) * | 2003-11-17 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57211095A (en) | 1981-06-19 | 1982-12-24 | Akihiro Itou | Electronic watch of analog matrix display |
JPS59187395A (ja) * | 1983-04-08 | 1984-10-24 | セイコーエプソン株式会社 | 記憶型アクテイブパネル |
JPS59188694A (ja) | 1983-04-11 | 1984-10-26 | セイコーエプソン株式会社 | 記憶型アクテイブパネル |
JPS63186216A (ja) * | 1987-01-28 | 1988-08-01 | Nec Corp | アクテイブマトリツクス液晶表示器 |
JPH05241127A (ja) | 1992-02-28 | 1993-09-21 | Canon Inc | 液晶表示装置 |
JP2002108318A (ja) | 2000-09-28 | 2002-04-10 | Toshiba Corp | 薄膜半導体表示装置 |
TW536689B (en) * | 2001-01-18 | 2003-06-11 | Sharp Kk | Display, portable device, and substrate |
JP3821111B2 (ja) * | 2003-05-12 | 2006-09-13 | セイコーエプソン株式会社 | データドライバ及び電気光学装置 |
KR100965571B1 (ko) * | 2003-06-30 | 2010-06-23 | 엘지디스플레이 주식회사 | 액정표시장치와 그 구동방법 |
JP4731239B2 (ja) | 2005-07-29 | 2011-07-20 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2007286237A (ja) | 2006-04-14 | 2007-11-01 | Sharp Corp | 表示装置 |
US7773464B2 (en) * | 2006-10-19 | 2010-08-10 | Rogers Janice L | Elapsed time device |
-
2011
- 2011-04-07 EP EP11789531.8A patent/EP2579244A4/en not_active Withdrawn
- 2011-04-07 JP JP2012518282A patent/JP5414894B2/ja not_active Expired - Fee Related
- 2011-04-07 WO PCT/JP2011/058765 patent/WO2011152121A1/ja active Application Filing
- 2011-04-07 US US13/581,357 patent/US9299302B2/en not_active Expired - Fee Related
- 2011-04-07 CN CN201180012730.8A patent/CN102792364B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252572B1 (en) * | 1994-11-17 | 2001-06-26 | Seiko Epson Corporation | Display device, display device drive method, and electronic instrument |
CN1094602C (zh) * | 1994-12-26 | 2002-11-20 | 株式会社日立制作所 | 数据电极、扫描电极驱动电路、液晶显示单元及其驱动方法 |
CN1617218A (zh) * | 2002-10-15 | 2005-05-18 | 恩益禧电子股份有限公司 | 控制器-驱动器,显示设备,和显示方法 |
JP2005148453A (ja) * | 2003-11-17 | 2005-06-09 | Toshiba Matsushita Display Technology Co Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2579244A4 (en) | 2013-12-04 |
CN102792364B (zh) | 2015-05-06 |
WO2011152121A1 (ja) | 2011-12-08 |
US20120319935A1 (en) | 2012-12-20 |
JP5414894B2 (ja) | 2014-02-12 |
US9299302B2 (en) | 2016-03-29 |
EP2579244A1 (en) | 2013-04-10 |
JPWO2011152121A1 (ja) | 2013-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102792364B (zh) | 显示装置 | |
CN102804256B (zh) | 显示装置 | |
KR102505897B1 (ko) | Oled 표시패널 | |
KR101082909B1 (ko) | 게이트 구동 방법 및 그 장치와 이를 갖는 표시장치 | |
KR101388588B1 (ko) | 액정표시장치 | |
CN101075417B (zh) | 采用数据线驱动电路和数据线驱动方法的显示设备 | |
CN101770762B (zh) | 有源矩阵型显示装置 | |
CN107170408A (zh) | 像素电路、驱动方法、有机电致发光显示面板及显示装置 | |
CN109509446B (zh) | 显示模组及显示装置 | |
CN103293729A (zh) | 液晶显示装置、驱动液晶显示装置的方法以及电子设备 | |
CN107025889A (zh) | 显示装置 | |
US9196205B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
CN102831861A (zh) | 移位寄存器及其驱动方法、栅极驱动器及显示装置 | |
CN101620353B (zh) | 液晶显示装置及其驱动方法 | |
CN101311785B (zh) | 电光装置、电光装置的驱动电路以及电子设备 | |
CN101996553A (zh) | 时序控制器、图像显示装置、以及复位信号输出方法 | |
CN105637578A (zh) | 电光装置、电光装置的驱动方法及电子设备 | |
CN103177669B (zh) | 显示装置及可显示多灰阶的显示方法 | |
WO2020194962A1 (ja) | 表示装置 | |
US10109249B2 (en) | Display device | |
CN100570457C (zh) | 栅极驱动器、光电装置、电子设备以及驱动方法 | |
JP2008216893A (ja) | 平面表示装置及びその表示方法 | |
KR20110033647A (ko) | 액정표시장치 및 그 구동방법 | |
CN101447168A (zh) | 图像显示装置及其驱动方法 | |
US20230215375A1 (en) | Scan Signal Generation Circuit and Display Device Including the Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150506 Termination date: 20200407 |