CN101075417B - 采用数据线驱动电路和数据线驱动方法的显示设备 - Google Patents

采用数据线驱动电路和数据线驱动方法的显示设备 Download PDF

Info

Publication number
CN101075417B
CN101075417B CN2007101041723A CN200710104172A CN101075417B CN 101075417 B CN101075417 B CN 101075417B CN 2007101041723 A CN2007101041723 A CN 2007101041723A CN 200710104172 A CN200710104172 A CN 200710104172A CN 101075417 B CN101075417 B CN 101075417B
Authority
CN
China
Prior art keywords
data line
bar
circuit
group
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101041723A
Other languages
English (en)
Other versions
CN101075417A (zh
Inventor
桥本义春
周隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101075417A publication Critical patent/CN101075417A/zh
Application granted granted Critical
Publication of CN101075417B publication Critical patent/CN101075417B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers

Abstract

一种数据线驱动电路包括：第一缓存器电路，被配置成驱动数据线；以及第二缓存器电路，被配置成驱动数据线。以数据线为单位，将n条第一数据线(n是大于1的自然数)和m条第二数据线(m是大于1的自然数)交替排列成组。该数据线驱动电路进一步包括：第一开关电路，被配置成：在第一导通周期内，选择该n条第一数据线之一，并使所选择的第一数据线与该第一缓存器电路连接在一起；以及第二开关电路，被配置为：在第二导通周期内，选择与该选择第一数据线相邻的m条第二数据线，并使所选择的第二数据线与该第二缓存器电路连接在一起。

Description

采用数据线驱动电路和数据线驱动方法的显示设备
技术领域
本发明涉及一种显示设备，更具体地说，本发明涉及一种具有数据线驱动电路的显示设备和数据线驱动方法。
背景技术
时分驱动是广泛用于显示设备的各种技术之一，在时分驱动中，顺序选择多条数据线，并由此将显示信号写入像素。时分驱动的优点是可以减少设置在驱动器IC中的缓存器的数量。利用其数量小于显示板上的数据线的数量的缓存器，从而采用时分驱动的显示设备可以驱动像素。这样可以有效降低驱动器IC的电功率消耗和芯片面积。
在许多情况下，有源阵列型显示设备采用TFT(薄膜晶体管)作为显示板基板上的时分开关元件。TFT被分类为两种：非晶TFT和多晶TFT。公知多晶TFT的迁移率高于非晶TFT的迁移率。因为该原因，由于可以将安装在该显示板基板上的时分开关的尺寸制造得较小，所以该时分驱动可以应用于在许多情况下采用多晶TFT的显示设备。
日本未决专利申请(JP-A-Heisei 11-327518：第一常规例子)描述了一种将时分开关和移位寄存器设置在显示板基板上并执行时分驱动的传统技术。此外，日本未决专利申请(JP-P2000-267616A和JP-P2003-337320A：第二和第三常规例子)描述了传统技术，其减小了在彼此邻近的数据线之间耦合的电容，以抑制诸如残像和纵向条纹的显示不均匀性。第二常规例子描述了进行控制，以使连接到彼此邻近的数据线的时分开关的一部分导通周期重叠，从而降低了在彼此邻近的数据线之间耦合的电容的技术。第三常规例子描述了将其电阻低于数据线电阻的阻抗线连接到耦合在彼此邻近的数据线之间的电容，以降低耦合在该数据线之间的电容的技术。
此外，设置两套时分开关组，以向其提供不同制式的显示信号。在日本未决专利申请(JP-P2004-309822A：第四常规例子)中，在两套时分开关组的每一套中，控制彼此邻近的时分开关组的导通周期，以使它们不互相重叠，从而控制显示不均匀性。
在其中设置了时分开关的驱动器IC安装在显示板基板上时，该驱动器IC的长边比其中布置了像素的像素区的相应边短。因此，需要在该驱动器IC的输出端与该像素区之间设置布线。此时，为了避免因为布线而使用大尺寸的玻璃基板，将各布线之间的间距设计得尽可能窄。因此，布线之间的耦合电容值增大。因此，在利用时分开关对非晶TFT进行时分驱动的驱动器IC上，布线之间的耦合电容值会影响相邻数据线上的信号，表明不希望的信号值且导致显示不均匀。下面将参考图1和图2A至2I说明根据传统技术的由数据线驱动导致的显示不均匀的产生机制。
图1是示出根据传统例子安装在数据线驱动电路上的时分开关的配置的电路图。图2A至2I是示出图1所示的电路图上执行的数据线驱动操作的时序图。
参考图1，根据传统技术的数据线驱动电路包括：缓存器71-1至71-4，用于驱动多条数据线；以及时分开关81、82和83，设置在缓存器71-1至71-4的输出端72-1至72-4与多条数据线的每条数据线之间。具体地说，根据传统技术的数据线驱动电路包括：缓存器71-1，用于驱动数据线R1、G1和B1；以及时分开关81、82和83，设置在缓存器71-1的输出端72-1与数据线R1、G1和B1的每一个之间。响应控制信号91、92和93，时分开关81、82和83导通或者断开，从而分别控制输出端72-1与数据线R1、G1和B1之间的电连接或断开。同样，通过时分开关81、82和83，其他缓存器71-2至71-4分别与R2至R4、G2至G4和B2至B4电连接或者断开。
参考图2A至2I，在时间T1之前，将扫描信号送到扫描线Yn，然后，连接到该扫描线Yn的TFT导通。在时间T1，在时分开关81导通时，缓存器71-1、71-2、71-3和71-4分别驱动数据线R1、R2、R3和R4。随后，在时间T2，时分开关81关断。因此，由于数据线R1、R2、R3和R4与缓存器71-1、71-2、71-3和71-4电断开，所以数据线R1、R2、R3和R4处于高阻抗状态，并且保持对应于显示数据的显示信号。此外，在时间T2，时分开关82导通，因此，缓存器71-1、71-2、71-3和71-4分别驱动数据线G1、G2、G3和G4。此时，分别与数据线G1、G2、G3和G4相邻的数据线R1、R2、R3和R4处于高阻抗状态。因此，在驱动数据线G1、G2、G3和G4时，耦合电容使数据线R1、R2、R3和R4所保持的显示信号(电压值)发生变化。
接着，在时间T3，时分开关82断开。因此，由于数据线G1、G2、G3和G4与缓存器71-1、71-2、71-3和71-4电断开，所以数据线G1、G2、G3和G4处于高阻抗状态，并且保持对应于该显示数据的显示信号。此外，在时间T3，在时分开关82导通时，缓存器71-1、71-2、71-3和71-4驱动数据线B1、B2、B3和B4。此时，分别与数据线B1、B2、B3和B4相邻的数据线G1、G2、G3和G4以及数据线R1、R2、R3和R4处于高阻抗状态。因此，在驱动数据线B1、B2、B3和B4时，因为该耦合电容而使数据线G1、G2、G3和G4以及数据线R1、R2、R3和R4所保持的显示信号(电压值)发生变化。
接着，在时间T4，时分开关83断开。因此，由于数据线B1、B2、B3和B4与缓存器71-1、71-2、71-3和71-4电断开，所以数据线B1、B2、B3和B4处于高阻抗状态，因此，保持对应于该显示数据的显示信号。时间T4之后，连接到该扫描线的TFT被关断，因此，在时间T4处，位于每条数据线上的信号(电压值)被写入每个像素。
如上所述，通过仅一次驱动与右侧和左侧之任一相邻的数据线，使数据线R1、G1、G2、G3和G4保持的电压变化了ΔV1，而通过将与右侧和左侧相邻的数据线驱动两次，使数据线R2、R3和R4上保持的电压变化了ΔV1+ΔV2。在此，在假定数据线之间的耦合电容值是Cc，假定每条数据线的寄生电容值是Cd以及假定在下一时间写入该相邻数据线的电压是ΔVsig时，相邻数据线产生的耦合电容值引起的电压变化量ΔV是电容电压变化量ΔV＝ΔVsig·Cc/(Cd+Cc)。
这样，电压变化量ΔV(ΔV1、ΔV2)还根据送到该相邻数据线的显示信号而发生变化。从理论上说，通过降低耦合电容值Cc，增加寄生电容Cd或者降低ΔVsig，可以降低电压变化量ΔV。然而，不希望增加寄生电容Cd，因为这样不仅增加了电功率消耗，而且导致该像素的写电流不足。此外，通过加宽各条布线之间的间隔，可以降低耦合电容Cc。然而，布线区越大，显示板的尺寸就越大。
根据第二常规例子，根据移位寄存器产生的并被顺序移位的采样脉冲，控制各时分开关。根据该电路配置，一个缓存器驱动几十条或者更多的数据线。因此，由于显示信号线的布线长度变长，所以寄生电容增大，这样增加了电功率消耗。此外，在远离缓存器的数据线中，波形变得衰减(dull)，这样导致写电流不足并且降低了对比度。此外，利用移位寄存器产生的采样信号来控制连续数据线。因此，如果分别对R、G和B的每一个独立地进行γ补偿，则需要在该驱动器IC内设置灰度级电压生成电路。因此，使得芯片面积更大。
发明内容
本发明的目的是提供一种具有数据线驱动电路、可以改善显示不均匀的显示设备。
本发明的另一个目的是提供一种具有数据线驱动电路、可以减小用于驱动显示设备的数据线的电路的芯片面积的显示设备。
根据本发明的一个实施例，一种数据线驱动电路包括：第一缓存器电路，被配置为驱动数据线；以及第二缓存器电路，被配置为驱动数据线。以数据线为单位，将n条第一数据线(n是大于1的自然数)和m条第二数据线(m是大于1的自然数)交替排列为组。该数据线驱动电路进一步包括：第一开关电路，被配置为：在第一导通周期内，选择该n条第一数据线之一，并使该选择的第一数据线与该第一缓存器电路连接在一起；以及第二开关电路，被配置为：在第二导通周期内，选择与该选择的第一数据线相邻的m条第二数据线之一，并使所选择的第二数据线与该第二缓存器电路连接在一起。
根据本发明的另一个实施例，通过利用第一开关之一，将n条第一数据线中所选择的第一数据线(n是大于1的整数)和第一缓存器电路连接在一起；通过利用第二开关之一，将与所选择的第一数据线相邻的m条第二数据线中的一条和第二缓存器电路连接在一起，实现一种数据线驱动方法，其中通过利用第一缓存器电路驱动所选择的第一数据线；以及利用第二缓存器电路驱动所选择的第二数据线，以数据线为单位，将该n条第一数据线和该m条第二数据线交替排列为组。
根据本发明的又一个方面，一种显示设备，包括：显示板，在显示区内包括以数据线为单位，交替排列为组的n条第一数据线(n是大于1的自然数)和m条第二数据线(m是大于1的自然数)；以及数据线驱动电路，被配置为：驱动该n条第一数据线和该m条第二数据线的组。数据线驱动电路包括：第一缓存器电路，被配置为驱动数据线；以及第二缓存器电路，被配置为驱动数据线；第一开关电路，被配置为：在第一导通周期内，选择该n条第一数据线之一，并使所选择的第一数据线与该第一缓存器电路连接在一起；以及第二开关电路，被配置为：在第二导通周期内，选择与该选择第一数据线相邻的该m条第二数据线中的一条，并使所选择的第二数据线与该第二缓存器电路连接在一起。
如上所述，根据本发明，可以改善该显示设备的显示不均匀。
此外，可以减小用于驱动该显示设备的数据线的驱动器IC的芯片面积。
附图说明
根据下面结合附图对特定优选实施例所做的描述，本发明的上述以及其他目的、优点和特征更加显而易见，其中：
图1是示出根据传统技术的位于数据线驱动电路中的时分开关的配置的电路图；
图2A至2I是示出传统技术的时分开关的操作的时序图；
图3是示出根据本发明的显示设备的配置的方框图；
图4是示出根据本发明第一实施例的显示设备的数据线驱动电路的配置的电路图；
图5A至5K是示出根据第一实施例的数据线驱动电路的操作的时序图；
图6是示出第一实施例中的数据线驱动电路中的灰度级电压生成电路的配置的方框图；
图7是示出第一实施例中的数据线驱动电路的各像素的写顺序的原理图；
图8是示出根据本发明第二实施例的数据线驱动电路的配置的电路图；
图9A至9Q是示出第二实施例中的数据线驱动电路的操作的时序图；
图10是示出第二实施例中的数据线驱动电路的各像素的写顺序的原理图；
图11是示出第一实施例和第二实施例的组合的数据线驱动电路的各像素的写顺序的原理图；
图12是示出根据本发明第三实施例的数据线驱动电路的配置的电路图；
图13A至13G是第三实施例中的数据线驱动电路的操作的时序图；以及
图14是示出第三实施例中的数据线驱动电路的各像素的写顺序的原理图。
具体实施方式
下面将参考附图详细说明根据本发明具有驱动电路的显示设备。在附图和下面的描述中，同样或者类似的参考编号和符号表示相同、类似或者等效部件。
(显示设备的配置)
图3是示出根据本发明的显示设备100的配置的方框图。参考图3，显示设备100包括：显示区3，设置在显示板基板2上；数据线驱动电路10；信号处理电路11；扫描线驱动电路12；以及电源电路13。在此，在诸如移动电话的便携式设备中使用的显示设备中，数据线驱动电路10、信号处理电路11、扫描线驱动电路12以及电源电路13优选集成在驱动器IC1中由硅构成的且安装在显示板2上的半导体基板上。在显示区3上，形成多条数据线5和6以及多条与数据线5和6正交的扫描线4，在其它们每个交叉点上，形成利用液晶和有机EL例示的像素7，并且像素7包括TFT(薄膜晶体管)作为开关元件。形成用于对液晶或者有机EL的像素7施加电场的显示电极和公共电极。将显示信号从数据线驱动电路10送到该显示电极，以控制像素的亮度(透光量和发光量)。
根据诸如输入时钟信号、显示数据、水平同步信号Hsync、垂直同步信号Vsync的信号，信号处理电路11产生控制信号，并且控制该数据线驱动电路10、扫描线驱动电路12以及电源电路13。
扫描线驱动电路12是在信号处理电路11的控制下顺序地驱动扫描线4的电路。具体地说，在垂直同步信号Vsync确定的垂直周期内，扫描线驱动电路12顺序驱动扫描线4，以将送到数据线5和6的显示信号写入像素7。
根据从外部施加的DC电源电压VDC，电源电路13产生电压，然后，将该电压施加到数据线驱动电路10和扫描线驱动电路12。电源电路13包括：DC/DC变换器、调节器等，而且其产生数据线驱动电路10的电源电压、扫描线驱动电路12的电源电压、液晶的公共电极的电压等。
(第一实施例)
下面，将参考图3至7说明根据本发明第一实施例的具有数据线驱动电路的显示设备。根据第一实施例的显示设备100包括作为图3所示的数据线驱动电路10的数据线驱动电路10A。
图4是示出根据第一实施例的数据线驱动电路10A的配置的电路图。将参考图4，详细说明根据第一实施例的数据线驱动电路10A的配置。数据线驱动电路10A是通过多条数据线5和6将显示信号送到像素7的电路，而且它至少包括：数据锁存器21(21-1至21-4)、复用器22(22-1至22-4)、D/A转换器(DAC：数模转换器)23(23-1至23-4)、缓存器24(24-1至24-4)、灰度级电压生成电路30以及时分开关组40A。然而，尽管没有示出，但是其内还可以设置移位寄存器、数据寄存器、帧存储器。利用来自信号处理电路11的控制信号，控制复用器22和时分开关组40A。
数据锁存器21与选通信号ST(未示出)同步地锁存显示数据DR、DG和DB。响应来自信号处理电路11的控制信号，复用器22选择锁存在数据锁存器21内的显示数据DR、DG和DB，然后，将所选择的显示数据输出到DAC 23。根据对应于像素7的特性的γ变换特性，灰度级电压生成电路30将灰度级电压V送到DAC 23。根据复用器22选择的显示数据，DAC 23选择灰度级电压V之一，然后，将所选择的电压作为显示信号R、G和B输出到缓存器24。缓存器24对DAC 23输出的显示信号R、G和B进行放大，然后，将该放大信号送到连接到缓存器24本身的数据线5和6。缓存器24的输出端25通过时分开关组40A连接到数据线5和6。时分开关组40A包括时分开关41A至46A，而且它控制缓存器24与数据线5和6之间的电连接或者断开。
在此，数据线5和数据线6是交替排列的多条数据线。为了使该说明简洁清楚，假定根据第一实施例的显示设备100总共具有12条数据线，包括6条数据线5和6条数据线6。应该注意，设置在显示设备100中的数据线5和6的数量并不局限于此。当然，通常设置12条或者更多的数据线。数据线驱动电路10A的输出端60连接到数据线5和6，而且通过输出端60，驱动器IC1将显示信号R、G和B输出到数据线5和6。应该注意，[R，G，B]分别表示[红、绿、蓝]。下面将向其提供显示信号R、G和B的数据线5和6分别称为数据线5(R，G，B)、数据线6(R，G，B)。例如，将向其提供显示信号Rn的数据线称为数据线5(Rn)。
在利用送到数据线的显示信号的符号表示设置在第一实施例的显示设备100中的数据线5和6的排列顺序时，它们在行方向上的连续排列顺序是(R1、G1、B1、R2、G2、B2、R3、G3、B3、R4、G4和B4)。由于交替排列数据线5和数据线6，所以将显示信号R1、B1、G2、R3、B3和G4送到数据线5，而将显示信号G1、R2、B2、G3、R4和B4送到数据线6。
利用以时分方式使用一个缓存器驱动三条数据线的例子说明第一实施例。参考图4，数据线驱动电路10A包括：缓存器24-1和24-3，其每个输出端25-1和25-3连接到三条数据线5；以及缓存器24-2和24-4，其输出端25-2和25-4分别连接到三条数据线。具体地说，缓存器24-1通过下面描述的时分开关41A、43A和45A连接到数据线5(R1、B1和G2)，同样，缓存器24-3通过时分开关41A、43A和45A连接到数据线5(R3、B3和G4)。此外，缓存器24-2通过下面描述的时分开关42A、44A和46A连接到数据线6(G1、R2和B2)，同样，缓存器24-4通过时分开关42A、44A和46A连接到数据线6(G3、R3和B4)。在此，数据线驱动电路10A包括数据锁存器21-1至21-4、复用器22-1至22-4以及DAC 23-1至23-4，其分别对应于缓存器24-1至24-4地互相连接。应该注意，在根据数据线5和6的数量为12而假定缓存器24的数量为4的情况下，描述该实施例。然而，当然，可以根据数据线5和6的数量增加或者减少其数量。此外，在连接到一个缓存器24的数据线5和6的数量是3的倍数时，它可以不局限于3。
下面将详细说明时分开关组40A。在缓存器24-1与数据线5(R1、B1和G2)之间设置用作第一开关的时分开关41A、43A和45A。此外，在缓存器24-2与数据线6(G1、R2和B2)之间设置用作第二开关的时分开关42A、44A和46A。同样，在缓存器24-3与数据线5(R3、B3和G4)之间设置用作第一开关的时分开关41A、43A和45A。此外，在缓存器24-4与数据线6(G3、R4和B4)之间设置用作第二开关的时分开关42A、44A和46A。分别响应于信号处理电路11产生的控制信号51A至56A从而控制时分开关41A至46A。在此，将向其提供显示信号R1、G1、B1、R2、G2和B2的数据线称为第一组，而将向其提供显示信号R3、G3、B3、R4、G4和B4的数据线称为第二组。对于根据传统技术的时分驱动系统，根据n个控制信号，控制时分开关。然而，在本实施例中，利用两个缓存器24驱动一个数据线组，每个缓存器24分别以时分方式驱动n条数据线，根据(n+n)个控制信号，控制连接到一组的时分开关。例如，利用6个控制信号51A至56A，控制连接到第一组(或者第二组)数据线的时分开关41A至46A。
灰度级电压生成电路30产生灰度级电压V(V0至V63)，作为显示信号R、G和B的基准电压，以表示像素7的灰度级。在此，利用64个信号电平描述灰度级电压V。根据电源电路13提供的基准电源电压，灰度级电压生成电路30将灰度级电压V送到DAC 23。图6是示出根据本发明的灰度级电压生成电路30的配置的方框图。参考图6，灰度级电压生成电路30包括：D/A转换器31(31-1，31-2)、选择器32(32-1，32-2)、寄存器33(33-1R、33-1G、33-1B、33-2R、33-2G和33-2B)、缓存器34(34-1，34-2)、电阻串电路35以及电阻串电路36。为每个R、G和B设置寄存器33，而且该寄存器33存储有用于设置最高亮度和最低亮度的数据。选择器32根据时分开关组40从寄存器33选择任意RGB数据，然后，将选择的数据送到D/A转换器31。电阻串电路35利用电阻器rr1至rr255对电源电路13提供的基准电源电压进行分压，然后，将它们作为基准电压Vr(Vr0至Vr255)送到D/A转换器31。根据选择器32选择的数据，D/A转换器31从基准电压Vr0至Vr255中选择一个基准电压，然后，将选择的电压送到缓存器34。缓存器34对来自D/A转换器31的电压进行放大，然后，将它输出到电阻串电路36。电阻串电路36包括电阻器r1至r63，对其电阻值进行设置以满足γ特性，对缓存器34放大的信号进行电阻分压，然后，作为灰度级电压V0至V63送到DAC 23。
在根据本发明的数据线驱动电路10A中，一个缓存器24驱动的数据线的数量是3的倍数，选择器32可以切换用于设置灰度级电压生成电路30的亮度的数据。因此，可以对每个RGB单独实现γ补偿。因为该原因，在第一实施例中，由于以时分方式驱动每个相同颜色(RGB)的数据线，所以甚至一个电阻串电路也可以分别对每个RGB实现γ补偿。
接着，下面将参考图5A至5K说明根据本发明第一实施例的数据线驱动电路10A的操作。图5A至5K是示出时分开关组40A在第一和第二扫描线的两个水平周期的操作的时序图；以及向其提供显示信号G2、B2、R3和G3的数据线5(G2)、6(B2)、5(R3)和6(G3)的信号电平。请注意，连续地排列数据线5(G2)、6(B2)、5(R3)和6(G3)，如图4所示。
在对应于水平同步信号Hsync的水平周期内，保存在数据寄存器或者帧存储器内的显示数据DR、DG和DB锁存在数据锁存器21中。
首先，在时间T1，复用器22-1、22-2、22-3和22-4分别选择显示数据DR1、DB2、DR3和DB4。此外，控制信号51A和56A使时分开关41A和46A导通。此时，缓存器24-1、24-2、24-3和24-4分别使用对应于显示数据DR1、DB2、DR3和DB4的显示信号R1、B2、R3和B4，然后，分别驱动数据线5(R1)、6(B2)、5(R3)和6(B4)。为了使说明简洁，下面的[缓存器24-1、24-2和24-3分别使用与显示数据DR1、DGn和DBm相对应的显示信号R1、Gn和Bm，以及分别对驱动数据线5(R1)、5(Gn)和5(Bm)进行驱动]的说明被写成[缓存器24-1、24-2和24-3分别驱动数据线5(R1)、5(Gn)和5(Bm)]。这样，在时间T1，驱动位于第一组和第二组的两端的数据线5(R1)、6(B2)、5(R3)和6(B4)。即，驱动第一组和第二组中相邻的数据线6(B2)和数据线5(R3)。
接着，在时间T2，使时分开关46A关断。因此，数据线6(B2)和6(B4)与缓存器24-2和24-4断开，然后，它处于高阻抗状态。利用TFT，驱动连接到数据线6(B2)和6(B4)的像素7。然而，由于TFT的电阻高，所以不要求像素7达到目标电压，而且时间T1与T2之间的时段可以是直到该数据线达到目标电压的时段。
接着，在时间T3，复用器22-2和22-4分别选择显示数据DG1和DG3。此外，在时分开关41A导通时，响应控制信号52A，时分开关42A导通，因此，缓存器24-2和24-4驱动数据线6(G1)和6(G3)。此时，与数据线6(G1)和6(G3)相邻的数据线5(R1)和5(R3)分别连接到缓存器24-1和24-3。然后，由于它们的阻抗低，所以肯定不会牵扯到由耦合电容引起的电压变化。时间T2与T3之间的时段是用于防止连接到相同缓存器的时分开关之间的干扰的时段。然后，在时分开关46A关断后，时分开关42A导通。
接着，在时间T4，响应控制信号51A，时分开关41A关断。因此，数据线5(R1)和5(R3)与缓存器24-1和24-3断开，因此，保持对应于该显示数据的显示信号。在时间T3与T4之间的时段内，由于数据线6(G1)和6(G3)达到目标电压，所以数据线5(R1)和5(R3)不会受到与相邻数据线6(G1)和6(G3)的耦合电容的影响。因此，它们与缓存器24-1和24-3断开。在传统技术中，在该数据线处于高阻抗状态时，其受到相邻数据线的耦合电容的影响。然而，根据本发明，在达到目标电压后，控制时分开关组40A，以使该相邻数据线处于高阻抗状态。因此，可以避免耦合电容对相邻数据线的影响。此后，在时间T5与T8之间的时段内，重复与时间T3与T4之间的时段内的操作相同的操作。因此，省略说明它们。
接着，在时间T9，复用器22-1和22-3选择显示数据DG2和DG4。此外，在时分开关44A导通时，控制信号55A使时分开关45A导通。缓存器24-1和24-3采用对应于该显示数据的显示信号，然后，驱动数据线5(G2)和5(G4)。此时，与数据线5(G2)和5(G4)相邻的数据线6(R2)和6(R4)连接到缓存器24-2和24-4。然后，由于它们的阻抗低，所以肯定不会牵扯到由耦合电容产生的电压变化。然而，由于与数据线5(G2)和5(G4)相邻的数据线6(B2)和6(B4)处于高阻抗状态，所以数据线6(B2)和6(B4)的电压值的变化了ΔVc。不考虑二次因素，与数据线6(B2)相邻的数据线5(R3)也处于高阻抗状态，因为受电压变化ΔVc带来的影响，数据线5(R3)的电压值的变化了ΔVc’。
在此，在假定该数据线之间的耦合电容是Cc，假定每条数据线的寄生电容是Cd以及假定在下一时间写入该相邻数据线的电压宽度是ΔVsig时，利用ΔVc＝ΔVsig×Cc/(Cd+Cc)表示变化量。为了使说明简洁，假定Cc∶Cd＝1∶99。在这种情况下，如果ΔVsig＝5V，则利用ΔVc＝50mV表示变化量。此外，在假定变化量ΔVc’是ΔVsig＝5V，ΔVc＝50mV时，它是其1/100。因此，它变成极小的值，例如，ΔVe’＝0.5mV。
接着，在时间T10，响应控制信号54A，时分开关44A关断。因此，数据线6(R2)和6(R4)与缓存器24-2和24-4断开，然后，保持对应于该显示数据的显示信号。在时间T9与T10之间的时段内，由于数据线5(G2)和5(G4)达到目标电压，所以数据线6(R2)和6(R4)不会受到来自数据线5(G2)和5(G4)的耦合电容的任何影响。因此，它们与缓存器24-2和24-4断开。
接着，在时间T11，复用器22-2和2-4选择显示数据DB2和DB4。此外，在时分开关45A导通时，控制信号56A使时分开关46A导通。缓存器24-2和24-4使用对应于该显示数据的显示信号，然后，再次驱动数据线6(B2)和6(B4)。在时间T1与T2之间的时段内，数据线6(B2)和6(B4)达到目标电压。然而，时间T9时相邻数据线5(G2)和5(G4)的耦合电容使该电压变化了ΔVc。然而，如果在时间T11重新驱动，则补偿该电压变化，因此，消除ΔVc。此时，在时间T9，与数据线6(B2)相邻的数据线5(B3)的变化为ΔVc’，如上所述。然而，在时间T11，驱动相邻数据线6(B2)时的耦合电容导致了数据线5(R3)的电压值变化-ΔVc’。因此，消除了时间T9时的电压变化ΔVc’。
接着，在时间T12，控制信号55A使时分开关45A关断。因此，数据线5(G2)和5(G4)与缓存器24-1和24-3断开，然后，保持对应于该显示数据的显示信号。
接着，在时间T13，控制信号56A使时分开关46A断开。因此，数据线6(B2)和6(B4)与缓存器24-2和24-4断开，而且保持对应于该显示数据的显示信号。
如上所述，在一个水平周期内，执行时间T1与T13之间的操作。
接着，将说明扫描线4。在时间T1之前和之后，扫描线驱动电路12激活第一扫描线4，以使连接到该第一扫描线4的像素7的TFT导通。然后，将送到数据线5和6的显示信号R、G和B写入像素7。然后，时间T13之后，去激活第一扫描线4，以使TFT关断。然后，在像素7中保持送到数据线5和6的显示信号R、B和G。时间T13之后直到去激活第一扫描线4的时段保留了直到像素7达到目标电压的时段。在该实施例中，对其间第一开关和第二开关分别连接到交替排列的数据线5和6的导通周期进行控制，以使它们互相重叠预定的时段。此外，对连接到一个缓存器的第一开关或者第二开关进行控制，以使其导通周期不互相重叠。此外，与首先驱动的数据线同时，或者在早于首先驱动的数据线的时间，对将被最后驱动的数据线进行驱动，然后，再次对其进行驱动。这样，由于对驱动该数据线进行控制，所以抑制了因为相邻数据线的耦合电容而产生的电压变化。因此，根据本发明的数据线驱动电路10A，可以抑制在显示设备100上产生的显示不均匀。
相反，在灰度级电压生成电路30内对每个R、G和B进行的γ补偿，在时间T1或者T2从B切换到R，在时间T4从R切换到G，在时间T6从G切换到B，在时间T8从B切换到R，在时间T10从R切换到G，以及在时间T12从G切换到B。每个R、G和B的电压差约为几十毫伏，且将时间T4与T6之间的时段内的数据线驱动到开关电压值。在该实施例中，以时分方式驱动每个相同颜色的数据线。因此，即使在一个电阻串电路中，也可以对每个R、G和B独立地进行γ补偿。
不仅因为相邻数据线的耦合电容产生的电压变化，而且因为TFT的漏电和时分开关组40A的漏电，从而导致显示不均匀。因此，对于每帧，优选改变写顺序。下面将参考图7说明将显示信号写入像素7的写顺序的一个例子。图7是示出从第一帧到第四帧，写入相邻扫描线4-1和4-2上的像素7的写顺序的原理图。每个像素7上的符号(例如，R1)是对应于写入像素7的显示信号的符号，而且像素7内的数字表示写顺序，而且+符号或者-符号表示写信号的极性。
如图7所示，在第一帧和第二帧中，对于每组数据线，以从图7所示左侧开始的顺序(在利用送到该数据线的显示信号的符号表示驱动顺序时，第一组中的顺序是R1、G1、B1、R2、G2和B2，而第二组中的顺序是R3、G3、B3、R4、G4和B4)，以时分方式，驱动连接到扫描线4-1的像素7。此外，在第三帧和第四帧上，对于每组数据线，以从图7所示右侧开始的顺序(同样，第一组中的顺序是B2、G2、R2、B1、G1和R1，而第二组中的顺序是B4、G4、R4、B3、G3和R3)驱动它们。在第一帧和第二帧中，对于每组数据线，以从图7所示右侧开始的顺序(同样，第一组中的顺序是B2、G2、R2、B1、G1和R1，而第二组中的顺序是B4、G4、R4、B3、G3和R3)，对连接到扫描线4-2的像素7进行驱动。此外，在第三帧和第四帧上，对于每组数据线，以从图7所示左侧开始的顺序(同样，第一组中的顺序是R1、G1、B1、R2、G2和B2，而第二组中的顺序是R3、G3、B3、R4、G4和B4)驱动它们。即，图5A至5K所示时间T1与T13之间的时段对应于以从左侧开始的顺序驱动它们的情况，而时间T14与T26之间的时段对应于在以从右侧开始的顺序驱动它们时的例子。
[第二实施例]
下面，将参考图3和图8至11，说明根据本发明第二实施例的具有数据线驱动电路10的显示设备。根据第二实施例的显示设备100包括与图3所示数据线驱动电路10相同的、用于在像素7上进行点反驱动的数据线驱动电路10B。点反驱动是在上、下、左、右方向与像素7相邻的极性不同的驱动方法。在点反驱动中，通常固定公共电极的电压。然后，数据线驱动电路10B反转该极性。在该实施例中，作为一个例子，描述一组中数据线的数量是3的情况。在此，一组中数据线的数量是奇数。因此，一个缓存器24驱动的数据线的数量是5或者4。应该注意，数据线的数量以及一个缓存器驱动的数据线的数量并不局限于此。如果互相独立地对RGB进行γ补偿，则一组中数据线的数量优选是9、15，直到6n+3(n是自然数)。
接着，图8是示出根据第二实施例的数据线驱动电路10B的配置的电路图。下面，将参考图8详细说明根据第二实施例的数据线驱动电路10B的配置。数据线驱动电路10B包括：数据锁存器21、复用器22、DAC_P 26、DAC_N 27、缓存器24、极性切换开关38和39、灰度级电压生成电路30n和30p，以及时分开关组40B。此外，其内可以设置未示出的移位寄存器、数据寄存器和帧存储器。来自信号处理电路11的控制信号对复用器22和时分开关组40B进行控制。
DAC_P 26连接到用于产生正灰度级电压V的灰度级电压生成电路30p，然后，将一个正灰度级电压输出到缓存器24。DAC_N 27连接到用于产生负灰度级电压V的灰度级电压生成电路30n，而且将该负灰度级电压输出到缓存器24。极性切换开关38和39设置在DAC_P 26和DAC_N 27与缓存器24之间，而且控制与缓存器24的电连接或者断开。控制极性切换开关38和39，以便根据极性切换信号POL(未示出)使其导通或者断开。在极性开关39关断时，极性开关38导通，因此，将DAC_P 26-1和26-2与缓存器24-1和24-4连接在一起，而将DAC_N 27-1和27-2与缓存器24-2和24-3连接在一起。在极性开关38关断时，极性切换开关39导通，因此，将DAC_N 27-1和27-2与缓存器24-1和24-4连接在一起，而将DAC_P 26-1和26-2与缓存器24-2和24-3连接在一起。缓存器24的输出端25通过时分开关组40B连接到数据线5和6。时分开关组40B包括时分开关41B至49B，而且它控制缓存器24与数据线5和6之间的电连接或者断开。
为了使说明简洁，假定根据该实施例的显示设备100包括10条数据线5和8条数据线6。应该注意，显示设备100中设置的数据线5和6的数量并不局限于此。当然，通常设置18条或者更多的数据线。数据线驱动电路10B的输出端60连接到数据线5和6。驱动器IC1通过输出端60将显示信号R、G和B输出到数据线5和6。应该注意，[R，G，B]分别相应于[红、绿、蓝]。下面，向其提供显示信号R、G和B的数据线5和6分别被称为数据线5(R，G，B)和数据线6(R，G，B)。例如，向其提供显示信号Rn的数据线被称为数据线5(Rn)。
在利用送到数据线的显示信号的符号表示设置在根据第二实施例的显示设备100上的数据线5和6的排列顺序时，它们在行方向上的连续排列顺序是(R1、G1、B1、R2、G2、B2、R3、G3、B3、R4、G4、B4、R5、G5、B5、R6、G6和B6)。在此，向其提供显示信号R1、G1、B1、R2、G2、B2、R3、G3和B3的数据线被称为第一组，而向其提供显示信号R4、G4、B4、R5、G5、B5、R6、G6和B6的数据线被称为第二组。在第二实施例中，交替排列同一组中的数据线5和6。因为该原因，将显示信号R1、B1、G2、R3、B3、G4、B4、G5、R6和B6送到(10条)数据线5，而将显示信号G1、R2、B2、G3、G4、R5、B5和G6送到(8条)数据线6。
根据第二实施例的数据线驱动电路10B包括：缓存器24-1和24-3，其输出端25-1和25-3分别连接到5条数据线5；以及缓存器24-2和24-4，其输出端25-2和25-4分别连接到4条数据线6。具体地说，缓存器24-1连接到数据线5(R1、B1、G2、R3和B3)，而缓存器24-3连接到数据线5(R4、B4、G5、R6和B6)。此外，缓存器24-2连接到数据线6(G1、R2、B2和G3)，而缓存器24-4连接到数据线6(G4、R5、B5和G6)。
参考图8，数据线驱动电路10B包括：数据锁存器21-1，用于将显示数据DR、DG和DB输出到第一组中的数据线5和6；以及数据锁存器21-2，用于将显示数据DR、DG和DB输出到第二组中的数据线5和6。此外，数据线驱动电路10B包括：复用器22-1，其连接到数据锁存器21-1，以选择数据锁存器21-1中的显示数据，并将它输出到DAC_P 26-1和DAC_N 27-1；以及复用器22-2，其连接到数据锁存器21-2，以选择数据锁存器21-2中的显示数据，并将它输出到DAC_P 26-2和DAC_N 27-2。此外，DAC_P 26-1和DAC_N 27-1通过极性切换开关38和39连接到缓存器24-1和缓存器24-2，而DAC_P 26-2和DAC_N 27-2通过极性切换开关38和39连接到缓存器24-3和缓存器24-4。应该注意，该描述是在假定缓存器24的数量是对应于数据线5和6的数量(18)的4的情况下进行的。然而，当然，可以根据数据线5和6的数量，增大或者减小该数量。此外，连接到一个缓存器24的数据线5和6的数量并不局限于此。
下面，将详细说明时分开关组40B。在缓存器24-1与数据线5(R1、B1、G2、R3和B3)之间分别设置用作第一开关的时分开关41B、43B、45B、47B和49B。此外，在缓存器24-2与数据线6(G1、R2、B2和G3)之间分别设置用作第二开关的时分开关42B、44B、46B和48B。同样，在缓存器24-3与数据线5(R4、B4、G5、R6和B6)之间分别设置用作第一开关的时分开关41B、43B、45B、47B和49B。此外，在缓存器24-4与数据线6(G4、R5、B5和G6)之间分别设置用作第二开关的时分开关42B、44B、46B和48B。在该实施例中，利用两个缓存器24驱动一组，且每个缓存器24以时分方式为每个n或者m(m＝n-1)驱动各数据线。利用信号处理电路11产生的(n+m)控制信号51B至59B分别控制连接到一组中的数据线的时分开关41B至49B。
接着，下面将参考图9A至9Q说明根据本发明的数据线驱动电路10B的数据线驱动操作。图9A至9Q是示出时分开关组40B和极性切换开关38和39在两个水平周期内的操作的时序图，以及示出了向其提供显示信号G3、B3、R4和G4的数据线5(G3)、6(B3)、5(R4)和6(G4)的信号电平。请注意，连续地排列数据线5(G3)、6(B3)、5(R4)和6(G4)，如图8所示。
数据锁存器21对显示数据DR、DG和DB进行锁存，在对应于水平同步信号Hsync的水平周期内，该显示数据DR、DG和DB保存在数据寄存器或者帧存储器内。
在第一帧的第一水平周期内的时间T0至T21之间，极性切换开关38导通，以及将DAC_P 26-1和26-2选择的电压分别送到缓存器24-1和24-4，而将DAC_N 27-1和27-2选择的电压分别送到缓存器24-2和24-3。此外，在时间T1之前和之后的时段内，激活第一扫描线4，连接到该扫描线的像素7的TFT导通，且将该显示信号分别写入像素7。在时间T20之后，关闭第一扫描线4，该TFT关断，因此，在像素7中分别保持此时的显示信号。同样，在第二帧的第二水平周期内的时间T22与T43之间，极性切换开关39导通，因此，将DAC_P 26-1和26-2选择的电压分别送到缓存器24-2和24-3，而将DAC_N 27-1和27-2选择的电压分别送到缓存器24-1和24-4。此外，在时间T23之前和之后的时段内，激活第二扫描线4，连接到该扫描线的像素7的TFT导通，然后，将该显示信号分别写入像素7。在时间T42之后，关闭第二扫描线4，该TFT关断，因此，在像素7中分别保持此时的显示信号。
首先，在时间T1，复用器22-1选择显示数据DB3，以送到DAC_P26-1。复用器22-2选择显示数据DB6，以送到DAC_N 27-2。此外，控制信号59B使时分开关49B导通，以及，缓存器24-1正性驱动数据线5(B3)，而缓存器24-3负性驱动数据线5(B6)。因此，驱动了初始排列在第一组与第二组之间的边界上的数据线5(B3)。
接着，在时间T2，控制信号59B使时分开关49B关断。因此，数据线5(B3)和5(B6)与缓存器24-1和24-3断开，并且保持对应于该显示数据的显示信号。通过TFT驱动连接到数据线5(B3)和5(B6)的各像素。然而，由于该TFT的电阻较高，所以不要求像素7达到目标电压。因此，时间T1与T2之间的时段可以是直到该数据线达到目标电压的时段。
接着，在时间T3，复用器22-1选择显示数据DR1，以送到DAC_P26-1。复用器22-2选择显示数据DR4，以送到DAC_N 27-2。此外，控制信号51B使时分开关41B导通，缓存器24-1正性驱动数据线5(R1)，而缓存器24-3负性驱动数据线5(R4)。此时，由于耦合电容，与数据线5(R4)相邻的数据线5(B3)被改变了ΔVc1(附加到ΔVc上的数字表示改变的次数)。将防止连接到一个缓存器的各时分开关之间的干扰的时间设置为时间T2与T3之间的时段。此外，在时分开关49B关断后，时分开关41B导通。
在时间T4，时分开关41B导通。此外，复用器22-1选择显示数据DG1，以送到DAC_N 27-1。复用器22-2选择显示数据DG4，以送到DAC_P 26-2。此外，控制信号52B使时分开关42B导通，缓存器24-2负性驱动数据线6(G1)，而缓存器24-4正性驱动数据线6(G4)。此时，与数据线6(G1)和6(G4)相邻的数据线5(R1)和5(R4)连接到该缓存器，而且它们的阻抗较低。因此，绝对不会涉及由于耦合电容而导致的电压变化。
接着，在时间T5，控制信号51B使时分开关41B断开。因此，数据线5(R1)和5(R4)与缓存器24-1和24-3断开，并且保持对应于该显示数据的显示信号。在时间T4与T5之间的时段内，数据线6(G1)和6(G4)达到目标电压。因此，数据线5(R1)和5(R4)不会受到与相邻数据线6(G1)和6(G4)的耦合电容的影响。因此，它们与缓存器24-1和24-3断开。
在时间T6，时分开关42B导通。此外，复用器22-1释放选择的显示数据DR1，而新选择显示数据DB1，以送到DAC_P 26-1。复用器22-2释放选择的显示数据DR4，而新选择显示数据DB4，以送到DAC_N 27-2。此外，控制信号53B使时分开关43B导通，缓存器24-1正性驱动数据线5(B1)，而缓存器24-3负性驱动数据线5(B4)。防止连接到一个缓存器的各时分开关之间的干扰的时间被设置为时间T5与T6之间的时段。此外，在时分开关41B关断后，时分开关43B导通。
接着，在时间T7，控制信号52B使时分开关42B关断。因此，数据线6(G1)和6(G4)与缓存器24-2和24-4断开，并保持对应于该显示数据的显示信号。在时间T6与T7之间的时段内，数据线5(B1)和5(B4)达到目标电压。因此，数据线6(G1)和6(G4)不会受到与数据线5(B1)和5(B4)的耦合电容的影响，然后，它们与缓存器24-2和24-4断开。此后，在时间T8与T15之间，重复和时间T3与T7之间的操作相同的操作。因此，省略了它们的说明。
在时间T16，时分开关47B导通。此外，复用器22-1释放选择的显示数据DB2，而重新选择显示数据DG3，以送到DAC_N 27-1。复用器22-2释放选择的显示数据DB5，而重新选择显示数据DG6，以送到DAC_P 26-2。此外，控制信号48B使时分开关48B导通，缓存器24-2负性驱动数据线6(G3)，而缓存器24-4正性驱动数据线6(G6)。此时，与数据线6(G3)和6(G6)相邻的数据线5(B3)和5(B6)受该耦合电容的影响。数据线5(B3)和5(B6)的极性与相邻数据线6(G3)和6(G6)的极性不同。因此，该电压在同一方向两次被改变了ΔVc2(附加在ΔVc上的数字表示改变次数)。
接着，在时间T17，控制信号57B使时分开关47B关断。因此，数据线5(R3)和5(R6)与缓存器24-1和24-3断开，且保持对应于该显示数据的显示信号。在时间T16与T17之间的时段内，数据线6(G3)和6(G6)达到目标电压。因此，由于数据线5(R3)和5(R6)不会受到与数据线6(G3)和6(G6)的耦合电容的影响，所以，它们与缓存器24-1和24-3断开。
接着，在时间T18，控制信号59B使时分开关49B导通。缓存器24-1和24-3再次驱动数据线5(B3)和5(B6)。尽管在时间T1与T2之间的时段内，数据线5(B3)达到目标电压，但是因为相邻数据线6(G3)和6(R4)的耦合电容，在时间T16时该电压被改变ΔVc2。然而，由于显示信号B3和B6再次驱动数据线5(B3)，所以该电压变化被补偿。此外，数据线5(B6)与此相似。在时间T18与T19之间的时段内，利用ΔVc2补偿地驱动数据线5(B3)。然而，数据线6(R4)受到数据线5(B3)的耦合电容的影响，且受到ΔVc2’的影响。然而，该ΔVc2’约为ΔVc2的1/100，即，约为1mV，其处于不影响图像质量的水平。
接着，在时间T19，控制信号58B使时分开关48B关断。因此，数据线6(G3)和6(G6)与缓存器24-2和24-4断开，且保持对应于该显示数据的显示信号。
接着，在时间T20，控制信号59B使时分开关49B关断。因此，数据线5(B3)和5(B6)与缓存器24-1和24-3断开，且保持对应于该显示数据的显示信号。
如上所述，在一个水平周期内执行时间T0与T21之间的操作。此外，在描述扫描线4时，在时间T1之前和之后，扫描线驱动电路12激活第一扫描线4，连接到该第一扫描线4的TFT导通，然后，将送到数据线5和6的显示信号R、G和B写入像素7。然后，在时间T20之后，关闭第一扫描线4，该TFT关断，且在像素7上保持送到数据线5和6的显示信号R、G和B。时间T20之后直到关闭扫描线4的时段保留了像素7达到目标电压时的时段。在时间T22和T43之间，在第一帧的第二扫描线上，极性切换开关39导通，且将DAC_P 26-1和26-2选择的灰度级电压分别送到缓存器24-2和24-3，以及将DAC_N 27-1和27-2选择的灰度级电压分别送到缓存器24-1和24-4。此后，时间T23与T42之间部分的操作与时间T1与T20之间部分的操作相似。
关于极性切换开关38、39，在第二帧的第一扫描线上，极性切换开关39导通，而在第二帧的第二扫描线上，极性切换开关38导通。关于极性切换开关，对第三帧和第三帧之后的帧重复对第一帧和第二帧执行的操作。
如上所述，在根据本发明的数据线驱动电路10B中，由于数据线(数据线6(G3)和数据线5(R4))的耦合电容，与不同组相邻的数据线的电压(在此为第一组中的数据线5(B3))被两次显著地改变了，该数据线5和6在左侧和右侧与上述数据线相邻。然而，由于在该电压变化之后再次驱动数据线5(B3)，所以消除了该电压变化。此外，在除了与不同组相邻的数据线(在此为数据线5(R4))之外的数据线中，不存耦合电容导致的电压变化。与不同组相邻的数据线受被驱动的数据线与相邻的不同组中的数据线(数据线5(B3))的耦合电容的影响，且在最糟糕情况下，它从目标电压值变化约1mV。然而，其变化量处于不产生显示不均匀的水平内。此外，该显示设备上显示颜色G(绿色)的敏感性高于显示R(红色)和B(蓝色)的敏感性。因此，在数据线驱动电路10B中，首先，最好不利用显示信号G驱动该数据线，而优选利用不同颜色的显示信号驱动该数据线。
在点反驱动中，同时将正显示信号和负显示信号送到不同的数据线。因此，提供了正灰度级电压生成电路30p和负灰度级电压生成电路30n。即使在该实施例中，也与第一实施例相同，如果一组中的数据线的数量是3的倍数，则灰度级电压生成电路30p和30n可以分别独立地对每个R、G和B执行γ补偿。
不仅相邻数据线的耦合电容产生的电压变化会导致显示不均匀，而且TFT的漏电和时分开关组40B的漏电也会导致显示不均匀。因此，对于每帧，优选改变写顺序。下面，将参考图10说明将显示信号写入像素7的写顺序的一个例子。图10是示出从第一帧到第四帧，相邻扫描线4-1和4-2上的写入像素7的写顺序的原理图。每个像素7上的符号(例如，R1)是对应于写入像素7的显示信号的符号，而像素7内的数字表示写顺序，而且+或者-符号表示写信号的极性。
例如，在图10所示的第一扫描线上，在第一帧和第二帧中，以从左侧开始的顺序驱动它们，而在第三帧和第四帧中，以从右侧开始的顺序驱动它们。在第二扫描线上，在第一帧和第二帧中，以从右侧开始的顺序驱动它们，而在第三帧和第四帧中，以从左侧开始的顺序驱动它们。
如图10所示，在第一帧和第二帧中，对于每组数据线，以从图10左侧开始的顺序(在利用送到数据线的显示信号的符号表示驱动顺序时，在第一组中，顺序为R1、G1、B1、R2、G2、B2、R3、G3和B3，而在第二组中，顺序为R4、G4、B4、R5、G5、B5、R6、G6和B6)，以时分方式对连接到扫描线4-1的像素7进行驱动。此外，在第三帧和第四帧上，对于每组数据线，以从图10右侧开始的顺序(同样，第一组中的顺序是B3、G3、R3、B2、G2、R2、B1、G1和R1，而第二组中的顺序是B6、G6、R6、B5、G5、R5、B4、G4和R4)来驱动它们。在第一帧和第二帧上，对于每组数据线，以从图10右侧开始的顺序(同样，第一组中的顺序是B3、G3、R3、B2、G2、R2、B1、G1和R1，而第二组中的顺序是B6、G6、R6、B5、G5、R5、B4、G4和R4)，驱动连接到扫描线4-2的像素7。此外，在第三帧和第四帧上，对于每组数据线，以从图10左侧开始的顺序(同样，第一组中的顺序是R1、G1、B1、R2、G2、B2、R3、G3和B3，而第二组中的顺序是R4、G4、B4、R5、G5、B5、R6、G6和B6)来驱动它们。即，图9A至9Q所示的时间T0与T21之间的时段对应于以从左侧开始的顺序对其进行驱动的情况，而时间T22与T42之间的时段对应于从右侧开始的顺序对其进行驱动时的例子。
此外，在假定第一扫描线上的数据线5(R1)上的像素7，例如，“第一帧的极性和顺序”，“第二帧的极性和顺序”，“第三帧的极性和顺序”以及“第四帧的极性和顺序”时，以图10所示的顺序(+1，-1，+9，-9)来驱动它们。然而，可以以顺序(+1，-9，+9，-1)来驱动它们。其他像素7也同样。
利用一组中的数据线的数量为6且以线反方式驱动像素7的例子，描述了第一实施例。此外，利用一组中的数据线的数量为9且以点反方式驱动像素7的例子描述了第二实施例，在所述点反方式中，极性在上、下、左、右方向的四个方向上不同。然而，可以以将第一实施例和第二实施例组合在一起的方式对其进行驱动，而且如图11所示，一组中的数据线的数量是6，而且各组之间的像素仅在3个方向上极性不同。
[第三实施例]
下面，将参考图3和图12、图13A至13G以及图14说明根据本发明第三实施例的数据线驱动电路10。根据第三实施例的显示设备100包括与图3所示数据线驱动电路10相同、用于在像素7上进行点反驱动的数据线驱动电路10C。点反驱动是在上、下、左、右方向彼此邻近的像素7的极性不同的驱动方法。在点反驱动中，通常固定公共电极的电压。然后，数据线驱动电路10C反转该极性。在该实施例中，作为一个例子，描述一组中数据线的数量是6的情况。
图12是示出根据第三实施例的数据线驱动电路10C的配置的电路图。下面，将参考图12详细说明根据第三实施例的数据线驱动电路10C的配置。数据线驱动电路10C包括：数据锁存器21、复用器22、DAC_P26、DAC_N 27、缓存器24、极性切换开关38和39、灰度级电压生成电路30n和30p以及时分开关组40C。此外，其内可以设置未示出的移位寄存器、数据寄存器和帧存储器。响应来自信号处理电路11的控制信号，控制复用器22和时分开关组40C。
DAC_P 26连接到用于产生正灰度级电压V的灰度级电压生成电路30p，而且将正显示信号输出到缓存器24。DAC_N 27连接到用于产生负灰度级电压V的灰度级电压生成电路30n，而且将该负显示信号输出到缓存器24。极性切换开关38和39设置在DAC_P 26和DAC_N27与缓存器24之间，而且控制与缓存器24的电连接或者断开。控制极性切换开关38和39，以便根据极性切换信号POL(未示出)导通或者关断。在极性开关39关断时，极性开关38导通，因此，将DAC_P 26与缓存器24连接在一起。在极性开关38关断时，极性切换开关39导通，因此，将DAC_N 27与缓存器24连接在一起。缓存器24的输出端25通过时分开关组40C连接到数据线5和6。时分开关组40C包括时分开关41B至49C，而且它控制缓存器24与数据线5和6之间的连接。
在此，数据线5和数据线6是多条交替排列的数据线。为了使说明简洁，假定根据该实施例的显示设备100总共具有由6条数据线5和6条数据线6构成的12条数据线。应该注意，显示设备100上设置的数据线5和6的数量并不局限于此。当然，通常设置12条或者更多的数据线。数据线驱动电路10C的输出端60连接到数据线5和6，因此，驱动器IC1通过输出端60将显示信号R、G和B输出到数据线5和6。应该注意，[R，G，B]分别表示[红、绿、蓝]。下面将显示信号R、G和B送到其的数据线5和6分别称为数据线5(R，G，B)、数据线6(R，G，B)。例如，将显示信号Rn送到其的数据线称为数据线5(Rn)。
在利用送到该数据线的显示信号的符号表示设置在根据第三实施例的显示设备100上的数据线5和6的排列顺序时，它们在行方向上的连续排列顺序是(R1、G1、B1、R2、G2、B2、R3、G3、B3、R4、G4和B4)。由于交替排列数据线5和数据线6，所以将显示信号R1、B1、G2、R3、B3和G4送到数据线5，而将显示信号G1、R2、B2、G3、R4和B4送到数据线6。
根据该实施例的数据线驱动电路10C包括：缓存器24-1和24-3，其输出端25-1和25-3分别连接到3条数据线5；以及缓存器24-2和24-4，其输出端25-2和25-4分别连接到3条数据线。具体地说，缓存器24-1与数据线5(R1、B1和G2)电连接或者断开，而缓存器24-3与数据线5(R3、B3和G4)电连接或者断开。此外，缓存器24-2与数据线6(G1、R2和B2)电连接或者断开，而缓存器24-4与数据线6(G3、R3和B4)电连接或者断开。
参考图12，数据线驱动电路10C包括：数据锁存器21-1，用于将显示数据DR、DG和DB输出到第一组中的数据线5和6；以及数据锁存器21-2，用于将显示数据DR、DG和DB输出到第二组中的数据线5和6。此外，数据线驱动电路10C包括：复用器22-1，连接到数据锁存器21-1，用于选择数据锁存器21-1中的显示数据，然后，将它输出到DAC_P 26-1和DAC_N 27-1；以及复用器22-2，连接到数据锁存器21-2，用于选择数据锁存器21-2中的显示数据，然后，将它输出到DAC_P 26-2和DAC_N 27-2。此外，DAC_P 26-1和DAC_N27-1通过极性切换开关38和39连接到缓存器24-1和缓存器24-2，而DAC_P 26-2和DAC_N 27-2通过极性切换开关38和39连接到缓存器24-3和24-4。在此，该描述是在假定缓存器24的数量是对应于数据线5和6的数量(12)的4的情况下进行的。然而，当然，可以根据数据线5和6的数量，增大或者减小该数量。此外，在连接到一个缓存器24的数据线5和6的数量是3的倍数时，它们并不局限于3。
下面，将详细说明时分开关组40C。在缓存器24-1与数据线5(R1、B1和G2)之间分别设置用作第一开关的时分开关41C、43C和45C。此外，在缓存器24-2与数据线6(G1、R2和B2)之间分别设置用作第二开关的时分开关42C、44C和46C。同样，在缓存器24-3与数据线5(R3、B3和G4)之间分别设置用作第二开关的时分开关46C、44C和42C。此外，在缓存器24-4与数据线6(G3、R4和B4)之间分别设置用作第一开关的时分开关45C、43C和41C。响应信号处理电路11产生的控制信号51C至56C分别控制时分开关41C至46C。在此，将显示信号R1、G1、B1、R2、G2和B2送到其的数据线称为第一组，而将显示信号R3、G3、B3、R4、G4和B4送到其的数据线称为第二组。对于根据传统技术的1/n时分驱动系统，利用n个控制信号，控制时分开关。然而，在本实施例中，利用两个缓存器24驱动一个数据线组，每个缓存器24分别以时分方式驱动n条数据线，响应(n+n)个控制信号，控制连接到一组的时分开关。例如，利用6个控制信号51C至56C，控制连接到第一组(或者第二组)中的数据线的时分开关41C至46C。
下面，将参考图13A至13G说明根据本发明的数据线驱动电路10C的数据线驱动操作。图13A至13Q是示出时分开关组40C和极性切换开关38和39在两个水平周期内的操作的时序图。
数据锁存器21锁存在基于水平同步信号Hsync的水平周期内，保存在数据寄存器或者帧存储器内的显示数据DR、DG和DB。
在第一帧的第一水平周期内，极性切换开关38导通，因此，将DAC_P 26-1和26-2选择的电压分别送到缓存器24-1和24-3，而将DAC_N 27-1和27-2选择的电压分别送到缓存器24-2和24-4。此外，在该第一水平周期内，激活第一扫描线4，连接到该扫描线的像素7的TFT导通，因此，将该显示信号分别写入像素7。在该第一水平周期刚结束后，该TFT关断，因此，像素7分别保持此时的显示信号。同样，在第二帧的第二水平周期内，极性切换开关39导通，因此，将DAC_P 26-1和26-2选择的电压分别送到缓存器24-2和24-4，而将DAC_N 27-1和27-2选择的电压分别送到缓存器24-1和24-3。此外，在第二水平周期内，激活第二扫描线4，连接到该扫描线的像素7的TFT导通，然后，将该显示信号分别写入像素7。在该第二水平周期刚结束后，该TFT关断，因此，在像素7上分别保持此时的显示信号。
首先，在时间T1，复用器22-1选择显示数据DR1，以送到DAC_P26-1。复用器22-2选择显示数据DB4，以送到DAC_N 27-2。此外，控制信号51C使时分开关41C导通，然后，缓存器24-1正性驱动数据线5(R1)，而缓存器24-4负性驱动数据线6(B4)。
接着，在时间T2，时分开关41A导通。此外，复用器22-1选择显示数据DG1，以送到DAC_N 27-1。复用器22-2选择显示数据DG4，以送到DAC_P 26-2。此外，控制信号52C使时分开关42C导通，缓存器24-2负性驱动数据线6(G1)，而缓存器24-3正性驱动数据线5(G4)。此时，与数据线6(G1)和5(G4)相邻的数据线5(R1)和6(B4)连接到缓存器，而且它们的阻抗低。因此，没有耦合电容产生的电压变化。
接着，在时间T3，控制信号51C使时分开关41C关断。因此，数据线5(R1)和6(R4)与缓存器24-1和24-3断开，且保持对应于该显示数据的显示信号。在时间T2与T3之间的时段内，数据线6(G1)和5(G4)达到目标电压。因此，数据线5(R1)和6(B4)不会受到与相邻数据线6(G1)和5(G4)的耦合电容的影响，因此，它们与缓存器24-1和24-4断开。
在时间T4，时分开关42C导通。此外，复用器22-1释放选择的显示数据DR1，而重新选择显示数据DB1，以送到DAC_P 26-1。复用器22-2释放选择的显示数据DB4，而重新选择显示数据DR4，以送到DAC_N 27-2。此外，控制信号53C使时分开关43C导通，缓存器24-1正性驱动数据线5(B1)，而缓存器24-4负性驱动数据线6(R4)。防止连接到一个缓存器的各时分开关之间发生干扰的时间设置为时间T3与T4之间的时段。此外，在时分开关41B关断后，时分开关43C导通。
接着，在时间T5，控制信号52C使时分开关42C关断。因此，数据线6(G1)和5(G4)与缓存器24-2和24-3断开，且保持对应于该显示数据的显示信号。在时间T4与T5之间的时段内，数据线5(B1)和6(R4)达到目标电压。因此，数据线6(G1)和5(G4)不会受到与数据线5(B1)和6(R4)的耦合电容的影响，然后，它们与缓存器24-2和24-4断开。此后，在时间T6与T12之间，重复和时间T1与T5之间的操作相同的操作。因此，省略说明它们。
在此，在时间T10，在时分开关46C导通时，将显示信号B2和R3同时送到相邻数据线6(B2)和数据线5(R3)。此外，在时间T12，在时分开关46C关断时，使数据线6(B2)与缓存器24-2以及数据线5(R3)与缓存器24-3同时断开。因此，以目标电压值驱动相邻数据线6(B2)和数据线5(R3)，而不受互相之间的耦合电容的影响。
如上所述，在一个水平周期内执行时间T1与T12之间的操作。此外，将说明扫描线4。在时间T11之前和之后，扫描线驱动电路12激活预定扫描线4，因此，连接到该扫描线4的TFT导通，然后，将送到数据线5和6的显示信号R、G和B写入像素7。然后，时间T12之后，关闭该扫描线4，该TFT关断，因此，在像素7上保持送到数据线5和6的显示信号R、B和G。时间T12之后关闭该扫描线4之前的时段保留像素7达到目标电压时的时段。在时间T13与T24之间，在第一帧的第二扫描线上，极性切换开关39导通，因此，将DAC_P 26-1和26-2选择的灰度级电压分别送到缓存器24-2和24-4，而将DAC_N 27-1和27-2选择的灰度级电压分别送到缓存器24-1和24-3。此后，时间T13与T24之间的时段与时间T1与T12之间的时段相同，如上所述。然后，顺序驱动从数据线6(B2)和5(R3)到数据线5(R1)和6(B4)之间的部分。
关于极性切换开关38和39，通过第二帧的第一扫描线，极性切换开关39导通，而通过第二帧的第二扫描线，极性切换开关38导通。关于极性切换开关，对第三帧和第三帧之后的帧重复第一帧与第二帧之间的操作。
不仅相邻数据线的耦合电容产生的电压变化导致显示不均匀，而且TFT的漏电和时分开关组40C的漏电导致显示不均匀。因此，对于每帧，优选改变写顺序。下面，将参考图14说明将显示信号写入像素7的写顺序的一个例子。图14是示出从第一帧到第四帧，相邻扫描线4-1和4-2上的像素7的写顺序的原理图。每个像素7上的符号(例如，R1)是对应于写入像素7的显示信号的符号，而像素7内的数字表示写顺序，而且+或者-符号表示写信号的极性。例如，在图14所示的第一扫描线上，在第一帧和第二帧上，以从左侧开始的顺序驱动第一组，而以从右侧开始的顺序驱动第二组。在第三帧和第四帧上，以从左侧开始的顺序驱动第一组，而以从左侧开始的顺序驱动第二组。在第二扫描线上，在第一帧和第二帧上，以从右侧开始的顺序驱动第一组，而以从左侧开始的顺序驱动第二组。在第三帧和第四帧上，以从左侧开始的顺序驱动第一组，而以从右侧开始的顺序驱动第二组。
即，如图14所示，对于连接到扫描线4-1的像素7，在第一帧和第二帧上，在利用送到数据线的显示信号的符号表示驱动顺序时，以从R1、G1、B1、R2、G2、B2开始的顺序驱动第一组，而以B4、G4、R4、B3、G3和R3的顺序驱动第二组。此外，在第三帧和第四帧中，同样，以B2、G2、R2、B1、G1、R1的顺序驱动第一组，而以R3、G3、B3、B4、G4和R4的顺序驱动第二组。在第一帧和第二帧上，对于连接到扫描线4-2的像素7，同样，以从B2、G2、R2、B1、G1和R1开始的顺序驱动第一组，而以B3、G3、R3、B4、G4和R4的顺序驱动第二组。此外，在第三帧和第四帧上，以R1、G1、B1、R2、G2、B2、R3、G3和B3的顺序驱动第一组，而以R4、G4、B4、B3、G3和R3的顺序驱动第二组。
此外，在假定第一扫描线上的数据线5(R1)上的像素7，例如，“第一帧的极性和顺序”，“第二帧的极性和顺序”，“第三帧的极性和顺序”以及“第四帧的极性和顺序”时，以图14所示顺序(+1，-1，+9，-9)驱动它们。然而，可以以顺序(+1，-6，+6，-1)驱动它们。其他像素7也同样。
如上所述，根据基于本发明的数据线驱动电路10，正确控制该数据线的驱动时间，这样可以抑制各条数据线之间的耦合电容。因此，为了抑制该耦合电容，不需要加大各条数据线之间的布线间隔，这样可以减小电路面积。此外，连接到该数据线的时分开关用于选择性地驱动数据线。因此，即使对于至少两种颜色，也分别进行γ补偿，不需要在灰度级电压生成电路内分别为每种颜色设置灰度级电压生成电路。因此，尽管减小了芯片面积，但是仍可以改善显示设备100的显示不规则显性。
如上所述，详细说明了本发明实施例。然而，具体配置并不局限于上述实施例。在不脱离本发明实质范围的情况下所做的修改属于本发明。
尽管上面结合本发明的几个优选实施例对本发明进行了描述，但是本技术领域内的技术人员明白，仅为了说明本发明设计了这些实施例，而不应该根据这些实施例而以限制性意义理解所附权利要求。

Claims (26)

1.一种数据线驱动电路，包括：
第一缓存器电路，被配置为驱动数据线；
第二缓存器电路，被配置为驱动数据线；
其中以数据线为单位，将n条第一数据线和m条第二数据线交替排列成组，其中，n是大于1的自然数，m是大于1的自然数；
第一开关电路，被配置成：在第一导通周期内，选择所述n条第一数据线之一，并使所选择的第一数据线与所述第一缓存器电路连接；以及
第二开关电路，被配置成：在第二导通周期内，选择与所选择的第一数据线相邻的所述m条第二数据线中的一条，并使所选择的第二数据线与所述第二缓存器电路连接；
其中，作为所述组的第一组中的第一条受驱动数据线与第二组中的第(n+m)条受驱动数据线相邻。
2.根据权利要求1所述的数据线驱动电路，其中所述第一开关电路包括n个开关，设置该n个开关，以响应n个切换控制信号，将所述n条第一数据线分别连接到所述第一缓存器电路；
其中所述第二开关电路包括m个开关，设置该m个开关，以响应m个切换控制信号，将所述m条第二数据线分别连接到所述第二缓存器电路；
其中以预定顺序驱动所述组的所述n条第一数据线和所述m条第二数据线；以及
其中在第一时段驱动所述组的第一条受驱动数据线，而在第一时段和第(n+m)时段，驱动所述组的第(n+m)条受驱动数据线。
3.根据权利要求2所述的数据线驱动电路，其中在所述第一时段内，在所述第一条受驱动数据线之前的时刻，驱动所述组的第(n+m)条受驱动数据线。
4.根据权利要求1至3之任一所述的数据线驱动电路，其中n+m是3的倍数，以及
在所述第一导通周期和第二导通周期重叠的导通周期内，所述第一和第二缓存器电路将对应于不同颜色的显示信号输出到所选择的第一和第二数据线。
5.一种数据线驱动电路，包括：
第一缓存器电路，被配置为驱动数据线；
第二缓存器电路，被配置为驱动数据线；
其中以数据线为单位，将n条第一数据线和m条第二数据线交替排列成组，其中，n是大于1的自然数，m是大于1的自然数；
第一开关电路，被配置成：在第一导通周期内，选择所述n条第一数据线之一，并使所选择的第一数据线与所述第一缓存器电路连接；以及
第二开关电路，被配置成：在第二导通周期内，选择与所选择的第一数据线相邻的所述m条第二数据线中的一条，并使所选择的第二数据线与所述第二缓存器电路连接；
其中第一组中的第(n+m)条受驱动数据线与第二组中的第(n+m)条受驱动数据线相邻；以及
其中对应于送到所述第一组中的所述第(n+m)条受驱动数据线的显示信号的颜色与对应于送到所述第二组中的所述第(n+m)条受驱动数据线的显示信号的颜色不相同。
6.根据权利要求5所述的数据线驱动电路，其中所述第一开关电路包括n个开关，设置该n个开关，以响应n个切换控制信号，将所述n条第一数据线分别连接到所述第一缓存器电路；以及
其中所述第二开关电路包括m个开关，设置该m个开关，以响应m个切换控制信号，将所述m条第二数据线分别连接到所述第二缓存器电路；
其中以预定顺序驱动所述组的所述n条第一数据线和所述m条第二数据线；以及
其中在第一时段驱动所述组的第一条受驱动数据线，而在第一时段和第(n+m)时段，驱动所述组的第(n+m)条受驱动数据线。
7.根据权利要求6所述的数据线驱动电路，其中在所述第一时段内，在所述第一条受驱动数据线之前的时刻，驱动所述组的第(n+m)条受驱动数据线。
8.根据权利要求5-7中任何一项所述的数据线驱动电路，其中n+m是3的倍数，以及在所述第一导通周期和第二导通周期重叠的导通周期内，所述第一和第二缓存器电路将对应于不同颜色的显示信号输出到所选择的第一和第二数据线。
9.一种数据线驱动方法，包括：
利用第一开关之一，将n条第一数据线中选定的一条和第一缓存器电路连接在一起，其中，n是大于1的自然数；
利用第二开关之一，将与所选择的第一数据线相邻的m条第二数据线中选定的一条和第二缓存器电路连接在一起；
其中以数据线为单位，将所述n条第一数据线和所述m条第二数据线交替排列成组；
由所述第一缓存器电路驱动所选择的第一数据线；以及
由所述第二缓存器电路驱动所选择的第二数据线；
其中第一组中的所述第一条受驱动数据线与第二组中的所述第(n+m)条受驱动数据线相邻。
10.根据权利要求9所述的数据线驱动方法，其中所述第一导通周期和所述第二导通周期彼此部分重叠。
11.根据权利要求9所述的数据线驱动方法，其中在从第一导通周期到第(n+m)导通周期的时段内，以预定顺序驱动所述组中的所述n条第一数据线和所述m条第二数据线，作为第一条受驱动数据线至第(n+m)条受驱动数据线。
12.根据权利要求9至11之任一所述的数据线驱动方法，其中n+m是3的倍数，而且
在所述第一导通周期和第二导通周期之间重叠的导通周期内，所述第一和第二缓存器电路将对应于不同颜色的显示信号输出到所选择的第一和第二数据线。
13.一种数据线驱动方法，包括：
利用第一开关之一，将n条第一数据线中选定的一条和第一缓存器电路连接在一起，其中，n是大于1的自然数；
利用第二开关之一，将与所选择的第一数据线相邻的m条第二数据线中选定的一条和第二缓存器电路连接在一起；
其中以数据线为单位，将所述n条第一数据线和所述m条第二数据线交替排列成组；
由所述第一缓存器电路驱动所选择的第一数据线；以及
由所述第二缓存器电路驱动所选择的第二数据线；
其中对应于送到所述第一组中的所述第(n+m)条受驱动数据线的显示信号的颜色与对应于送到所述第二组中的所述第(n+m)条受驱动数据线的显示信号的颜色不同。
14.根据权利要求13所述的数据线驱动方法，其中所述第一导通周期和所述第二导通周期彼此部分重叠。
15.根据权利要求13所述的数据线驱动方法，其中在从第一导通周期到第(n+m)导通周期的时段内，以预定顺序驱动所述组中的所述n条第一数据线和所述m条第二数据线，作为第一条受驱动数据线至第(n+m)条受驱动数据线。
16.根据权利要求13到15中任一项所述的数据线驱动方法，其中n+m是3的倍数，而且
在所述第一导通周期和第二导通周期之间重叠的导通周期内，所述第一和第二缓存器电路将对应于不同颜色的显示信号输出到所选择的第一和第二数据线。
17.一种显示设备，包括：
显示板，包括：在显示区内，以数据线为单位交替排列成组的n条第一数据线和m条第二数据线，其中，n是大于1的自然数，m是大于1的自然数；以及
数据线驱动电路，被配置为：驱动所述n条第一数据线和所述m条第二数据线的所述组；
其中所述数据线驱动电路包括：
第一缓存器电路，被配置为驱动数据线；
第二缓存器电路，被配置为驱动数据线；
第一开关电路，被配置为：在第一导通周期内，选择所述n条第一数据线之一，并使所选择的第一数据线与所述第一缓存器电路连接在一起；以及
第二开关电路，被配置为：在第二导通周期内，选择与所选择的第一数据线相邻的所述m条第二数据线中的一条，并使所选择的第二数据线与所述第二缓存器电路连接在一起；
其中多个所述组中第一组中的第一条受驱动数据线与所述多个组中第二组中的第(n+m)条受驱动数据线相邻。
18.根据权利要求17所述的显示设备，其中所述第一开关电路包括n个开关，设置该n个开关，以响应n个切换控制信号，将所述n条第一数据线分别连接到所述第一缓存器电路，以及
其中所述第二开关电路包括m个开关，设置该m个开关，以响应m个切换控制信号，将所述m条第二数据线分别连接到所述第二缓存器电路。
19.根据权利要求17所述的显示设备，其中以预定顺序驱动所述组的所述n条第一数据线和所述m条第二数据线，作为第一条受驱动数据线至第(n+m)受驱动数据线。
20.根据权利要求19所述的显示设备，其中在第一时段，驱动所述组的所述第一条受驱动数据线，而在第一时段和第(n+m)时段，驱动所述组的第(n+m)条受驱动数据线。
21.根据权利要求20所述的显示设备，其中在所述第一时段内，在所述第一条受驱动数据线之前的时刻，驱动所述组的第(n+m)条受驱动数据线。
22.一种显示设备，包括：
显示板，包括：在显示区内，以数据线为单位交替排列成组的n条第一数据线和m条第二数据线，其中，n是大于1的自然数，m是大于1的自然数；以及
数据线驱动电路，被配置为：驱动所述n条第一数据线和所述m条第二数据线的所述组；
其中所述数据线驱动电路包括：
第一缓存器电路，被配置为驱动数据线；
第二缓存器电路，被配置为驱动数据线；
第一开关电路，被配置为：在第一导通周期内，选择所述n条第一数据线之一，并使所选择的第一数据线与所述第一缓存器电路连接在一起；以及
第二开关电路，被配置为：在第二导通周期内，选择与所选择的第一数据线相邻的所述m条第二数据线中的一条，并使所选择的第二数据线与所述第二缓存器电路连接在一起；
其中对应于送到多个所述组中第一组中的所述第(n+m)条受驱动数据线的显示信号的颜色与对应于送到所述多个组中第二组中的所述第(n+m)条受驱动数据线的显示信号的颜色不相同。
23.根据权利要求22所述的显示设备，其中所述第一开关电路包括n个开关，设置该n个开关，以响应n个切换控制信号，将所述n条第一数据线分别连接到所述第一缓存器电路，以及
其中所述第二开关电路包括m个开关，设置该m个开关，以响应m个切换控制信号，将所述m条第二数据线分别连接到所述第二缓存器电路。
24.根据权利要求22所述的显示设备，其中以预定顺序驱动所述组的所述n条第一数据线和所述m条第二数据线，作为第一条受驱动数据线至第(n+m)条受驱动数据线。
25.根据权利要求24所述的显示设备，其中在第一时段，驱动所述组的所述第一条受驱动数据线，而在第一时段和第(n+m)时段，驱动所述组的第(n+m)条受驱动数据线。
26.根据权利要求25所述的显示设备，其中在所述第一时段内，在所述第一条受驱动数据线之前的时刻，驱动所述组的第(n+m)条受驱动数据线。
CN2007101041723A 2006-05-19 2007-05-21 采用数据线驱动电路和数据线驱动方法的显示设备 Expired - Fee Related CN101075417B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006140642 2006-05-19
JP2006140642A JP2007310234A (ja) 2006-05-19 2006-05-19 データ線駆動回路、表示装置、及びデータ線駆動方法
JP2006-140642 2006-05-19

Publications (2)

Publication Number Publication Date
CN101075417A CN101075417A (zh) 2007-11-21
CN101075417B true CN101075417B (zh) 2012-01-04

Family

ID=38711518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101041723A Expired - Fee Related CN101075417B (zh) 2006-05-19 2007-05-21 采用数据线驱动电路和数据线驱动方法的显示设备

Country Status (3)

Country Link
US (1) US7808493B2 (zh)
JP (1) JP2007310234A (zh)
CN (1) CN101075417B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064926A (ko) * 2007-01-06 2008-07-10 삼성전자주식회사 표시 장치 및 그 구동 방법
JP2009139774A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 表示装置
TWI370438B (en) * 2007-12-14 2012-08-11 Novatek Microelectronics Corp Pixel driving method and circuit
JP5285934B2 (ja) * 2008-03-11 2013-09-11 株式会社ジャパンディスプレイ 液晶表示装置
TWI397885B (zh) * 2008-05-07 2013-06-01 Novatek Microelectronics Corp 用於一平面顯示器之一時序控制器存取資料的方法與平面顯示器
JP2010032974A (ja) * 2008-07-31 2010-02-12 Hitachi Displays Ltd 液晶表示装置
JP4905484B2 (ja) * 2009-03-06 2012-03-28 セイコーエプソン株式会社 集積回路装置、電気光学装置及び電子機器
JP5175977B2 (ja) 2009-05-22 2013-04-03 シャープ株式会社 立体表示装置
JP2011018020A (ja) * 2009-06-12 2011-01-27 Renesas Electronics Corp 表示パネルの駆動方法、ゲートドライバ及び表示装置
KR101679068B1 (ko) 2009-10-30 2016-11-24 엘지디스플레이 주식회사 액정표시장치
TWI522982B (zh) * 2010-12-31 2016-02-21 友達光電股份有限公司 源極驅動器
WO2012102229A1 (ja) * 2011-01-24 2012-08-02 シャープ株式会社 表示装置およびその駆動方法
KR20130057673A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 감마 셋틀링 타임을 저감하기 위한 데이터 드라이버 구동 방법 및 디스플레이 드라이브 장치
JP6357765B2 (ja) * 2013-12-10 2018-07-18 セイコーエプソン株式会社 駆動装置、電気光学装置及び電子機器
KR20160019598A (ko) * 2014-08-11 2016-02-22 삼성디스플레이 주식회사 표시 장치
TWI529695B (zh) * 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
KR102303757B1 (ko) 2014-12-15 2021-09-24 삼성디스플레이 주식회사 데이터 드라이버 및 그것을 포함하는 표시 장치
KR102275693B1 (ko) * 2014-12-22 2021-07-09 엘지디스플레이 주식회사 선택회로 및 이를 구비한 표시장치
CN104505038B (zh) * 2014-12-24 2017-07-07 深圳市华星光电技术有限公司 一种液晶面板的驱动电路及液晶显示装置
KR102261352B1 (ko) * 2014-12-31 2021-06-04 엘지디스플레이 주식회사 데이터 제어회로 및 이를 포함하는 평판표시장치
CN106531043B (zh) * 2015-09-11 2019-07-23 群创光电股份有限公司 显示装置
KR102458378B1 (ko) * 2016-02-23 2022-10-31 삼성디스플레이 주식회사 디지털 아날로그 변환기, 이를 포함하는 구동 집적회로 및 표시 장치
CN106125427B (zh) * 2016-06-27 2019-05-03 武汉华星光电技术有限公司 液晶显示面板及液晶显示装置
CN106057164A (zh) * 2016-08-10 2016-10-26 武汉华星光电技术有限公司 Rgbw四基色面板驱动架构
CN107895734B (zh) * 2017-11-30 2020-07-14 武汉天马微电子有限公司 一种有机发光显示面板和有机发光显示装置
JP6662402B2 (ja) * 2018-03-19 2020-03-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器
CN110415655A (zh) * 2018-04-28 2019-11-05 咸阳彩虹光电科技有限公司 一种显示面板的残影消除电路
CN109285514B (zh) * 2018-10-31 2021-01-08 惠科股份有限公司 一种显示面板的制造方法、显示面板和显示装置
CN109346021A (zh) * 2018-11-28 2019-02-15 武汉华星光电技术有限公司 显示面板的驱动方法
CN109308882A (zh) * 2018-11-28 2019-02-05 武汉华星光电技术有限公司 显示面板的驱动方法
KR20200131926A (ko) * 2019-05-14 2020-11-25 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN111163559B (zh) * 2020-01-17 2022-02-22 铠强科技(平潭)有限公司 一种数据处理电路及发光二极管的驱动电路
JP2023033847A (ja) * 2021-08-30 2023-03-13 ラピステクノロジー株式会社 表示ドライバ及び表示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267616A (ja) * 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
CN1412737A (zh) * 2001-10-13 2003-04-23 Lg.菲利浦Lcd株式会社 用于液晶显示器的数据驱动装置和方法
JP2003337320A (ja) * 2002-05-21 2003-11-28 Sony Corp 表示装置
JP2004309822A (ja) * 2003-04-08 2004-11-04 Sony Corp 表示装置
CN1617016A (zh) * 2003-11-10 2005-05-18 恩益禧电子股份有限公司 能抑制色差的公共反转驱动型液晶显示设备及其驱动方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11327518A (ja) 1998-03-19 1999-11-26 Sony Corp 液晶表示装置
US6750835B2 (en) * 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
JP4240779B2 (ja) * 2000-07-31 2009-03-18 ソニー株式会社 液晶プロジェクタと調整方法
JP2004046066A (ja) * 2002-05-17 2004-02-12 Sharp Corp 信号出力装置および表示装置
JP2004094058A (ja) * 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
JP4176688B2 (ja) * 2003-09-17 2008-11-05 シャープ株式会社 表示装置およびその駆動方法
JP4691890B2 (ja) * 2004-03-19 2011-06-01 セイコーエプソン株式会社 電気光学装置および電子機器
KR20050104892A (ko) * 2004-04-30 2005-11-03 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그의 프리차지 방법
US7545396B2 (en) * 2005-06-16 2009-06-09 Aurora Systems, Inc. Asynchronous display driving scheme and display

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000267616A (ja) * 1999-03-19 2000-09-29 Sony Corp 液晶表示装置およびその駆動方法
CN1412737A (zh) * 2001-10-13 2003-04-23 Lg.菲利浦Lcd株式会社 用于液晶显示器的数据驱动装置和方法
JP2003337320A (ja) * 2002-05-21 2003-11-28 Sony Corp 表示装置
JP2004309822A (ja) * 2003-04-08 2004-11-04 Sony Corp 表示装置
CN1617016A (zh) * 2003-11-10 2005-05-18 恩益禧电子股份有限公司 能抑制色差的公共反转驱动型液晶显示设备及其驱动方法

Also Published As

Publication number Publication date
CN101075417A (zh) 2007-11-21
US7808493B2 (en) 2010-10-05
JP2007310234A (ja) 2007-11-29
US20070268233A1 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
CN101075417B (zh) 采用数据线驱动电路和数据线驱动方法的显示设备
KR101197057B1 (ko) 표시 장치
CN101266744B (zh) 电光装置、驱动电路及电子设备
US8154498B2 (en) Display device
JP4168339B2 (ja) 表示駆動装置及びその駆動制御方法並びに表示装置
US7804473B2 (en) LCD panel drive adopting time-division and inversion drive
US20090189881A1 (en) Display device
EP0572250B1 (en) Liquid crystal display driving system
US20060193002A1 (en) Drive circuit chip and display device
KR20050002428A (ko) 액정표시장치와 그 구동방법
KR20080006037A (ko) 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법
RU2494475C2 (ru) Дисплейное устройство и способ управления
US20150109270A1 (en) Electro-optic device, driving method for electro-optic device and electronic device
CN102378031B (zh) 电光装置以及电子设备
KR20030086432A (ko) 표시 장치 및 그 구동 방법과 휴대 단말 장치
CN100511385C (zh) 电容负载驱动电路和显示板驱动电路
US20120229483A1 (en) Panel driving device and display device having the same
TW201337891A (zh) 顯示器裝置，驅動顯示器裝置之方法，及電子設備
JP2008185644A (ja) 液晶表示装置及び液晶表示装置の駆動方法
CN105637578A (zh) 电光装置、电光装置的驱动方法及电子设备
KR101261603B1 (ko) 표시 장치
CN107644627A (zh) 显示控制设备和显示面板模块
KR101264697B1 (ko) 액정표시장치의 구동장치 및 구동방법
CN109949772A (zh) 显示装置及其驱动方法
KR101286514B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120104

Termination date: 20140521