JPH0695617A

JPH0695617A - 液晶表示装置及び表示コントローラ

Info

Publication number: JPH0695617A
Application number: JP4244484A
Authority: JP
Inventors: Isao Takita; 功滝田; Tsutomu Furuhashi; 勉古橋; Makiko Ikeda; 牧子池田; Toshio Futami; 利男二見
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-09-14
Filing date: 1992-09-14
Publication date: 1994-04-08

Abstract

(57)【要約】【構成】情報処理装置において、表示装置を制御する表
示コントローラ１０６と、表示コントローラ１０６を基
準クロックとなるドットクロック１０９と、表示メモリ
へのアクセスを指示する表示メモリリード信号１１３と
表示メモリライト信号１１４と、表示コントローラ１０
６の生成するクロック１１７と、液晶表示装置１１９
と、液晶表示装置１１９をコントロールする液晶表示コ
ントローラ１２０と、液晶表示コントローラ１２０の生
成するＸ方向制御信号１２１とＹ方向制御信号１２２
と、Ｙ駆動回路１２３と、Ｙ駆動回路１２３の出力する
走査線１２４と、複数個の表示メモリ付きＸ駆動回路１
２５と、表示メモリ付きＸ駆動回路１２５の出力する信
号線１２６と、液晶パネル１２７で構成する。【効果】１ライン分の表示データを表示メモリから１度
にＸ駆動回路に読み込むことができ、液晶表示装置の特
性にあった線順次駆動ができ、情報処理装置の小型化が
期待できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、表示装置と本体が一体
になっているノート、ブック、ラップトップ型の情報処
理装置における液晶表示装置のＸ駆動回路とその駆動方
式に関する。

【０００２】

【従来の技術】従来の表示システムのブロック図を図１
５に示す。１５００はＭｉｃｒｏＰｒｏｃｅｓｓｉｎ
ｇＵｎｉｔ（以下、ＭＰＵと略す），１５０１は情報
処理装置のシステムのアドレスバス、１５０２は情報処
理装置のデータバス、１５０３は発振回路、１５０４は
ドットカウンタ、１５０５はドットクロック、１５０６
は表示コントローラ、１５０７は表示メモリリードアド
レス、１５０８はラスタアドレスである。表示コントロ
ーラ１５０６は、プログラマブルであり、ＭＰＵ１５０
０とはアドレスバス１５０１とデータバス１５０２で接
続してあり、ＭＰＵ１５００で初期設定等の制御する。
また、表示コントローラ１５０６には、発振回路１５０
３、ドットカウンタ１５０４を経て、ドットクロック１
５０５が入力し、このドットクロック１５０５に同期し
て動作する。

【０００３】１５０９はマルチプレクサ、１５１０はマ
ルチプレクサ１５０９の出力する表示メモリアドレスバ
ス、１５１１はメモリリード信号、１５１２はメモリラ
イト信号、１５１３はアドレスデコーダ、１５１４はマ
ルチプレクサ１５０９の制御信号、１５１５は表示メモ
リリード信号、１５１６は表示メモリライト信号、１５
１７は青色（以下、Ｂと略す）の表示メモリ、１５１８
は緑色（以下、Ｇと略す）の表示メモリ、１５１９は赤
色（以下、Ｒと略す）の表示メモリ、１５２０は表示メ
モリ１５１７のデータバス、１５２１は表示メモリ１５
１８のデータバス、１５２２は表示メモリ１５１９のデ
ータバスである。マルチプレクサ１５０９は、アドレス
デコーダ１５１３の出力である制御信号１５１４により
表示メモリリードアドレス１５０７、ラスタアドレス１
５０８とＭＰＵ１５００からのアドレス１５０１を選択
制御し、表示メモリ１５１７から１５１９へのアクセス
を制御する。表示メモリ１５１７から１５１９へのデー
タの入出力はデータバス１５２０から１５２２を介して
行う。

【０００４】１５２３はパラレル／シリアル変換回路、
１５２４はパラレル／シリアル変換回路１５２３の出力
データバス、１５２５はパレットである。１５２６は表
示コントローラ１５０６の出力するクロックである。１
５２７はパレット１５２５の出力する表示データバスで
ある。１５２８は、クロック１５２６と同等の表示デー
タに同期したドットクロックであり、表示コントローラ
１５０６の生成する１５２９は１水平毎に有効となる水
平同期信号であり、１５３０は１フレームごとに有効と
なる垂直同期信号である。１５３１はＣａｔｈｏｄｅ−
ＲａｙＴｕｂｅ（以下、ＣＲＴと略す）またはＬｉｑ
ｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ（以下、ＬＣ
Ｄと略す）などの表示装置である。

【０００５】パラレル／シリアル変換回路１５２３は、
データバス１５２０から１５２２のパラレルなデータを
シリアルデータに変換して、出力データバス１５２４に
出力する。パレット１５２５は、出力データバス１５２
４で転送するシリアルな表示データをパレット１５２５
内のデータに合わせて変換し、表示コントローラ１５０
６の生成するクロック１５２６に同期して表示データバ
ス１５２７にデータを出力し、表示装置１５３１に出力
する。

【０００６】表示装置１５３１において、表示領域が６
４０×４８０ドットのカラー表示装置を用いた表示シス
テムの動作について説明する。ＭＰＵ１５００は、表示
装置１５３１に表示すべき情報をアドレスバス１５０
１、データバス１５０２を介して、表示メモリ１５１７
から１５１９に書き込む。

【０００７】この時マルチプレクサ１５０９はアドレス
バス１５０１で転送されるアドレスを選択して表示メモ
リアドレスバス１５１０に出力する。この時各々の表示
メモリ１５１７から１５１９には、対応するデータバス
１５２０から１５２２で転送される表示データが書き込
まれることになる。更に、表示メモリ１５１７から１５
１９に記憶された表示データは表示コントローラ１５０
６の生成する表示メモリリードアドレス１５０７とラス
タアドレス１５０８によって、座標（０，０）から（６
３９，４７９）までの数ドット分の表示データを順次読
みだす。

【０００８】この時マルチプレクサ１５０９は表示メモ
リリードアドレス１５０７とラスタアドレス１５０８を
選択して、表示メモリアドレスバス１５１０に出力す
る。読み出された表示データは、データバス１５２０か
ら１５２２を介して、順次パラレル／シリアル変換回路
１５２３に入力される。

【０００９】パラレル／シリアル変換回路１５２３は、
データバス１５２０から１５２２の数ドット分のパラレ
ルな表示データを座標（０，０）、（１，０）、…の順
番になるようにシリアルな表示データに並び換えて、出
力データバス１５２４を通してパレット１５２５に出力
する。パレット１５２５は、この表示データを情報処理
装置内でソフトウエア的に表示データに指定されている
色の表示データに変換する。例えば、表示データが
“０”で黒を指示しているとすると、パレット１５２５
で変換しない場合、表示データは“０”のままパレット
１５２５の出力データバス１５２７にシリアルデータと
して表示装置１５３１に出力する。しかし、パレット１
５２５にソフトウエアで表示データ“０”は、“７”の
白に変換するようになっていた場合、出力データバス１
５２４から入力する表示データのうち“０”はすべて
“７”に変換して、シリアルデータとして表示データバ
ス１５２７を通して表示装置１５３１に出力する。表示
装置１５３１のうちＣＲＴは、このシリアルデータを入
力し、座標（０，０）、（１，０）、…、（６３９，４
７９）と点順次走査を行って表示する。ＬＣＤは、この
ＣＲＴ用のシリアルデータを液晶用の表示データに変換
して表示を得る。

【００１０】ＣＲＴと共通のインタフェースを持たすた
めにＬＣＤは、’９０フラットパネルディスプレイ
（日経ＢＰ社：’８９年：Ｐ２４８から２５４）に記載
されているような構成になっている。図１６と図１７を
用いて従来のＬＣＤについて説明する。図１６は従来の
ＬＣＤのブロック図である。

【００１１】図１６において、１６０１は液晶表示コン
トローラ、１６０２はデータバス、１６０３，１６０４
はクロックであり、クロック１６０３はデータバス１６
０２で転送される表示データに同期したクロックであ
り、ドットクロック１５２８を分周することで容易にで
きる。クロック１６０４は１水平ライン毎に有効となる
クロックで水平同期信号１５２９に同期している。液晶
表示コントローラ１６０１は、出力データバス１５２７
で転送される表示データを液晶用の表示データに変換す
る。１６０５は１６０出力のＸ駆動回路である。１６０
６はキャリー信号、１６０７は信号線、１６０８は電源
回路、１６０９は電圧線である。

【００１２】１６１０はクロックであり、１水平毎に有
効となり、１６１１はクロックであり、１フレーム毎に
有効となる。１６１２は４８０出力のＹ駆動回路、１６
１３は走査線である。１６１４は液晶パネルであり、解
像度が６４０ドットであり、１ドットはＲ，Ｇ，Ｂの３
画素で構成されている。前記出力データバス１５２７で
転送される表示データは、液晶表示コントローラ１６０
１内でＸ駆動回路１６０５と液晶パネルの画素配列に対
応するフォーマットに並び換えられる。

【００１３】図１７は図１６記載のＸ駆動回路１６０５
のブロック図である。Ｘ駆動回路１６０５としては、日
立ＬＣＤドライバＬＳＩデータブック（’９０年度版：
Ｐ６５０から６６３）記載のＨＤ６６３１０Ｔがあり、
その簡単なブロック図を示してある。

【００１４】１７０１はシフトレジスタ、１７０２はシ
フトレジスタ１７０１の出力信号であり、Ｓ０からＳ１
５９の計１６０本ある。１７０３はラッチ回路、１７０
４はラッチ回路１７０３の出力データバス、１７０５は
ラインラッチ回路、１７０６はラインラッチ回路１７０
５の出力データバス、１７０７は電圧セレクタである。
ラッチ回路１７０３、ラインラッチ回路１７０５、電圧
セレクタ１７０７は各々１６０画素分の回路を有する。
前記液晶パネル１６１４のＸ方向の画素数は、６４０×
３＝１９２０であり、この１６０出力のＸ駆動回路１６
０５を１９２０÷１６０＝１２個使用する。

【００１５】再び、図１６、図１７を用いて、動作を詳
細に説明する。

【００１６】液晶表示コンローラ１６０１は、出力デー
タバス１５２７を通してシリアルな表示データを入力
し、Ｘ駆動回路１６０５の入力データフォーマットと液
晶パネル１６１４のＲ，Ｇ，Ｂの画素配列に沿うように
液晶用のパラレルな表示データに変換してデータバス１
６０２に出力する。更に、液晶表示コントローラ１６０
１は、Ｘ駆動回路１６０５並びにＹ駆動回路１６１２を
動作させるクロック１６０３、１６０４、１６１０、１
６１１を生成する。クロック１６０３はデータバス１６
０２で転送される表示データに同期しており、ドットク
ロック１５２８より容易に生成できる。クロック１６０
４とクロック１６１０は、１水平ライン毎に有効となる
クロックであるから水平同期信号１５２９から容易に生
成できる。クロック１６１１は１フレームごとに有効と
なる信号であるから、垂直同期信号１５３０から容易に
生成できる。Ｘ駆動回路１６０５では、クロック１６０
３に同期して表示データをデータバス１６０２より順
次、取り込む。この動作を図１７を用いて説明する。シ
フトレジスタ１７０１は、前段のＸ駆動回路１６０５か
らのキャリー信号１６０６が有効になると、クロック１
６０３に同期して出力信号１７０２をクロック１６０３
の１周期のみ順次Ｓ０からＳ１５９までを有効にする。
シフトレジスタ１７０１の出力信号１７０２が有効とな
ったラッチ回路１７０３は、データバス１５０２の転送
するデータをラッチし、同じデータを出力データバス１
７０４に出力する。そして、最後のＳ１５９が有効にな
ると、次段へのキャリー信号１６０６を有効にする。図
１６に記載した１２個の各々のＸ駆動回路１６０５がこ
の動作を順次繰り返すことで１水平ライン分の表示デー
タを取り込むことが可能になる。

【００１７】１水平ライン分の表示データを出力した液
晶表示コントローラ１６０１は、クロック１６０４を有
効にする。この時、Ｘ駆動回路１６０５は、ラッチ回路
１７０３に記憶したデータをクロック１６０４に同期し
てラインラッチ回路１７０５に１水平ライン分同時に取
り込む。このラインラッチ回路１７０５の出力データバ
ス１７０６で転送されるデータに対応して、電圧セレク
タ１７０７では図１６記載の電源回路１６０８で生成さ
れた電圧を電圧線１６０９を介して入力し、多レベルの
電圧の中から１レベル選択する。この様にＸ駆動回路１
６０５は、表示データに対応した電圧を信号線１６０７
を通して、液晶パネル１６１４の１水平ラインの各画素
に同時に印加する。

【００１８】信号線１６０７で供給される電圧を印加す
る水平ラインは、図１６記載のＹ駆動回路１６１２で選
択される。Ｙ駆動回路１６１２の出力する走査線１６１
３は、液晶パネル１６１４の横ラインに接続されてい
る。そして、Ｙ駆動回路１６１２は、クロック１６１０
が有効でかつ、クロック１６１１が有効となると第１ラ
イン目の走査線１６１３を有効とし、クロック１６１１
が無効の時は、クロック１６１０に同期して２ライン目
から順次４８０ラインまでクロック１６１０の期間だけ
各走査線１６１３を有効にする。この様に液晶表示コン
トローラ１６０１、Ｘ駆動回路１６０５、Ｙ駆動回路１
６１２を制御することで液晶パネル１６１４の各画素部
に表示データに対応した電圧が印加でき、表示を行うこ
とが可能となる。

【００１９】

【発明が解決しようとする課題】従来の液晶表示装置
は、ＣＲＴのインタフェースに準拠した点順次走査用に
変換されたシリアルな表示データを液晶表示コントロー
ラ，Ｘ駆動回路を用いて、液晶パネルの特徴である線順
次走査が可能な信号に変換していた。これは、液晶表示
装置を従来の情報処理装置の表示システムを変更するこ
となく使用可能にするためであった。このため、液晶表
示装置を用いる情報処理装置では、先に述べた液晶コン
トローラ，Ｘ駆動回路を必要とした。また、表示メモリ
上に記憶されている表示データを順次読みだし、表示デ
ータとして転送する方式は、１ライン毎に表示データに
対応する電圧を液晶パネルに転送し表示出来る液晶表示
装置の特性を充分に生かした方式ではない。つまり、表
示解像度の高精細化等に伴い、前記シリアルな表示デー
タの転送速度が高速化した場合、前記液晶コントロー
ラ、Ｘ駆動回路の表示データの処理速度の高速化が要求
され、高コスト化の要因になる。

【００２０】

【課題を解決するための手段】上記課題は、１アドレス
信号で液晶表示装置の横１ラインのすべての画素に対応
する表示データを１度に出力する表示メモリと、その表
示メモリを内蔵して表示メモリの表示データを１度にラ
ッチするラインラッチ回路とアドレスデータに対応した
表示メモリのデータとデータバスを接続する列デコーダ
とラインラッチ回路の出力に対応した電圧を出力できる
Ｘ駆動回路と、表示メモリの１ライン分の表示データを
１度に出力するようにアドレスを制御し、かつ、表示メ
モリへのリード／ライトのアクセスを制御するコントロ
ーラを具備することで解決できる。

【００２１】又、アドレス信号の変わりにシフトレジス
タの出力で表示データを１度に出力する表示メモリと、
その表示メモリを内蔵して表示メモリの表示データを１
度にラッチするラインラッチ回路とアドレスデータに対
応した表示メモリのデータとデータバスを接続する列デ
コーダとラインラッチ回路の出力に対応した電圧を出力
できるＸ駆動回路と、表示メモリの１ライン分の表示デ
ータを１度に出力するようにシフトレジスタを制御し、
かつ、表示メモリへのリード／ライトのアクセスを制御
するコントローラを具備することでも解決できる。

【００２２】カラー化に対しては、ＲＧＢ各色専用の表
示メモリを持つプレーン構造の表示メモリと各表示メモ
リ毎の列デコーダと列デコーダを選択する列デコーダ選
択回路を上記Ｘ駆動回路に具備し、列デコーダを選択す
る信号をコントローラで生成することで解決できる。

【００２３】多階調化に対しては、階調のビット数分だ
け表示メモリをプレーン構造にした表示メモリと各表示
メモリ毎の列デコーダと列デコーダを選択する列デコー
ダ選択回路を上記Ｘ駆動回路に具備し、列デコーダを選
択する信号をコントローラで生成することで解決でき
る。

【００２４】パレット機能は、表示データを変更するの
ではなく、ＲＧＢ各色専用の電圧セレクタを持ち、各電
圧セレクトに供給する電圧線に伝播する電圧の組合せを
変更できる電圧選択回路に組合せの変更を指示するパレ
ットをＸ駆動回路に持つことで解決できる。

【００２５】

【作用】コントローラにより表示メモリが１度に１ライ
ン分の表示データを出力し、その出力したデータをライ
ンラッチ回路がラッチしてラッチ出力とし、そのラッチ
出力に対応した電圧を電圧セレクタが電圧線から選択し
て出力とし、その出力は液晶パネルの各画素に印加して
表示を得る。また、列デコーダがアドレス信号に対応し
た表示メモリのデータ線と、表示システムのデータバス
を接続状態にすることで表示メモリへのリード／ライト
アクセスが行える。

【００２６】コントローラによりシフトレジスタの１出
力が有効になり、表示メモリの１ラインが有効になり、
１度に１ライン分の表示データを出力する。他の作用は
上記のものと同様である。

【００２７】プレーン構造した表示メモリへのリード／
ライトアクセスは、列デコーダ選択回路がコントローラ
の指示により、各表示メモリ毎にある列デコーダのうち
１つを選択して、選択した列デコーダを有効にすること
で可能となる。

【００２８】電圧選択回路は、電圧線から供給された電
圧をパレットの指示により電圧の組合せを変更し、各電
圧セレクト毎に別々の組合せの電圧を供給し、液晶印加
電圧を変えることで表示色の変更ができる。

【００２９】

【実施例】本発明の第１の実施例である表示システムを
図１から図３を用いて説明する図１は表示システムのブ
ロック図である。

【００３０】図１において、１０１はＭｉｃｒｏＰｒ
ｏｃｅｓｓｉｎｇＵｎｉｔ（以下、ＭＰＵと略す）、
１０２はメモリリード信号、１０３はメモリライト信
号、１０４はアドレスバス、１０５はデータバスであ
る。ＭＰＵ１０１がメモリの内容を読み込む場合は、メ
モリリード信号１０２を有効にして読み込むメモリのア
ドレスをアドレスバス１０４に出力後、データバス１０
５のデータを読み込むことでできる。また、ＭＰＵ１０
１がメモリにデータを書き込む場合は、メモリライト信
号１０３を有効にして書き込むメモリのアドレス値をア
ドレスバス１０４に出力後、データバス１０５にデータ
を出力することでできる。

【００３１】１０６は表示コントローラ、１０７は発振
回路、１０８はドットカウンタ、１０９はドットクロッ
ク、１１０はアドレスバスである。表示コントローラ１
０６は、プログラマブルであり、ＭＰＵ１０１とはアド
レスバス１０４、データバス１０５で接続してあり、Ｍ
ＰＵ１０１で初期設定等の制御を行う。また、表示コン
トローラ１０６は、発振回路１０７、ドットカウンタ１
０８を経たドットクロック１０９を入力し、このドット
クロック１０９に同期して動作する。

【００３２】１１１はアドレスデコーダ、１１２はマル
チプレクサ制御信号、１１３は表示メモリリード信号、
１１４は表示メモリライト信号、１１５はマルチプレク
サ、１１６はマルチプレクサ１１５の出力するアドレス
バスである。アドレスデコーダ１１１には、アドレスバ
ス１０４とメモリリード信号１０２、メモリライト信号
１０３を入力し、アドレスバス１０４のデータをデコー
ドし、アドレスバス１０４のアドレス値が表示メモリの
領域の場合、マルチプレクサ制御信号１１２を有効に
し、マルチプレクサ１１５でＭＰＵ１０１の生成するア
ドレス値をアドレスバス１１６に出力する。更に、入力
するメモリリード信号１０２を表示メモリリード信号１
１３とし、メモリライト信号１０３を表示メモリライト
信号１１４として出力する。また、マルチプレクサ１１
５は、マルチプレクサ制御信号１１２が無効になると、
表示コントローラ１０６が生成してアドレスバス１１０
に出力したアドレス値をアドレスバス１１６に出力す
る。

【００３３】また、表示コントローラ１０６は、クロッ
ク１１７を生成する。クロック１１７は、表示するライ
ンのデータが記憶されているアドレスがアドレスバス１
１０に有効となった時、有効となる信号で１水平ライン
毎に有効となる。１１８はデータバスであり、データバ
ス１０５と接続している。

【００３４】１１９は液晶表示装置、１２０は液晶表示
装置１１９内の液晶表示コントローラ、１２１は液晶表
示コントローラ１２０の生成するＸ方向制御信号、１２
２は液晶表示コントローラ１２０の生成するＹ方向制御
信号、１２３はＹ駆動回路、１２４はＹ駆動回路１２３
の出力の走査線、１２５は表示メモリ付きＸ駆動回路を
複数個で構成したものである。１２６は表示メモリ付き
Ｘ駆動回路１２５の出力である信号線であり、１２７は
液晶パネルである。

【００３５】液晶表示コントローラ１２０には、アドレ
スバス１１６とマルチプレクサ制御信号１１２、表示メ
モリリード信号１１３、表示メモリライト信号１１４と
クロック１１７が入力しており、これらの信号から液晶
表示コントローラ１２０は、Ｘ方向制御信号１２１で表
示メモリ付きＸ駆動回路１２５を制御し、Ｙ方向制御信
号１２２でＹ駆動回路１２３を制御して、液晶パネル１
２７に表示を得る。

【００３６】また、液晶表示パネル１２７は、水平方向
が６４０ドット、垂直方向４８０ラインとし、１ドット
は、Ｒ，Ｇ，Ｂの画素で構成されるものとする。よっ
て、表示メモリ付きＸ駆動回路１２５は複数個の表示メ
モリ付きＸ駆動回路で構成する。例えば、表示メモリ付
きＸ駆動回路の出力数を１６０とすると、水平方向の画
素数が（６４０×３）＝１９２０画素であるから、（１
９２０÷１６０）＝１２個の表示メモリ付きＸ駆動回路
が必要になる。更に、Ｙ駆動回路は４８０出力とする。

【００３７】図２は表示メモリ付きＸ駆動回路を用いた
ＬＣＤのブロック図である。

【００３８】図２において、図１記載のＸ方向制御信号
１２１のうち、２０１はアドレスバス、２０２は複数の
チップセレクト信号、２０３は１水平毎に有効になるク
ロック、２０４は表示メモリリード信号１１３か表示メ
モリライト信号１１４が有効になったとき有効になるク
ロック、１２６−１から１２６−１２は表示メモリ付き
Ｘ駆動回路であり、本実施例では１２個使用する。１２
６−１から１２６−１２は各表示メモリ付きＸ駆動回路
１２５−１から１２６−１２の１６０出力の信号線であ
る。２０５は電源回路、２０６は電圧線である。図１記
載のＹ方向制御回路１２２のうち、２０７は１水平毎に
有効になるクロック、２０８は１フレーム毎に有効にな
るクロックである。液晶表示コントローラ１２０は、表
示メモリリード信号１１３か表示メモリライト信号１１
４のいずれかの信号が有効になり、かつ、マルチプレク
サ制御信号１１２が有効になったとき、入力するアドレ
スバス１１６のアドレスデータをデコードし、アドレス
バス２０１に出力する。さらに、アドレス値をデコード
した値からアドレスの指示するメモリを内蔵する表示メ
モリ付きＸ駆動回路１２５−１から１２６−１２に入力
するチップセレクト信号２０４−１から２０４−１２の
うちいずれか１つを有効にする。チップセレクト信号２
０２が有効になった表示メモリ付きＸ駆動回路１２５に
アクセスが可能になる。

【００３９】また、液晶表示コントローラ１２０は、表
示メモリリード信号１１３か表示メモリライト信号１１
４、マルチプレクサ制御信号１１２のいずれの信号も有
効でなく、かつ、クロック２０４が無効の時、チップセ
レクト信号２０２をすべて有効にする。すべての表示メ
モリ付きＸ駆動回路１２５−１から１２６−１２は、ア
ドレスバス２０１上のアドレス値の指定する１ライン分
の表示データに対応した電圧を電圧線２０６の中から選
択して信号線１２６−１から１２６−１２より出力す
る。走査線１２４は、液晶パネル１２７の横ラインに接
続してある。信号線１２６−１から１２６−１２の電圧
は、この縦ラインを通して、Ｙ駆動回路１２３によって
有効になった横ラインの各画素に電圧を印加する。

【００４０】図３は表示メモリ付きＸ駆動回路のブロッ
ク図である。

【００４１】図３において、３０１はゲート回路、３０
２，３０３はアドレスバス、３０４は行デコーダ、３０
５は行デコーダ３０４の出力バス、３０６はセンスアン
プ付列デコーダ、３０７はセンスアンプ付列デコーダ３
０６の入出力バス、３０８は表示メモリ、３０９は表示
メモリ３０８の出力バス、３１０はラインラッチ回路、
３１１はラインラッチ回路３１０のラッチ出力、３１２
は電圧セレクタである。表示メモリ３０８は、記憶素子
を１６０列×４８０行のマトリックス状に配置してあ
る。チップセレクト信号２０２が有効になった場合、ゲ
ート回路３０１はアドレスバス２０２で転送されるアド
レス値のうち上位ビットをアドレスバス３０２に出力
し、下位ビットをアドレスバス３０３に出力する。行デ
コーダ３０４は、アドレスバス３０２のアドレス値をデ
コードし、出力バス３０５のうち１つを有効にする。出
力バス３０５は、表示メモリ３０８の行ラインに接続し
てあり、対応する行ラインが有効になる。アドレスバス
３０３はセンスアンプ付列デコーダ３０６に入力する。
クロック２０４が有効のとき、センスアンプ付列デコー
ダ３０６はアドレスバス３０３のデータをデコードし、
入出力バス３０７のアドレスデータに対応したバスライ
ンとデータバス１１８を接続状態にし、表示メモリ３０
８へのアクセスができる。また、出力バス３０９は、ラ
インラッチ回路３１０に入力し、ラインラッチ回路３１
０はクロック２０３が有効になったとき、出力バス３０
９のデータをラッチし、ラッチ出力３１１とする。ライ
ンラッチ回路３１０はクロック２０３が無効になって
も、次にクロック２０３が有効になるまで、ラッチした
データをラッチ出力３１１に出力し続ける。ラッチ出力
３１１は電圧セレクタ３１２に入力し、電圧セレクタ３
１２はラッチ出力３１１のデータに対応した電圧を電圧
線２０６の中から選択し、信号線１２６に出力する。

【００４２】再び、図１から図３を用いて詳細な動作に
ついて説明する。

【００４３】図１において、ＭＰＵ１０１から表示内容
の読み出しが発生した場合の動作について説明する。Ｍ
ＰＵ１０１は、メモリリード信号１０２を有効にし、ア
クセスする表示メモリのアドレスをアドレスバス１０４
に出力する。メモリリード信号１０２とアドレスバス１
０４はアドレスデコーダ１１１に入力し、アドレスデコ
ーダ１１１はアドレスバス１０４のアドレス値をデコー
ドし、マルチプレクサ制御信号１１２と表示メモリリー
ド信号１１３を有効にする。マルチプレクサ制御信号１
１２が有効になると、マルチプレクサ１１５はアドレス
バス１０４のアドレス値をアドレスバス１１６に出力
し、液晶表示装置１１９内の液晶表示コントローラ１２
０に入力する。さらに図２記載の液晶表示コントローラ
１２０には、有効になったマルチプレクサ制御信号１１
２と表示メモリリード信号１１３を入力し、リードアク
セスが発生したことを判断する。また、表示コントロー
ラ１２１はアドレスバス１１６のアドレス値をデコード
し、そのアドレスが対応するメモリに入力するチップセ
レクト信号２０２を有効にし、アドレスデータをアドレ
スバス２０１に出力する。さらに、クロック２０４を有
効にする。チップセレクト信号２０２が有効になった表
示メモリ付きＸ駆動回路１２５−１から１２６−１２の
うちいずれか１つの動作を図３を用いて説明する。ゲー
ト回路３０１が導通状態になり、アドレスバス２０１の
データの上位ビットをアドレスバス３０２に出力し、行
デコーダ３０４に入力する。更に、アドレスバス２０１
の下位ビットはアドレスバス３０３に出力し、センスア
ンプ付列デコーダ３０６に入力する。行デコーダ３０４
はアドレスバス３０２のデータをデコードし、出力バス
３０５のうちいずれか１つの出力を有効にする。例え
ば、アドレスバス３０２で転送するデータが第２０ライ
ンの場合、第２０ラインに対応する出力バス３０５が有
効になる。有効になった表示メモリ３０８の第２０行目
の表示データは、入出力バス３０７，出力バス３０９に
出力する。センスアンプ付列デコーダ３０６は、クロッ
ク２０４が有効になるのでアドレスバス３０３のデータ
をデコードし、そのデコード値に対応した出力バス３０
７のバスラインのデータをデータバス１２４に出力す
る。更に、センスアンプ付列デコーダ３０６は、入出力
バス３０７のデータを再び表示メモリ３０８の行デコー
ダで指定した第２０行目に書き込む。このようにして、
図１記載のＭＰＵ１０１は、データバス１１８に出力し
た表示データをデータバス１０５を経て読み込む。

【００４４】ＭＰＵ１０１が表示データの書換えを行う
場合の動作について説明する。ＭＰＵ１０１は、メモリ
ライト信号１０３を有効にし、アクセスする表示メモリ
のアドレスをアドレスバス１０４に出力する。メモリラ
イト信号１０３とアドレスバス１０４はアドレスデコー
ダ１１１に入力し、アドレスデコーダ１１１はアドレス
バス１０４のデータをデコードし、マルチプレクサ制御
信号１１２と表示メモリライト信号１１４を有効にす
る。マルチプレクサ制御信号１１２が有効になると、マ
ルチプレクサ１１５はアドレスバス１０４のデータをア
ドレスバス１１６に出力し、液晶表示装置１１９内の液
晶表示コントローラ１２０に入力する。さらに図２記載
の液晶表示コントローラ１２０には、有効になったマル
チプレクサ制御信号１１２と表示メモリライト信号１１
４により、メモリライトアクセスが発生したことを判断
する。また、液晶表示コントローラ１２０はアドレスバ
ス１１６のアドレス値をデコードし、そのアドレスの指
定する表示データを持つ表示メモリ付きＸ駆動回路１２
５−１から１２６−１２に入力するチップセレクト信号
２０２のうちの１つを有効にし、アドレスをアドレスバ
ス２０１に出力し、クロック２０４を有効にする。チッ
プセレクト信号２０２が有効になった表示メモリ付きＸ
駆動回路１２５−１から１２６−１２のうちいずれか１
つの動作について説明する。ゲート回路３０１が導通状
態になり、アドレスバス２０１のデータの上位ビットを
アドレスバス３０２に出力し、行デコーダ３０４に入力
する。更に、アドレスバス２０１の下位ビットはアドレ
スバス３０３に出力し、センスアンプ付列デコーダ３０
６に入力する。行デコーダ３０４はアドレスバス３０２
のデータをデコードし、出力バス３０５のうちの１バス
ラインを有効にする。有効になったバスラインが接続さ
れている表示メモリ３０８の１行の表示データは、入出
力バス３０７，出力バス３０９に出力する。センスアン
プ付列デコーダ３０６は、クロック２０４が有効なの
で、アドレスバス３０３のデータをデコードし、そのデ
コード値に対応した入出力バス３０７のバスラインの表
示データをデータバス１１８のデータに書き換え、書き
換えたデータを含む１ライン分の表示データを入出力バ
ス３０７に出力し、表示メモリ３０８のデータを書換え
る。このようにして、図１記載のＭＰＵ１０１は、書き
込みデータをデータバス１１８を経て、指定したアドレ
スにデータを書き込む。

【００４５】図２記載の液晶パネル１２７のリフレッシ
ュ制御について説明する。

【００４６】液晶パネル１２７のリフレッシュ制御時、
マルチプレクサ１１５は表示コントローラ１０６の出力
するアドレスバス１１０のアドレス値をアドレスバス１
１６に出力するように制御する。このアドレスデータ
は、アドレスバス１１６を経て液晶表示コントローラ１
２０に入力する。この時、クロック１１７が有効にな
る。リフレッシュ制御は、１水平ラインを走査する毎に
１度行えば良いので、クロック１１７は、１水平周期毎
に有効となる信号である。液晶表示コントローラ１２０
は、アドレスバス１１６のデータを変換し、アドレスバ
ス２０１に出力する。このときのチップセレクト信号２
０２は、すべて有効になる。また、クロック２０７を有
効にし、Ｙ駆動回路１２３の出力する信号線１２４のう
ちアドレスバス２０１により指定されるラインと同じラ
インを有効にし、液晶パネル１２７の１ライン上の画素
をすべて有効にする。すべての表示メモリ付きＸ駆動回
路１２５−１から１２６−１２は、アドレスバス２０１
の上位ビットをアドレスバス３０２に出力し、行デコー
ダ３０４でデコードし、出力３０５のうち、アドレス値
に対応したバスラインを有効にする。この有効になった
バスラインが入力する表示メモリ３０８の行のデータ
は、出力バス３０９を通してラインラッチ回路３１０に
出力される。そして、アドレスデータに同期して有効に
なったクロック２０３により、ラインラッチ回路３１０
が出力３０９を同時にラッチする。ラインラッチ回路３
１０はラッチしたデータをラッチ出力３１１とし、電圧
セレクタ３１２に出力する。電圧セレクタ３１２は、ラ
ッチ出力３１１に対応した各画素に印加する電圧を電圧
線２０６から一つ選択し、信号線１２６に出力する。信
号線１２６は、液晶パネル１２７の縦ラインに接続して
あり、Ｙ駆動回路１２３によって有効になった横ライン
の各画素に電圧を印加し、表示を得る。この動作を１ラ
インから４８０ラインまで繰り返すことにより、１画面
の表示を得ることができる。４８０ラインまで有効にし
た後、液晶表示コントローラはクロック２０８を有効に
して、再び、クロック２０７に同期して１ライン目から
表示を行う。このようにして表示を得ることができる。

【００４７】図４と図５を用いて、液晶表示コントロー
ラ１２０のメモリ制御について説明する。

【００４８】図４は第１の実施例のメモリマップの構成
を示す。

【００４９】液晶表示パネル１２７は、表示領域を１９
２０画素×４８０ラインとし、データバス１１８のビッ
ト数を１６ビットとし、本実施例で用いる情報処理装置
では、アドレスＡ００００からＡＦＦＦＦまでを１画面
分の表示メモリ領域とする。この情報処理装置の場合、
アドレスバス１０４のビット数は２０ビットである。ま
た、各表示メモリ付きＸ駆動回路１２５の出力１２６の
数を１６０出力とすると、表示メモリ付きＸ駆動回路は
（１９２０÷１６０）＝１２個必要になる。

【００５０】ＭＰＵ１０１から見たメモリマップは、図
４のような構成になっている。このメモリマップにおい
て、ＭＰＵ１０１からは表示メモリ付きＸ駆動回路１側
がアドレスが小さく、メモリマップの表示メモリ付きＸ
駆動回路１２側がアドレス値が大きいように見える。最
初の１水平分の表示メモリ領域において、Ｘ駆動回路１
の領域は、１ライン目の１６０画素分のデータであり、
表示メモリ付きＸ駆動回路１２５−１の表示メモリの１
行目に記憶してあり、Ｘ駆動回路２の領域は、１ライン
目の次の１６０画素分のデータであり、表示メモリ付き
Ｘ駆動回路１２５−２の表示メモリの１行目に記憶して
ある。このように、１ライン目の１水平ライン分のメモ
リ領域には、各表示メモリの１行目が割り当てられてい
る。同様に、２ライン目の１水平ライン分のメモリ領域
には、各表示メモリの２行目が割り当てられている。ま
た、各表示メモリ付きＸ駆動回路１２５−１から１２６
−１２は、それぞれ同じアドレスを持っている。例え
ば、各表示メモリ付きＸ駆動回路１２５−１から１２５
−１２の１ライン目の表示メモリのアドレスは、全て
“００００ｈ”から“０００９ｈ”までであり、この時
のＭＰＵ１０１から見たアドレスは、“Ａ００００ｈ”
から“Ａ００７Ｅｈ”となり、表示メモリのアドレスと
一致しない。このようなメモリマップ構造になっている
ため、ＭＰＵ１０１からのメモリアドレスは、特別な回
路で変換する必要がある。

【００５１】図５は液晶表示コントローラ１２０のアド
レス制御回路のブロック図を示す。

【００５２】図５において、５０１は図２記載のアドレ
スバス１１６のうちの上位４ビットのアドレスバス、５
０２は記憶回路、５０３は記憶回路５０２の出力データ
バス、５０４は比較回路、５０５は比較回路５０４の出
力である。記憶回路５０２には表示領域を指定するアド
レスの上位４ビットが記憶してあり、出力データバス５
０３から比較回路５０４に入力する。比較回路５０４
は、出力５０４とアドレスバス５０１のデータが一致し
た場合、出力５０５を有効にする。５０６は図２記載の
アドレスバス１１６の下位１６ビットのアドレスバス、
５０７はゲート回路、５０８は図２記載のアドレスバス
２０１のうちの下位４ビット、５０９はアドレスバス１
１６の下位１２ビットのアドレスバス、５１０はアドレ
スバス１１６の下位１６ビットのアドレスバス、５１１
はデコーダ回路、５１２はデコーダ回路、５１３は図２
記載のアドレスバス２０１のうちの上位９ビットのアド
レスバスである。

【００５３】ゲート回路５０７は、比較回路５０４の出
力５０５が有効になったときに導通状態になる。アドレ
スバス５０６の下位１ビット目から１２ビット目まで
は、アドレスバス５０９に出力する。アドレスバス５０
９はデコーダ５１１に接続してあり、デコーダ５１１は
アドレスバス５０９のデータをデコードし、アドレスバ
ス５０９のデータにより、チップセレクト信号２０２の
うち、そのアドレスデータに対応するチップセレクト信
号を有効にする。更に、アドレス２０１の下位４ビット
のアドレスデータを生成し、アドレスバス５０８に出力
する。アドレスバス５０６のアドレス値は、アドレスバ
ス５１０としてデコーダ回路５１２に入力する。デコー
ダ回路５１２はアドレスバス５１０のアドレスデータか
ら、そのアドレスがどのラインにあるかを判定して、そ
のライン番号をアドレスデータとしてアドレスバス５１
３に出力する。

【００５４】図４と図５を用いて詳細な動作について説
明する。

【００５５】液晶表示コントローラに入力する２０ビッ
トのアドレスバスのアドレスデータを“Ａ０Ｆ７８ｈ”
とする。ここで“ｈ”は“Ａ０Ｆ７８”が１６進数で表
現されていることを示す。このアドレスデータのうち上
位４ビットの“Ａｈ”は、アドレスバス５０１を通して
比較回路５０４に伝送する。比較回路５０４には、もう
一つ記憶回路５０２のデータが出力データバス５０３を
通して入力する。記憶回路５０２には、図４に記載のメ
モリマップのうち、ＭＰＵ１０１から見たアドレス値の
うちの上位４ビットのアドレス値“Ａｈ”を記憶するこ
とにする。比較回路５０４は、この二つのデータを比較
した結果、データが一致するので出力５０５を有効にす
る。有効になった出力５０５は、ゲート回路５０７に入
力し、ゲート回路５０７を導通状態にする。ゲート回路
５０７は、アドレスデータのうち下位１６ビット“０Ｆ
７８ｈ”２進数で表すと“００００１１１１０１１１１
０００”が、アドレスバス５０６を通して伝送されてい
る。下位１２ビットのデータ“１１１１０１１１１００
０”は、アドレスバス５０９に出力され、デコーダ５１
１に入力する。

【００５６】デコーダ５１１は、アドレスバス５０９の
アドレス値を１ラインのアドレス数（１９２０÷１６）
＝１２０で除算した余りを、１つのＸ駆動回路のアドレ
ス数（１６０÷１６）＝１０で除算した整数部を表示メ
モリ付きＸ駆動回路をチップセレクト信号２０２になる
ようにデコードする。このアドレスデータ“１１１１０
１１１１０００”をデコーダ５１１に入力すると、チッ
プセレクト信号２０２のうち、１番目のチップに接続し
てある信号２０２−１のみを有効にする。又、１０で割
った余りである“０ｈ”をアドレスバス５０８に出力す
る。

【００５７】さらに、デコーダ５１２は、アドレスバス
５１０のアドレスデータを“００７８ｈ”ごとに区切る
ようにデコードし、アドレスバス５１３に出力する。こ
の“００７８ｈ”は、１ライン分の表示データの個数を
１６ビットで割った数を１６進数にした値であり、アド
レスバス５１３のデータは、アドレスバス５０６のデー
タに対応するライン番号に相当することになる。デコー
ダ５１２はアドレスデータが、“００００ｈ”から“０
０７７ｈ”のときは、アドレスバス５１３のデータを
“０００ｈ”とし、“００７８ｈ”から“００ＥＦｈ”
のときは、アドレスバス５１３のデータを“００１ｈ”
とする。アドレスバス５０６の１６ビットのアドレス値
“０Ｆ７８ｈ”は、デコーダ５１２入力すると、アドレ
スバス５１３に“０２０ｈ”２進数にすると“０００１
０００００”となる９ビットのアドレス値を出力する。

【００５８】そして、アドレスバス５０８を下位ビッ
ト、アドレスバス５１３を上位ビットする１３ビットの
アドレスバスを構成し、表示メモリ付きＸ駆動回路に出
力する。この様に表示メモリをアクセスできるように
アドレスデータを変換することで、表示メモリ付きＸ駆
動回路が使用可能となる。

【００５９】また、表示領域の増加に対しては、デコー
ダ５１１のチップセレクト信号を使用する表示メモリ付
きＸ駆動回路のチップ数まで増加し、デコーダ５１２の
区切りを１ライン分の表示データの個数を１６ビットの
割った数にすることで対応できる。

【００６０】メモリマップの変更による表示メモリのア
ドレス値の変更に対しては、記憶回路５０２に記憶する
データを変更することで対応できる。

【００６１】本発明の第２の実施例を図６から図８を用
いて説明する。

【００６２】図６は、表示システムのブロック図を図６
である。

【００６３】図６において、６０１は表示コントロー
ラ、６０２はドットクロック、６０３は１水平ごとに有
効になる水平同期信号、６０４は１フレームごとに有効
になる垂直同期信号、６０５はＬＣＤである。表示コン
トローラ６０１は、これらの信号を生成し、ＬＣＤ６０
５に出力する。６０６はアドレスデコーダ、６０７は表
示メモリリード信号、６０８は表示メモリライト信号で
ある。アドレスデコーダ６０６は、アドレスバス１０４
のデータが、表示メモリを指示していた場合、その時の
メモリリード信号１０２を表示メモリリード信号６０７
とし、メモリライト信号１０２を表示メモリライト信号
６０８として出力する。６０９は液晶表示コントロー
ラ、６１０は液晶表示コントローラ６０９の生成するＸ
方向制御信号、６１１は液晶表示コントローラ６０９の
生成するＹ方向制御信号、６１２は複数個の表示メモリ
付きＸ駆動回路、６１３は表示メモリ付きＸ駆動回路６
１２の信号線、６１４はＹ駆動回路、６１５はＹ駆動回
路の走査線である。液晶表示コントローラ６０９には、
クロック６０２から６０４、表示メモリリード信号６０
７、表示メモリライト信号６０８、アドレスバス１０４
が入力する。表示メモリリード信号６０７か表示メモリ
ライト信号６０８が有効になっている場合、液晶表示コ
ントローラ６０９は、アドレスバス１０４のアドレス値
のメモリとデータバス１１８を導通状態にするようにＸ
方向制御信号６１０を制御し、ＭＰＵ１０１から表示メ
モリへのアクセスを可能にする。また、ＭＰＵ１０１か
らのアクセスがない場合には、液晶表示コントローラ６
０９は、表示メモリ付きＸ駆動回路６１２をＸ方向制御
信号６１０で、Ｙ駆動回路６１４をＹ方向制御信号６１
１で制御して表示を得る。

【００６４】図７は、表示メモリ付きＸ駆動回路を用い
たＬＣＤのブロック図である。

【００６５】図７において、図６記載のＸ方向制御信号
のうち、７０１はアドレスバス、７０２はチップセレク
ト信号、７０３は表示メモリリード信号６０７か表示メ
モリライト信号６０８が有効になったとき有効になるク
ロック、７０４は１水平毎に有効になるクロック、６１
２−１から６１２−１２は表示メモリ付きＸ駆動回路で
あり、本実施例では１２個使用する。６１３−１から６
１３−１２は表示メモリ付きＸ駆動回路６１２−１から
６１２−１２の１６０出力の信号線である。図６記載の
Ｙ方向制御信号６１１のうち、７０５は１水平毎に有効
になるクロック、７０６は１フレーム毎に有効になるク
ロックである。

【００６６】液晶表示コントローラ６０９は、表示メモ
リリード信号６０７か表示メモリライト信号６０８が有
効になったとき、入力するアドレスバス１０４のアドレ
スデータをデコードし、アドレスバス７０１に出力す
る。さらに、アドレス値をデコードした値からアドレス
の指示するメモリを内蔵する表示メモリ付きＸ駆動回路
６１２−１から６１２−１２に入力するチップセレクト
信号７０２−１から７０２−１２のいずれか１つを有効
にする。ＭＰＵ１０１は、チップセレクト信号７０２が
有効になった表示メモリ付きＸ駆動回路６１２の表示メ
モリにアクセスが可能になる。

【００６７】また、液晶表示コントローラ６０９は、表
示メモリリード信号６０７と表示メモリライト信号６０
８が有効でなく、かつ、クロック７０４を有効にする。
全ての表示メモリ付きＸ駆動回路６１２は、クロック７
０４に同期して、順次液晶パネル１２７の１ラインから
４８０ラインの１ライン分の表示データに対応した電圧
を信号線６１３−１から６１３−１２より出力する。信
号線６１３−１から６１３−１２は、液晶パネル１２７
の縦ラインに接続してある。一方、Ｙ駆動回路６１４の
走査線６１５は、液晶パネル１２７の横ラインに接続し
てある。Ｙ駆動回路６１４はクロック７０５に同期し
て、走査線６１５の一つを有効にし、液晶パネル１２７
の有効になった１ラインのすべての画素を有効にし、信
号線６１３−１から６１３−１２の電圧を有効になった
横ラインの各画素に印加する。

【００６８】図８は、表示メモリ付きＸ駆動回路のブロ
ック図である。

【００６９】図８において、８０１はゲート回路、８０
２はアドレスバス７０１の上位ビットで構成したアドレ
スバス、８０３はアドレスバス７０１の下位ビットで構
成したアドレスバス、８０４は４８０出力の行デコー
ダ、８０５は行デコーダ８０４の出力バス、８０６はセ
ンスアンプ付列デコーダ、８０７はセンスアンプ付列デ
コーダ８０６の入出力バス、８０８は記憶素子を１６０
列×４８０行のマトリックス状に配置した表示メモリで
ある。ゲート回路８０１は、チップセレクト信号７０２
が有効の場合、アドレスバス７０１の上位ビットをアド
レスバス８０２に出力し、アドレスバス７０１の下位ビ
ットをアドレスバス８０３に出力する。行デコーダ８０
４は、アドレスバス８０２のデータをデコードし、表示
メモリ８０８の行ラインに接続してある出力バス８０５
のうちの一つを有効にする。センスアンプ付列デコーダ
８０６は、クロック７０３が有効の場合、表示メモリ８
０８の列ラインに接続してある入出力バス８０７のアド
レスバス８０３に対応したバスラインとデータバス１２
４を接続状態にする。８０９は４８０出力のシフトレジ
スタ、８１０はシフトレジスタ８０９の出力バス、８１
１は表示メモリ８０８の出力バス、８１２はラインラッ
チ回路、８１３はラインラッチ回路８１２のラッチ出力
であり、シフトレジスタ８０９は、クロック７０４に同
期して、表示メモリ８０８の行ラインに接続してある出
力バス８１０を順次１ラインごとに有効にする。表示メ
モリ８０８は有効になった行ラインのデータを出力バス
８０７、入出力バス８１１に出力する。ラインラッチ回
路８１２は、出力バス８１１のデータをクロック７０４
に同期してラッチし、ラッチ出力８１３とする。電圧セ
レクト８１４は、ラッチ出力８１３のデータに対応した
電圧を電圧線２０６の中から選択し、信号線６１３とす
る。

【００７０】再び、図６、図７、図８を用いて詳細な動
作について説明する。

【００７１】表示メモリへのＭＰＵ１０１からのリード
／ライトアクセスについては、第１の実施例で説明した
方式と同様である。リード／ライトアクセス時、図３記
載のチップセレクト信号２０２とチップセレクト信号７
０２、クロック２０３とクロック７０３、アドレスバス
２０１とアドレスバス７０１、ゲート回路３０１とゲー
ト回路８０１、アドレスバス３０２とアドレスバス８０
２、アドレスバス３０３とアドレスバス８０３、行デコ
ーダ３０４と行デコーダ８０４、出力バス３０５と出力
バス８０５、センスアンプ付列デコーダ３０６とセンス
アンプ付列デコーダ８０６、入出力バス３０７と入出力
バス８０７、表示メモリ３０８と表示メモリ８０８出力
バス３０９と出力バス８１１は、同じ動作をするのでこ
こでは説明を省略する。

【００７２】図７記載の液晶パネル１２７のリフレッシ
ュ制御について説明する。

【００７３】液晶表示コントローラ６０９は、クロック
６０２、水平同期信号６０３、垂直同期信号６０４を読
み込み、表示を行うように表示メモリ付きＸ駆動回路６
１２−１から６１２−１２、Ｙ駆動回路６１４をそれぞ
れ図６記載のＸ方向制御信号６０９、Ｙ方向制御信号６
１１で制御する。液晶表示コントローラ６０９は、水平
同期信号６０３に同期したクロック７０４を表示メモリ
付きＸ駆動回路６１２−１から６１２−１２に出力す
る。クロック７０４は、表示メモリ付きＸ駆動回路６１
２−１から６１２−１２のシフトレジスタ８０９に入力
し、シフトレジスタ回路８０９は出力バス８１０の一つ
のラインを有効にし、表示メモリ８０８に入力する。表
示メモリ８０８は有効になった行の表示データを出力バ
ス８１１に出力する。出力した表示データは、ラインラ
ッチ回路８１２にクロック７０４に同期してラッチさ
れ、ラッチ出力８１３に出力される。ラッチ出力８１３
のデータは、電圧セレクタ８１４に入力し、電圧セレク
タ８１４は出力バス８１３のデータに対応した電圧を電
圧線２０６から選択し、信号線６１３に出力する。信号
線６１３から出力した電圧は、図７記載のＹ駆動回路６
１４によって有効になった液晶パネル１２７の横ライン
の各画素に印加する。

【００７４】一方、Ｙ駆動回路６１４は、クロック７０
５に同期して、出力バス６１５の一つを有効にする。こ
の時、図７記載の液晶パネル１２７の横ラインは、シフ
トレジスタ８０９で選択した行ラインと同じラインであ
る。この有効になった横ラインの各画素には、表示メモ
リ８０８の同じ行の表示データに対応した電圧が、信号
線６１３から印加される。この動作を順次１ラインから
４８０ラインまで繰り返した後、液晶表示コントローラ
６０９は、クロック７０６を有効にし、再びクロック７
０５に同期して１ライン目から表示を行う。この動作を
繰り返すことにより表示を得る。

【００７５】本発明の第１の実施例においてパレット機
能を付加した第３の実施例を図９、図１０を用いて説明
する。

【００７６】図９は、表示メモリ付きＸ駆動回路を用い
たＬＣＤのブロック図である。

【００７７】図９において、９０１はパレットデコー
ダ、９０２はパレットデコーダ９０１の出力バス、９０
３はチップセレクト信号、９０４−１から９０４−４は
表示メモリ付きＸ駆動回路であり、本実施例では４個使
用する。９０５は表示メモリ付きＸ駆動回路９０４の信
号線である。パレットデコーダ９０１は、アドレスバス
１１７のデータによって、パレットデータを変換するよ
うに出力バス９０２にデータを出力する。出力バス９０
２のデータは、表示メモリ付きＸ駆動回路９０４に入力
する。表示メモリ付きＸ駆動回路９０４は、出力バス９
０２のデータにより、表示データに対応する電圧を変更
し、印加電圧を変えた信号線９０５を出力する。

【００７８】図１０は、表示メモリをプレーン構造に下
表示メモリ付きＸ駆動回路のブロック図である。

【００７９】図１０において、１００１はゲート回路、
１００２はアドレスバス２０１の上位ビットで構成する
アドレスバス、１００２はアドレスバス２０１の下位ビ
ットで構成するアドレスバス、１００４は４８０出力の
行デコーダ、１００５は行デコーダ１００４の出力バ
ス、１００６は１６０出力のセンスアンプ付列デコー
ダ、１００７はセンスアンプ付列デコーダ選択回路、１
００８はセンスアンプ付列デコーダ選択信号、１００９
はセンスアンプ付列デコーダの入出力バス、１０１０は
プレーン構造した表示メモリ、１０１１は４８０出力の
出力バス、１０１２はラインラッチ回路、１０１３はラ
インラッチ回路のラッチ出力である。

【００８０】表示メモリ１０１０は、Ｒ，Ｇ，Ｂ用の表
示メモリを別々に並列に持つ。各表示メモリは、記憶素
子を４８０行×１６０列のマトリックス状に配置してあ
る。ゲート回路１００１は、チップセレクト信号９０３
が有効の時、アドレスバス２０１の上位ビットをアドレ
スバス１００２に出力し、下位ビットをアドレスバス１
００３に出力する。行デコーダ１００４の出力１００５
は、表示メモリ１０１０のＲ，Ｇ，Ｂ用のメモリに並列
に接続してある。行デコーダ１００４は、アドレスバス
１００２のデータをデコードし、出力１００５のうちの
Ｒ，Ｇ，Ｂ用のメモリの同じラインを有効にする。有効
になったラインのデータは、Ｒ、Ｇ、Ｂ用の出力バス１
００９に出力される。また、出力１０１１には画素に対
応したのデータの順にならんで出力する。たとえば、Ｒ
０、Ｇ０、Ｂ０、Ｒ１、Ｇ１、Ｂ１（添字は画素番号を
示す）の順になるようにデータを並べて、出力バス１０
１１を構成する。センスアンプ付列デコーダ選択回路１
００７は、チップ選択信号９０３によりＲ、Ｇ、Ｂのど
のメモリを選択しているかを判断し、そのメモリの出力
してあるセンスアンプ付列デコーダ１００６に入力する
センスアンプ付列デコーダ選択信号１００８を有効にす
る。有効になったセンスアンプ付列デコーダ選択信号１
００８が入力するセンスアンプ付列デコーダ１００６
は、アドレスバス１００３のデータに対応した出力バス
１００９のバスラインとデータバス１２４を接続状態に
する。ラインラッチ回路１０１２は、クロック２０５に
同期して出力１０１１をラッチし、ラッチ出力１０１３
とする。

【００８１】１０１４はパレットデータメモリ、１０１
５はパレットデータメモリ１０１４の出力、１０１６は
電圧選択回路、１０１７はＲ用電圧線、１０１８はＧ用
電圧線、１０１９はＢ用電圧線、１０２０はＲ用電圧セ
レクタ、１０２１はＧ用電圧セレクタ、１０２２はＢ用
電圧セレクタである。

【００８２】パレットデータメモリ１０１４は、出力バ
ス９０２のデータによりパレットの内容を変化させ、電
圧線２０６で供給する電圧を電圧選択回路１０１７でそ
れぞれのパレットデータに対応した電圧の組合せにして
電圧線１０１７、１０１８、１０１９に出力する。電圧
セレクト１０２０、１０２１、１０２２は、ラッチ出力
１０１３に対応した電圧を選択し、出力９０５とする。

【００８３】再び、図１、図９、図１０を用いて詳細な
動作について説明する。

【００８４】図１記載のＭＰＵ１０１からＲ用の表示メ
モリに読み出しが発生した場合の動作について説明す
る。液晶表示コントローラ１２０は、アドレスバス１１
７のデータを表示メモリアクセス用のアドレスに変換し
てアドレスバス２０１に出力する。また、アドレスバス
１１７の指示するアドレスを持つ表示メモリ付きＸ駆動
回路９０４に入力するチップセレクト信号９０３におい
て、そのチップが選択されたことを示す信号とＲのメモ
リを指示されたことを示す信号を有効にする。チップセ
レクト信号９０３で指示された表示メモリ付きＸ駆動回
路９０４においては、図１０記載のゲート回路１００１
がチップセレクト信号９０３により導通状態になり、ア
ドレスバス２０１の上位ビットのアドレスをアドレスバ
ス１００２に出力する。そして、行デコーダ１００４
は、アドレスバス１００２のデータにより、出力バス１
００５のうち１ラインを有効にする。表示メモリ１０１
０は、有効になった行ラインのデータを入出力バス１０
０９と出力バス１０１１に出力する。センスアンプ付列
デコーダ選択回路１００７に入力するチップセレクト信
号により、Ｒ用のセンスアンプ付列デコーダ１００６に
入力するセンスアンプ付列デコーダ選択信号１００８を
有効にする。選択されたＲ用のセンスアンプ付列デコー
ダは、アドレスバス１００３のデータに対応したＲ用表
示メモリの出力バス１００９のバスラインの内容をデー
タバス１１８に出力する。ＭＰＵ１０１は、データバス
１０５をへて表示データを読み込む。

【００８５】図１記載のＭＰＵ１０１からＲ用の表示メ
モリに書き込みが発生した場合の動作について説明す
る。液晶表示コントローラ１２０は、アドレスバス１１
６のデータを表示メモリアクセス用のアドレスに変換し
てアドレスバス２０１に出力する。また、アドレスバス
１１６の指示するアドレスを持つ表示メモリ付きＸ駆動
回路９０４に入力するチップセレクト信号９０３におい
て、そのチップが選択されたことを示す信号とＲのメモ
リを指示されたことを示す信号を有効にする。チップセ
レクト信号９０３で指示された表示メモリ付きＸ駆動回
路９０４においては、図１０記載のゲート回路１００１
がチップセレクト信号９０３により導通状態になり、ア
ドレスバス２０１の上位ビットのアドレスをアドレスバ
ス１００２に出力する。そして、行デコーダ１００４
は、アドレスバス１００２のデータにより、出力バス１
００５のうち１ラインを有効にする。表示メモリ１０１
０は、有効になった行ラインのデータを入出力バス１０
０９と出力バス１０１１に出力する。センスアンプ付列
デコーダ選択回路１００７に入力するチップセレクト信
号により、Ｒ用のセンスアンプ付列デコーダ１００６に
入力するセンスアンプ付列デコーダ選択信号１００８を
有効にする。選択されたＲ用のセンスアンプ付列デコー
ダは、アドレスバス１００３のデータに対応したＲ用表
示メモリの出力バス１００９のバスラインにデータバス
１１８の内容を出力する。ＭＰＵ１０１は、アドレスバ
ス１０４のアドレス値の表示メモリ１０１０にデータバ
ス１０５を通してデータを書き込むことが出来る。

【００８６】図９記載の液晶パネル１２７のリフレッシ
ュ制御について説明する。液晶パネル１２７のリフレッ
シュ制御時、液晶表示コントローラ１２０は、アドレス
バス１１６のデータを表示メモリアクセス用のアドレス
に変換してアドレスバス２０１に出力する。また、チッ
プセレクト信号９０３において、そのチップが選択され
たことを示す信号はすべて有効にし、メモリを指示され
たことを示す信号を有効にしない。チップセレクト信号
９０３で指示された表示メモリ付きＸ駆動回路９０４に
おいては、図１０記載のゲート回路１００１がチップセ
レクト信号９０３により導通状態になり、アドレスバス
２０１の上位ビットのアドレスをアドレスバス１００２
に出力する。そして、行デコーダ１００４は、アドレス
バス１００２のデータにより、出力バス１００５のうち
１ラインを有効にする。表示メモリ１０１０は、有効に
なった行ラインのデータを入出力バス１００９と出力バ
ス１０１１に出力する。センスアンプ付列デコーダ選択
回路１００７は、動作しない。ラインラッチ回路１０１
２は、出力バス１０１１のデータをクロック２０４に同
期してラッチし、ラッチ出力１０１３とする。ラッチ出
力１０１３のうち、Ｒのラッチデータは、Ｒ用電圧セレ
クタ１０２０に入力し、ラッチデータに対応した電圧を
電圧線１０１７から選択し、信号線９０５とする。同様
にＧのラッチデータはＧ用電圧選択回路に入力し、Ｂの
ラッチデータはＢ用電圧選択回路に入力し、表示データ
に対応した電圧を信号線９０５に出力する。

【００８７】アドレスバス１１６のデータによりＲ色の
パレットのデータの“０”を“１”に変えるように指示
された場合、パレットデコーダ９０１は、Ｒ色のパレッ
トのデータの“０”を“１”するようなデータが記憶し
てあるパレット用のメモリのアドレスをアドレスバス９
０２に出力する。アドレスバス９０２のデータは、パレ
ット用のメモリ１０１４に入力する。パレット用メモリ
１０１４は、電圧選択回路１０１６にＲ用の電圧セレク
タ１０２０に供給する電圧線１０１７の表示データ
“０”に対応する電圧線に表示データ“１”に対応する
電圧を出力する。この様に供給する電圧を変えること
で、パレットの変更に対応することができる。そして、
Ｒ用電圧セレクタ１０２０の出力をＲ画素に出力し、Ｇ
用電圧セレクタ１０２１の出力をＧ画素に出力し、Ｂ用
電圧セレクタ１０２２の出力をＢ画素に出力すること
で、表示データに対応した１ラインの表示が得られる。
この動作を１ラインから４８０ラインまで繰り返すこと
で表示メモリ１０１０の内容に対応した表示が得られ
る。

【００８８】本発明の第２の実施例においてパレット機
能を付加した第４の実施例を図１１、図１２を用いて説
明する。

【００８９】図１１に表示メモリ付きＸ駆動回路を用い
たＬＣＤのブロック図である。

【００９０】図１１において、１１０１はチップセレク
ト信号である。１１０２−１から１１０２−４は表示メ
モリ付きＸ駆動回路であり、本実施例では４個使用す
る。１１０３−１から１１０３−４は表示メモリ付きＸ
駆動回路１１０２−１から１１０２−４の出力する信号
線である。

【００９１】図１２に表示メモリをプレーン構造にした
表示メモリ付きＸ駆動回路のブロック図を示す。

【００９２】１２０１は４８０出力のシフトレジスタ、
１２０２はシフトレジスタ１２０１の出力バスである。
シフトレジスタ１２０１は、クロック２０５に同期し
て、出力バス１２０２のうち１ラインごとに有効にす
る。出力バス１２０２は、表示メモリ１０１０のＲ，
Ｇ，Ｂ用の表示メモリの同じ行に同じバスライン接続さ
れており、表示メモリ１０１０は、同じラインの表示デ
ータを出力バス１０１１に出力する。

【００９３】再び、図１１、図１２を用いて動作を詳細
に説明する。

【００９４】液晶パネル１２７のリフレッシュ制御につ
いて説明する。

【００９５】シフトレジスタ１２０１は、クロック７０
４に同期して、出力バス１２０２の１ラインから４８０
ラインまでを順次１ライン毎に有効にする。そして、表
示メモリ１０１０の有効になった行の表示データは、出
力バス１０１１に出力する。ラインラッチ回路１０１２
は、クロック７０４に同期して、出力バス１０１１の表
示データをラッチしてラッチ出力１０１３とする。ラッ
チ出力１０１３のうちのＲのラッチデータは、Ｒ用電圧
セレクタ１０２０に入力し、ラッチデータに対応した電
圧を電圧線１０１７から選択して、信号線９０５に出力
する。同様に、Ｇ、Ｂのラッチデータは、それぞれＧ用
電圧セレクタ１０２１、Ｂ用電圧セレクタ１０２２に入
力し、信号線９０５とする。そして、Ｒ用電圧セレクタ
１０２０の出力をＲ画素に出力し、Ｇ用電圧セレクタ１
０２１の出力をＧ画素に出力し、Ｂ用電圧セレクタ１０
２２の出力をＢ画素に出力することで、表示データに対
応した１ラインの表示が得られる。この動作を１ライン
から４８０ラインまで繰り返すことで表示メモリ１０１
０の内容に対応した表示が得られる。

【００９６】表示メモリ１０１０への外部からのアクセ
ス及び、パレット機能の動作は、第３の実施例で説明し
た動作と同じである。

【００９７】本発明の第１の実施例においてプレーン構
造の階調用表示メモリを持つ第５の実施例である表示メ
モリ付きＸ駆動回路のブロック図を図１３に示す。

【００９８】１３０１はチップセレクト信号、１３０２
は行デコーダ、１３０３は行デコーダ１３０２の出力バ
ス、１３０４は２階調のプレーン構造を持つ表示メモ
リ、１３０５は入出力バス、１３０６は出力バス、１３
０７はセンスアンプ付列デコーダ選択回路、１３０８は
センスアンプ付列デコーダ選択信号、１３０９はセンス
アンプ付列デコーダ、１３１０はラインラッチ回路、１
３１１はラインラッチ回路のラッチ出力、１３１２は電
圧セレクタ、１３１３は電圧線、１３１４は信号線であ
る。

【００９９】表示メモリ１３０４は、Ｒ，Ｇ，Ｂ用の表
示メモリに分かれており、さらに各Ｒ，Ｇ，Ｂの表示メ
モリは階調用にもう一層のメモリを持つ。外部より表示
メモリ１３０４にアクセスがあった場合、ゲート回路１
００１は、チップセレクト信号１３０１が有効の時、ア
ドレスバス２０１の上位ビットをアドレスバス１００２
とし、下位ビットをアドレスバス１００３として出力す
る。行デコーダ１３０２は、出力バス１３１４のうちア
ドレスバス１００２のアドレス値に対応したラインを有
効にする。出力バス１３１４は、各表示メモリの同じラ
インに同じ出力バスラインが接続してある。行デコーダ
の有効になったラインの表示メモリのデータは、入出力
バス１３０５，出力１３０７に出力する。

【０１００】チップセレクト信号１３０１によりＲ用の
第２階調目の表示メモリを指示していた場合、センスア
ンプ付列デコーダ選択回路１３０２は、センスアンプ付
列デコーダ選択信号１３０３のうち、Ｒ用の第２階調目
の表示メモリ用のセンスアンプ付列デコーダ選択信号を
有効にする。有効になったＲ用の第２階調目の表示メモ
リ用のセンスアンプ付列デコーダは、アドレスバス１０
０３のデータに対応した出力バスラインとデータバス１
１８を接続状態にする。この様にすることで、表示メモ
リ１３０４へアクセスが可能となる。

【０１０１】本実施例を図２記載の液晶パネル１２８の
表示メモリ付きＸ駆動回路に用いた時の液晶パネル１２
７のリフレッシュ制御について説明する。

【０１０２】ゲート回路１００１は、チップセレクト信
号１３０１により、アドレスバス２０１の上位ビットを
アドレスバス１００２に出力し、下位ビットをアドレス
バス１００３に出力する。アドレスバス１００２は行デ
コーダ１３０２に入力し、行デコーダ１３０２はアドレ
スバス１００２のデータに対応した出力バス１３０３の
あるラインを有効にし、その有効になったラインが接続
してある表示メモリ１３０４の行を有効にする。表示メ
モリ１３０４の有効になった行の表示データは入出力バ
ス１３０５と出力バス１３０６に出力される。このと
き、センスアンプ付列デコーダ選択回路１３０７に入力
するクロック２０３は有効になっていないので、センス
アンプ付列デコーダ選択回路１３０７はデータバス１１
８と入出力バス１３０５を接続しないで、表示データの
再書き込みだけを行う。

【０１０３】一方、ラインラッチ回路１３１０は、クロ
ック２０３に同期して出力バス１３０６に出力された表
示データをラッチし、その表示データをラッチ出力１３
１１として出力する。電圧セレクト１３１２は、ラッチ
出力１３１１を入力し、各画素のラッチデータに対応し
た電圧を電圧線１３１３から１レベル選択し、信号線１
３１４から出力する。この様にすることで、表示データ
に対応した表示が得られる。

【０１０４】本発明の第２の実施例においてプレーン構
造の階調用表示メモリを持つ第５の実施例である表示メ
モリ付きＸ駆動回路のブロック図を図１４に示す。

【０１０５】１４０１はシフトレジスタ回路、１４０２
はシフトレジスタ１４０１の出力バスである。シフトレ
ジスタ１４０１は、クロック７０４に同期して出力バス
１４０２の１ラインを１ライン目から順次有効にする。
出力バス１４０２は、表示メモリ１３０４の各色、各階
調のメモリの同じ行に接続してある。その行の表示デー
タは入出力バス１３０５と出力バス１３０６に出力す
る。しかし、この時にはチップセレクト信号１３０１に
は、データは出力されていないので、行デコーダ１３０
２，センスアンプ付列デコーダ１３０９は、動作しな
い。一方の出力バス１３０６のデータは、ラインラッチ
回路１３１０にクロック２０３に同期してラッチし、ラ
ッチ出力１３１１となる。

【０１０６】本実施例を図７記載の液晶パネル１２７の
表示メモリ付きＸ駆動回路に用いたときの液晶パネル１
２８のリフレッシュ制御について説明する。

【０１０７】シフトレジスタ１４０１は、クロック７０
４に同期して出力バス１４０２を１ライン目の出力から
順次有効にする。表示メモリ１３０４は、有効になった
出力バスのラインが接続してある行の表示データを出力
バス１３０６に出力する。ラインラインラッチ回路１３
１０はクロック７０４に同期して、出力バス１３０６の
表示データをラッチし、ラッチ出力１３１１とする。電
圧セレクタ１３１２は、ラッチ出力１３１１の各画素の
表示データに対応した電圧を電圧線１３１１の中から１
レベル選択し、出力バス１３１２に出力する。この動作
をクロック７０４に同期して行うことで、表示メモリ１
３０４に記憶した表示データに合った表示を得ることが
できる。

【０１０８】表示メモリ１３０４への外部からのリード
／ライトアクセス方式は、前記実施例で説明した方式と
同様である。

【０１０９】この表示メモリ付きＸ駆動回路に前記パレ
ット機能付加することで、パレットデータの変更が可能
になる。

【０１１０】前記表示メモリ付きＸ駆動回路は１６０出
力であるが、出力数が変更になった場合、例えば、１９
２出力とすると表示メモリの列数を１９２列とし、セン
スアンプ付列デコーダ、ラインラッチ回路、電圧セレク
タの数及びそれぞれのバス幅を１９２にすることで対応
できる。ただし、表示メモリがプレーン構造になってい
た場合、プレーン構造の層数に合わせて、出力やバス幅
を増加することで対応できる。このようにすることで、
出力数変化に対応できる。

【０１１１】また、前記液晶パネルの横ライン数が４８
０から、４００ラインになった場合、前記表示メモリ付
きＸ駆動回路は表示メモリの行数を４００とし、行デコ
ーダ、シフトレジスタ及びそれぞれのバス幅を４００と
することで対応できる。このようにすることで、液晶パ
ネルの横ライン数の変化に対応できる。

【０１１２】前記液晶パネルの横１ラインの画素数が１
９２０から３８４０になったとすると、１６０出力の表
示メモリ付きＸ駆動回路は２４個必要になる。この様に
画素数の増減に対しては、表示メモリ付きＸ駆動回路の
使用個数をその画素数に合わせることで対応できる。

【０１１３】

【発明の効果】本発明によれば、液晶表示装置において
データ１ライン分を表示メモリより１度に読み込めるの
で、液晶表示装置の特性に合った線順次走査を行うこと
ができ、更にパラレル／シリアル変換回路を取り除くこ
とが出来るので、表示システムの回路数を削減できる。
これらの効果により、システムの小型化、液晶表示装置
の特性にあった表示が得られることが期待できる。

【図面の簡単な説明】

【図１】本発明の一実施例の表示システムのブロック図
である。

【図２】本発明の一実施例のＬＣＤのブロック図であ
る。

【図３】本発明の一実施例の表示メモリ付きＸ駆動回路
のブロック図である。

【図４】本発明の一実施例のメモリマップを示す図であ
る。

【図５】本発明の一実施例のアドレス制御回路のブロッ
ク図である。

【図６】本発明の一実施例の表示システムのブロック図
である。

【図７】本発明の一実施例のＬＣＤのブロック図であ
る。

【図８】本発明の一実施例の表示メモリ付きＸ駆動回路
のブロック図である。

【図９】本発明の一実施例のＬＣＤのブロック図であ
る。

【図１０】本発明の一実施例の表示メモリ付きＸ駆動回
路のブロック図である。

【図１１】本発明の一実施例のＬＣＤのブロック図であ
る。

【図１２】本発明の一実施例の表示メモリ付きＸ駆動回
路のブロック図である。

【図１３】本発明の一実施例の表示メモリ付きＸ駆動回
路のブロック図である。

【図１４】本発明の一実施例の表示メモリ付きＸ駆動回
路のブロック図である。

【図１５】本発明の一実施例の表示システムのブロック
図である。

【図１６】本発明の一実施例のＬＣＤのブロック図であ
る。

【図１７】本発明の一実施例のＸ駆動回路のブロック図
である。

【符号の説明】

１０１…ＭＰＵ、１０２…メモリリード信号、１０３…
メモリライト信号、１０４…アドレスバス、１０５…デ
ータバス、１０６…表示コントローラ、１０７…発振回
路、１０８…ドットカウンタ、１０９…ドットクロッ
ク、１１０…アドレスバス、１１１…アドレスデコー
ダ、１１２…マルチプレクサ制御信号、１１３…表示メ
モリリード信号、１１４…表示メモリライト信号、１１
５…マルチプレクサ、１１６…アドレスバス、１１７…
クロック、１１８…データバス、１１９…液晶表示装
置、１２０…液晶表示コントローラ、１２１…Ｘ方向制
御信号、１２２…Ｙ方向制御信号、１２３…Ｙ駆動回
路、１２４…走査線、１２５…表示メモリ付Ｘ駆動回
路、１２６…信号線、１２７…液晶パネル、２０１…ア
ドレスバス、２０２…チップセレクト信号、２０３，２
０４…クロック、２０５…電源回路、２０６…電圧線、
２０７，２０８…クロック、３０１…ゲート回路、３０
２，３０３…アドレスバス、３０４…行デコーダ、３０
５…出力バス、３０６…センスアンプ付列デコーダ、３
０７…入出力バス、３０８…表示メモリ、３０９…出力
バス、３１０…ラインラッチ、３１１…ラッチ出力、３
１２…電圧セレクタ、５０１…アドレスバス、５０２…
記憶回路、５０３…出力データバス、５０４…比較回
路、５０５…出力、５０６…アドレスバス、５０７…ゲ
ート回路、５０８〜５１０…アドレスバス、５１１…デ
コーダ回路、５１２…デコーダ回路、５１３…アドレス
バス、６０１…表示コントローラ、６０２…ドットクロ
ック、６０３…水平同期信号、６０４…垂直同期信号、
６０５…ＬＣＤ、６０６…アドレスデコーダ、６０７…
表示メモリリード信号、６０８…表示メモリライト信
号、６０９…液晶表示コントローラ、６１０…Ｘ方向制
御信号、６１１…Ｙ方向制御信号、６１２…表示メモリ
付Ｘ駆動回路、６１３…信号線、６１４…Ｙ駆動回路、
６１５…走査線、７０１…アドレスバス、７０２…チッ
プセレクト信号、７０３〜７０６…クロック、８０１…
ゲート回路、８０２…アドレスバス、８０３…アドレス
バス、８０４…行デコーダ、８０５…出力バス、８０６
…センスアンプ付列デコーダ、８０７…入出力バス、８
０８…表示メモリ、８０９…シフトレジスタ、８１０…
出力バス、８１１…出力バス、８１２…ラインラッチ回
路、８１３…ラッチ出力、８１４…電圧セレクタ、９０
１…パレットデコーダ、９０２…出力バス、９０３…チ
ップセレクト信号、９０４…表示メモリ付Ｘ駆動回路、
９０５…信号線、１００１…ゲート回路、１００２…ア
ドレスバス、１００３…アドレスバス、１００４…行デ
コーダ、１００５…出力バス、１００６…センスアンプ
付列デコーダ、１００７…センスアンプ付列デコーダ選
択回路、１００８…センスアンプ付列デコーダ選択信
号、１００９…入出力バス、１０１０…表示メモリ、１
０１１…出力バス、１０１２…ラインラッチ回路、１０
１３…ラッチ出力、１０１４…パレットデータメモリ、
１０１５…出力、１０１６…電圧選択回路、１０１７…
Ｒ用電圧線、１０１８…Ｇ用電圧線、１０１９…Ｂ用電
圧線、１０２０…Ｒ用電圧セレクタ、１０２１…Ｇ用電
圧セレクタ、１０２２…Ｂ用電圧セレクタ、１１０１…
チップセレクト信号、１１０２…表示メモリ付Ｘ駆動回
路、１１０３…信号線、１２０１…シフトレジスタ、１
２０２…出力バス、１３０１…チップセレクト信号、１
３０２…行デコーダ、１３０３…出力バス、１３０４…
表示メモリ、１３０５…入出力バス、１３０６…出力バ
ス、１３０７…センスアンプ付列デコーダ選択回路、１
３０８…センスアンプ付列デコーダ選択信号、１３０９
…センスアンプ付列デコーダ、１３１０…ラインラッチ
回路、１３１１…ラッチ出力、１３１２…電圧セレク
タ、１３１３…電圧線、１３１４…信号線、１４０１…
シフトレジスタ回路、１４０２…出力バス、１５００…
ＭＰＵ、１５０１…アドレスバス、１５０２…データバ
ス、１５０３…発振回路、１５０４…ドットカウンタ、
１５０５…ドットクロック、１５０６…表示コントロー
ラ、１５０７…表示メモリリードアドレス、１５０８…
ラスタアドレス、１５０９…マルチプレクサ、１５１０
…表示メモリアドレスバス、１５１１…メモリリード信
号、１５１２…メモリライト信号、１５１３…アドレス
デコーダ、１５１４…制御信号、１５１５…表示メモリ
リード信号、１５１６…表示メモリライト信号、１５１
７…青色の表示メモリ、１５１８…緑色の表示メモリ
１、５１９…赤色の表示メモリ、１５２０…データバ
ス、１５２１…データバス、１５２２…データバス、１
５２３…パラレル／シリアル変換回路、１５２４…出力
データバス、１５２５…パレット、１５２６…クロッ
ク、１５２７…表示データバス、１５２８…ドットクロ
ック、１５２９…水平同期信号、１５３０…垂直同期信
号、１５３１…表示装置、１６０１…液晶表示コントロ
ーラ、１６０２…データバス、１６０３，１６０４…ク
ロック、１６０５…Ｘ駆動回路、１６０６…キャリー信
号、１６０７…信号線、１６０８…電源回路、１６０９
…電圧線、１６１０，１６１１…クロック、１６１２…
Ｙ駆動回路、１６１３…走査線、１６１４…液晶パネ
ル、１７０１…シフトレジスタ、１７０２…出力信号、
１７０３…ラッチ回路、１７０４…出力データバス、１
７０５…ラインラッチ回路、１７０６…出力データバ
ス、１７０７…電圧セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者池田牧子神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所マイクロエレクトロニクス機器開発研究所内 (72)発明者二見利男千葉県茂原市早野3300番地株式会社日立製作所茂原工場内

Claims

【特許請求の範囲】

【請求項１】情報処理装置を制御するＭＰＵと表示装置
を制御する表示コントローラと液晶表示パネルを表示媒
体として用い、液晶表示を制御する液晶表示コントロー
ラを持つ表示装置において、液晶表示パネルのＸ駆動回
路に表示メモリを付加し、その表示メモリ内の１ライン
分の表示データを１度にＸ駆動回路に出力できる回路を
持ち、その表示メモリを制御する機能を付加した液晶表
示コントローラを設け、表示メモリの１ライン分の表示
データを１度にＸ駆動回路に供給し、液晶表示を得るこ
とを特徴とする液晶表示装置。
【請求項２】請求項１において、表示メモリへのリード
／ライトアクセスがない場合、表示メモリが１ライン分
の表示データを出力できるようにアドレスと制御クロッ
クを生成することを特徴とする表示コントローラ。
【請求項３】請求項１において、表示コントローラの制
御クロックとアドレスデータから表示メモリの１ライン
分の内容を１度にＸ駆動回路の出力できるようにアドレ
スと制御クロックを生成することを特徴とする液晶表示
コントローラ。
【請求項４】請求項１において、液晶表示コントローラ
の生成するアドレスと制御クロックから表示メモリの１
ライン分の表示データを１度にＸ駆動回路に出力するこ
とを特徴とする表示メモリ。
【請求項５】請求項１において、表示メモリへのリード
／ライトアクセスがない場合、表示メモリが１ライン分
の表示データを出力できるように制御クロックを生成す
ることを特徴とする表示コントローラ。
【請求項６】請求項１において、表示コントローラの制
御クロックから表示メモリの１ライン分の内容を１度に
Ｘ駆動回路に出力できる制御クロックを生成することを
特徴とする液晶表示コントローラ。
【請求項７】請求項１において、液晶表示コントローラ
の生成する制御クロックに同期して表示メモリの１ライ
ン分の表示データを１度にＸ駆動回路に出力することを
特徴とする表示メモリ。
【請求項８】Ｘ駆動回路にパレットの変更に応じて表示
データと液晶印加電圧の組合せを変更する回路を有する
ことを特徴とするＸ駆動回路。
【請求項９】請求項４又は７において、Ｘ駆動回路にパ
レットの変更に応じて表示データと液晶印加電圧の組合
せを変更する回路を有することを特徴とするＸ駆動回
路。
【請求項１０】請求項４又は７において、Ｘ駆動回路と
表示メモリと表示メモリ内の１ライン分の表示データを
１度にＸ駆動回路に出力できる回路を少なくとも１画素
分以上、一つのＬＳＩチップに納められていることを特
徴とする液晶表示装置の液晶駆動装置。
【請求項１１】請求項８において、表示データと液晶印
加電圧の組合せを変更する回路を少なくとも１画素分以
上、一つのＬＳＩチップに納められていることを特徴と
する液晶表示装置の液晶駆動装置。
【請求項１２】請求項９において、Ｘ駆動回路と表示メ
モリと表示メモリ内の１ライン分の表示データを１度に
Ｘ駆動回路に出力できる回路と表示データと液晶印加電
圧の組合せを変更する回路を少なくとも１画素分以上、
一つのＬＳＩチップに納められていることを特徴とする
液晶表示装置の液晶駆動装置。
【請求項１３】請求項１において、表示メモリをプレー
ン構造にし、その表示メモリ内の１ライン分の表示デー
タを１度にＸ駆動回路に出力できる回路を持ち、その表
示メモリを制御する機能を付加した液晶表示コントロー
ラを設け、表示メモリの１ライン分の表示データを１度
にＸ駆動回路に供給し、液晶表示を得ることを特徴とす
る液晶表示装置。
【請求項１４】請求項１３において、表示メモリへのリ
ード／ライトアクセスがない場合、表示メモリが１ライ
ン分の表示データを出力できるようにアドレスと制御ク
ロックを生成することを特徴とする表示コントローラ。
【請求項１５】請求項１３において、表示コントローラ
の制御クロックとアドレスデータから表示メモリの１ラ
イン分の内容を１度にＸ駆動回路の出力できるようにア
ドレスと制御クロックを生成することを特徴とする液晶
表示コントローラ。
【請求項１６】請求項１３において、液晶表示コントロ
ーラの生成するアドレスと制御クロックから表示メモリ
の１ライン分の表示データを１度にＸ駆動回路に出力す
ることを特徴とする表示メモリ。
【請求項１７】請求項１３において、表示メモリへのリ
ード／ライトアクセスがない場合、表示メモリが１ライ
ン分の表示データを出力できるように制御クロックを生
成することを特徴とする表示コントローラ。
【請求項１８】請求項１３において、表示コントローラ
の制御クロックから表示メモリの１ライン分の内容を１
度にＸ駆動回路の出力できる制御クロックを生成するこ
とを特徴とする液晶表示コントローラ。
【請求項１９】請求項１３において、液晶表示コントロ
ーラの生成する制御クロックに同期して表示メモリの１
ライン分の表示データを１度にＸ駆動回路に出力するこ
とを特徴とする表示メモリ。
【請求項２０】請求項１６又は１９において、Ｘ駆動回
路にパレットの変更に応じて表示データと液晶印加電圧
の組合せを変更する回路を有することを特徴とするＸ駆
動回路。
【請求項２１】請求項１６又は１９において、Ｘ駆動回
路と表示メモリと表示メモリ内の１ライン分の表示デー
タを１度にＸ駆動回路に出力できる回路を少なくとも１
画素分以上、一つのＬＳＩチップに納められていること
を特徴とする液晶表示装置の液晶駆動装置。
【請求項２２】請求項１６又は１９において、Ｘ駆動回
路と表示メモリと表示メモリ内の１ライン分の表示デー
タを１度にＸ駆動回路に出力できる回路と表示データと
液晶印加電圧の組合せを変更する回路を少なくとも１画
素分以上、一つのＬＳＩチップに納められていることを
特徴とする液晶表示装置の液晶駆動装置。