JPH11134248A - 画像データ記憶用集積回路、その画像データ記憶方法および画像データ記憶装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像データ記憶用集積回路では、各記憶素子
から画素データを同時に読み出すために用いるメモリバ
ス８の配線数が、表示画面の大型化に伴って増大し、そ
の集積化を抑制する一要因となってきた。 【解決手段】 メモリバスが１対１対応で設けられた物
理的バンクをｎ個有する画像データ記憶用集積回路であ
り、また、各物理的バンクには表示画面において行方向
あるいは列方向において配列される複数の画素の画素デ
ータが記憶されないように記憶させる画像データ記憶方
法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は液晶表示装置など
の各種の表示装置などにおいて用いられる画像データ記
憶用集積回路、その画像データ記憶方法および画像デー
タ記憶装置に係り、特に、２次元グラフィックスや３次
元グラフィックスなどに好適で、且つ、小型化が可能な
画像データ記憶用集積回路、その画像データ記憶方法お
よび画像データ記憶装置に関するものである。

【０００２】

【従来の技術】図６は液晶表示装置の表示画面における
画素レイアウト例を示す概念図である。同図に示すよう
に、１つの表示画面はマトリックス状に配列された多数
の画素により構成されている。以下、その配列の一方を
行方向、他方を列方向と呼ぶ。そして、当該液晶表示装
置では、基本的には各画素に対応して設けられた液晶素
子に対して画素データに応じた電圧を順次印加すること
により、全ての画素の透過率（反射率）を制御し、この
透過率（反射率）の分布として１つの画像を表示する。

【０００３】そして、このような表示装置などにおいて
用いられる画像データ記憶装置は、例えば当該多数の画
素に対応する多数の画素データを画面のちらつきが生じ
ないような時間の間に読み出す必要があるため、各種の
工夫がなされている。

【０００４】図７はこのように画像読み出しを考慮した
場合に得られる画像データ記憶用集積回路のレイアウト
例を示す概念図である。図において、５１，…，５５は
それぞれメモリをレイアウトする際に記憶領域の繰り返
し単位となる物理的バンクであり、８，…，８はそれぞ
れ当該物理的バンク５１，…，５５にｐ組ずつ設けら
れ、画素データに対応したバス幅ｍを有するメモリバス
であり、６１，…，６４はそれぞれ１つのメモリバス８
に接続された複数の記憶素子からなるメモリグループで
あり、７１，…，７４は各メモリグループ６１，…，６
４毎に設けられ、画素データを出力する記憶素子を選択
するためのアドレスデコーダであり、９は上記複数のメ
モリバス８，…，８から所定のメモリバス８（ここでは
５組）を選択して、その選択したメモリバス８上の画像
データを出力するセレクタである。また、上記各メモリ
バス８のバス幅（バス用配線数）は画素の階調数などに
応じて決まり、当該画素に必要なビット数がｍビットで
ある場合には通常バス幅もｍ本に設定される。なお、以
下の説明では、上記物理的バンクの個数はｎ個（ｉ＝
１，…,ｎ）とする。

【０００５】次にこの画像データ記憶用集積回路への画
像データ記憶方法について説明する。上記画像データ記
憶用集積回路では、例えば、図６に示すように、表示画
像を構成する多数の画素を（ｐ×ｎ）個毎の画素グルー
プに分け、各グループの左上端の画素の画素データを
（１，１）メモリグループ６１に記憶させ、その１つ右
隣の画素の画素データを（１，２）メモリグループ６１
に記憶させ、以下同様に記憶させた後、右上端の画素の
画素データを（１，ｎ）メモリグループ６１に記憶さ
せ、上から２行目の左端の画素の画素データを（２，
１）メモリグループ６２に記憶させ、以下同様に記憶さ
せた後、左下端の画素の画素データを（ｐ，１）メモリ
グループ６に記憶させ、以下同様に記憶させた後、右下
端の画素の画素データを（ｐ，ｎ）メモリグループ６に
記憶させる。

【０００６】次に読み出し動作について説明する。そし
て、一般的な画像表示動作の際には、例えば、「第一の
メモリグループ６１，…，６１のデータを出力するよう
にセレクタ９を設定した上でアドレスデコーダ７１，
…，７１を動作させて一行目の画素に対応する画像デー
タをｎ画素毎に読み出し、第二のメモリグループ６２，
…，６２のデータを出力するようにセレクタ９を設定し
た上でアドレスデコーダ７２，…，７２を動作させて二
行目の画素に対応する画像データをｎ画素毎に読み出
し、第三のメモリグループ６３，…，６３のデータを出
力するようにセレクタ９を設定した上でアドレスデコー
ダ７３，…，７３を動作させて三行目の画素に対応する
画像データをｎ画素毎に読み出し、第四のメモリグルー
プ６４，…，６４のデータを出力するようにセレクタ９
を設定した上でアドレスデコーダ７４，…，７４を動作
させて四行目の画素に対応する画像データをｎ画素毎に
読み出し、再び、第一のメモリグループ６１，…，６１
のデータを出力するようにセレクタ９を設定した上でア
ドレスデコーダ７１，…，７１を動作させて五行目の画
素に対応する画像データをｎ画素毎に読み出し、……」
といった動作を繰り返すことにより画像データを各行毎
に画像データ記憶用集積回路から読み出す。

【０００７】以上のように、上記画像データ記憶用集積
回路では、画素データをｎ個ずつまとめて読み出すこと
ができるので、１つの表示画像を表示するために必要と
なる時間が１／ｎとなり、これにより多数の画素データ
を画面のちらつきが生じないような時間の間に読み出す
ことができる。

【０００８】また、このような画像データ用集積回路で
は、３次元グラフィックスなどの画像を表示する際に、
表示画像が変化した部位の画素データを当該ｎ行１列単
位に書き替えたりする場合がある。そして、上記画像デ
ータ記憶用集積回路では、第一の物理的バンク５１の複
数の画素データを出力するようにセレクタ９を設定した
上で当該第一の物理的バンク５１に設けられた全てのア
ドレスデコーダ７１，…，７４を動作させることにより
各列毎に４つの画素データずつ読み出すこともでき、こ
れにより、各列毎にの画像データを読み出すことができ
る。

【０００９】

【発明が解決しようとする課題】従来の画像データ記憶
用集積回路は以上のように構成されているので、各物理
的バンクに対してｐ組のメモリバスを設ける必要があ
り、その結果各物理的バンクから画素データ読み出しに
必要となる配線数は（ｍ×ｐ）本となり、ひいては当該
メモリ全体で必要となる配線数は（ｍ×ｎ×ｐ）本とな
ってしまう。従って、大画面高階調の表示画像に対応し
ようとする際には、この多数のバス用の配線がメモリの
小型化を妨げる一要因となってしまうという課題があっ
た。

【００１０】この発明は上記のような課題を解決するた
めになされたもので、バス用の配線数を抑制しつつ大画
面高階調に対応することができ、ひいては、メモリの小
型化を図りつつ大画面高階調に対応することができる画
像データ記憶用集積回路、その画像データ記憶方法およ
び画像データ記憶装置を得ることを目的とする。

【００１１】

【課題を解決するための手段】この発明に係る画像デー
タ記憶用集積回路は、物理的バンクはそれぞれ、表示画
像を複数の画素で構成される複数の画素グループに分割
した場合、少なくとも全ての画素グループ内の複数の画
素を記憶することができる記憶容量に形成されるととも
に、上記メモリバスは各物理的バンクと１対１対応で設
けられ且つそれぞれが上記表示画像に必要なバス幅を有
するものである。

【００１２】この発明に係る画像データ記憶用集積回路
は、物理的バンクはそれぞれ、表示画像をｎ² 個の画素
で構成される複数の画素グループに分割した場合、少な
くとも全ての画素グループ内のｎ個の画素を記憶するこ
とができる記憶容量に形成されるとともに、上記メモリ
バスは各物理的バンクと１対１対応で設けられ且つそれ
ぞれが上記表示画像に必要なバス幅を有するものであ
る。

【００１３】この発明に係る画像データ記憶用集積回路
は、画像データを出力する記憶素子を選択するためのア
ドレスデコーダが、物理的バンクに記憶される同一画素
グループ内の画素数と同数設けられ、しかも、それぞれ
が全ての物理的バンクに対して同様に選択信号を印加す
るものである。

【００１４】この発明に係る画像データ記憶用集積回路
の画像データ記憶方法は、画像データ記憶用集積回路に
対して、表示画像を（ｎ行×ｐ列）個を１単位とする画
素グループごとに分割して記憶させるとともに、各画素
データを物理的バンクに記憶させる際には、当該画素グ
ループ内の同一列の画素データと同一の物理的バンクに
記憶されないように、且つ、当該画素グループ内の同一
行の画素データと同一の物理的バンクに記憶されないよ
うに記憶させるものである。

【００１５】この発明に係る画像データ記憶用集積回路
の画像データ記憶装置は、画像データ記憶用集積回路
と、表示画像を（ｎ×ｐ）個を１単位とする画素グルー
プごとに分割して記憶させるとともに、各画素データ
を、同一画素グループ内の同一列の画素データと同一の
物理的バンクに記憶されないように、且つ、当該画素グ
ループ内の同一行の画素データと同一の物理的バンクに
記憶されないように上記画像データ記憶用集積回路へ記
憶させる画像データ記憶制御手段とを有するものであ
る。

【００１６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による画
像データ記憶装置およびその周辺装置の構成を示すブロ
ック図である。図において、１は順次入力される画像デ
ータを複数の画素データ毎にまとめて出力する画像デー
タ記憶制御手段であり、２は当該複数の画素データを記
憶する画像データ記憶手段であり、３は当該画像データ
記憶手段２から画像データを所定数ずつ読み出す画像デ
ータ読出制御手段であり、４は当該画像データに基づい
て表示を行う液晶表示装置である。そして、上記画像デ
ータ記憶制御手段１、画像データ記憶手段２および画像
データ読出制御手段３は集積回路として実現されてい
る。

【００１７】図２は上記画像データ記憶手段２のレイア
ウトを示す概念図である。図において、５１，…，５５
はそれぞれメモリをレイアウトする際に記憶領域の繰り
返し単位となるｎ個の物理的バンクであり、８はそれぞ
れ当該物理的バンク５１，…，５５毎に１組ずつ設けら
れ、画素データに対応したバス幅ｍを有するメモリバス
であり、６１，…，６４はそれぞれ複数の記憶素子から
なるとともに各物理的バンク毎に４つずつ設けられたメ
モリグループであり、７１，…，７４は各物理的バンク
５１，…，５５の１つのメモリグループ６１，…，６４
に対して、画像データを出力する記憶素子を選択するた
めの出力制御信号を出力する４つのアドレスデコーダで
あり、９はｎ本のメモリバス８から所定のメモリバス８
を選択して、その選択したメモリバス８上の画像データ
を出力するセレクタである。

【００１８】次に動作について説明する。画像データが
入力されると上記画像データ記憶制御手段１は、５つの
画素データ毎に画像データ記憶手段２へ出力する。そし
て、当該画像データ記憶手段２は上記５つの画素データ
を同時に各物理的バンク５１，…，５５に供給し、アド
レスデコーダ７１，…，７４により指定される記憶素子
に当該画素データを記憶させる。そして、このような作
業により１つの表示画面の画像が記憶されたら、上記画
像データ読出制御手段３は画素データを読み出してそれ
に基づいた印加電圧情報を出力し、液晶表示装置４は当
該印加電圧情報に応じた電圧を液晶素子に対して印加
し、この液晶素子の透過率（反射率）の分布として１つ
の画像を表示する。

【００１９】次に記憶動作について詳しく説明する。図
３は液晶表示装置４における画素のマトリックスを示す
説明図である。図に示すように、この実施の形態１で使
用した液晶表示装置４では複数の画素がｓ行ｌ列（ｓ，
ｌ）に配列された構成となっている。また、この実施の
形態１では上記画像データ記憶制御手段１には、１行目
の１列目（１，１）からｌ列目（１，ｌ）までが順番に
入力され、次に２行目（２，１）〜（２，ｌ）、３行目
（３，１）〜（３，ｌ）、以下同様にして、最後にｓ行
目（ｓ，１）〜（ｓ，ｌ）の順番で画素データが入力さ
れるものとする。

【００２０】このような入出力条件の下で画像データ記
憶制御手段１は、当該画素データを入力された順番にお
いて各行毎に５つずつに区切って画像データ記憶手段２
に出力する。

【００２１】また、当該画像データ記憶制御手段１は、
各行毎に同一列にある画素データの出力先を切り替える
ように動作する。具体的には、図３と図２とを比較すれ
ば明らかなように、１行目においては第一の物理的バン
ク５１には各画素グループの１列目の画素データ（１，
１）が記憶されるように、２行目においては第一の物理
的バンク５１には各画素グループの２列目の画素データ
（２，２）が記憶されるように、３行目においては第一
の物理的バンク５１には各画素グループの３列目の画素
データ（３，３）が記憶されるように、４行目において
は第一の物理的バンク５１には各画素グループの４列目
の画素データ（４，４）が記憶されるように、５行目に
おいては元に戻って第一の物理的バンク５１には各画素
グループの１列目の画素データ（１，１）が記憶される
ようにと順次切り替える。

【００２２】その結果、表示画面の画素データは、図３
および図２に示すように、表示画像を（４行×５列）個
を１単位とする画素グループごとに分割して記憶される
とともに、各画素データを物理的バンクに記憶させる際
には、当該画素グループ内の同一列の画素データと同一
の物理的バンクに記憶されないように、且つ、当該画素
グループ内の同一行の画素データと同一の物理的バンク
に記憶されないように記憶される。

【００２３】次に読み出し動作について詳しく説明す
る。まず、各行毎に画素データを読み出す際には、第一
のアドレスデコーダ７１を動作させて、全ての物理的バ
ンク５１，…，５５から画素グループの一行目の画素
（１，１）〜（１，５）に対応する５つの画像データを
出力する。これを１行分繰り返した後、第二のアドレス
デコーダ７２を動作させて、全ての物理的バンク５１，
…，５５から画素グループの２行目（２，１）〜（２，
５）の画素に対応する５つの画像データを出力する。こ
れらの一連の動作を全ての行について繰り返すことによ
り、１つの表示画面を形成するために必要な画像データ
を液晶表示装置４に出力することができる。

【００２４】また、各列毎に画素データを読み出す際に
は、全てのアドレスデコーダ７１，…，７４を動作させ
て、全ての物理的バンク５１，…，５５から４行分の画
素（例えば（１，１）〜（４，１））を読み出す動作を
１列分繰り返す。これを所定の列数行う。これらの一連
の動作を所定の行について繰り返すことにより、表示画
面の一部を書き替えて新しい画面を形成することができ
る。

【００２５】以上のように、この実施の形態１では、ｐ
（＝４）個のメモリグループを有するｎ（＝５）個の物
理的バンクと、各物理的バンク毎に１組ずつ設けられた
ｎ（＝５）組のメモリバスと、当該ｎ（＝５）組のメモ
リバスから所定の数のメモリバス（５または４本）を選
択して画像データを出力するセレクタとを有するように
構成したので、バス数を物理的バンクと同数までに削減
することができる。従って、図７に示した画像データ記
憶用集積回路に比べてメモリバスの配線数は１／ｐに減
少し、しかも、このメモリバスの配線数の減少とともに
セレクタの規模も１／ｐに減少する。その結果、画像デ
ータ記憶用集積回路、ひいては画像データ記憶装置の小
型化を図りつつ大画面高階調に対応することができる。

【００２６】以上のように、この実施の形態１によれ
ば、メモリバスに画素データを出力する記憶素子を選択
するアドレスデコーダが複数の物理的バンクに共通に設
けられているので、図７に示した画像データ記憶用集積
回路のようにアドレスデコーダを各メモリグループ毎に
設ける必要はなく、その規模を１／ｐまで削減すること
ができる。従って、更にメモリの小型化を図りつつ大画
面高階調に対応することができる。

【００２７】この実施の形態１によれば、上述した画像
データ記憶用集積回路に対して、表示画像を（ｎ×ｐ）
個を１単位とする画素グループごとに分割して記憶させ
るとともに、各物理的バンクには当該画素グループ内の
同一列の画素データが重ならないように、且つ、当該画
素グループ内の同一行の画素データが重ならないように
記憶させるので、所定の画素の配列方向において連続す
る複数の画素を同時に読み出すことができるばかりか、
当該配列方向とは異なる方向においても複数の画素を同
時に読み出すことができる。従って、上述したように装
置の小型化を図ったとしても、３次元グラフィックスな
どの画像を表示する際に、画像が変化した列を当該ｐ個
単位に書き替えることが可能である。

【００２８】実施の形態２．図４はこの発明の実施の形
態２による画像データ記憶手段のレイアウトを示す概念
図である。物理的バンク５１，…，５４の個数が４個に
なるとともに、セレクタ９が削除されている以外は実施
の形態１と同様であり、同一符号を付して説明を省略す
る。

【００２９】次に動作について説明する。図５に示すよ
うに、この実施の形態２では４行４列の画素（４，４）
毎に画素グループが構成されるとともに、各メモリグル
ープ６１，…，６４に記憶させる画素は図４に示すよう
に変化している。そして、画像データ記憶制御手段１か
らは４つの画像データが同時に出力され、これが直接各
物理的バンク５１，…，５４に入力される。また、各物
理的バンク５１，…，５４から出力された画素データは
画像データ読出制御手段３に直接出力される。これ以外
の動作は実施の形態１と同様なので説明を省略する。

【００３０】以上のように、この実施の形態２によれ
ば、実施の形態１と同様の作用効果を奏するとともに、
物理的バンクはそれぞれ、表示画像をｎ² 個（ｎ＝４）
の画素で構成される複数の画素グループに分割した場
合、少なくとも全ての画素グループ内のｎ個の画素を記
憶することができる記憶容量に形成されるとともに、上
記メモリバスは各物理的バンクと１対１対応で設けられ
且つそれぞれが上記表示画像に必要なバス幅を有するよ
うに構成されているので、バス本数を物理的バンクと同
数まで削減することができ、従来の画像データ用メモリ
に比べてバス配線数は１／ｐに減少する。また、メモリ
バスの配線数と同時読み出しする画素データに必要な配
線数とが同一となるので、セレクタは不要である。その
結果、画像データ用メモリの小型化を図りつつ大画面高
階調に対応することができる。

【００３１】

【発明の効果】以上のように、この発明によれば、物理
的バンクはそれぞれ、表示画像を複数の画素で構成され
る複数の画素グループに分割した場合、少なくとも全て
の画素グループ内の複数の画素を記憶することができる
記憶容量に形成されるとともに、上記メモリバスは各物
理的バンクと１対１対応で設けられ且つそれぞれが上記
表示画像に必要なバス幅を有するように構成したので、
バス本数を物理的バンクと同数まで削減することができ
る。従って、従来の画像データ用メモリに比べてメモリ
バスの配線数は１／ｐに減少する。また、このメモリバ
スの配線数の減少とともにセレクタの規模も１／ｐに減
少する。その結果、画像データ用メモリの小型化を図り
つつ大画面高階調に対応することができる効果がある。

【００３２】この発明によれば、物理的バンクはそれぞ
れ、表示画像をｎ² 個の画素で構成される複数の画素グ
ループに分割した場合、少なくとも全ての画素グループ
内のｎ個の画素を記憶することができる記憶容量に形成
されるとともに、上記メモリバスは各物理的バンクと１
対１対応で設けられ且つそれぞれが上記表示画像に必要
なバス幅を有するように構成したので、バス本数を物理
的バンクと同数まで削減することができる。従って、従
来の画像データ用メモリに比べてバス配線数は１／ｐに
減少する。また、メモリバスの配線数と同時読み出しす
る画素データに必要な配線数とが同一となるので、セレ
クタは不要である。その結果、画像データ用メモリの小
型化を図りつつ大画面高階調に対応することができる効
果がある。

【００３３】この発明によれば、画像データを出力する
記憶素子を選択するためのアドレスデコーダが、物理的
バンクに記憶される同一画素グループ内の画素数と同数
設けられ、しかも、それぞれが全ての物理的バンクに対
して同様に選択信号を印加するように構成したので、従
来の画像データ用メモリのようにアドレスデコーダを各
メモリグループ毎に設ける必要はなく、その規模を１／
ｎまで削減することができる。従って、更にメモリの小
型化を図りつつ大画面高階調に対応することができる効
果がある。

【００３４】この発明によれば、画像データ記憶用集積
回路に対して、表示画像を（ｎ行×ｐ列）個を１単位と
する画素グループごとに分割して記憶させるとともに、
各画素データを物理的バンクに記憶させる際には、当該
画素グループ内の同一列の画素データと同一の物理的バ
ンクに記憶されないように、且つ、当該画素グループ内
の同一行の画素データと同一の物理的バンクに記憶され
ないように記憶させるので、所定の画素の配列方向にお
いて連続する複数の画素を同時に読み出すことができる
ばかりか、当該配列方向とは異なる方向においても複数
の画素を同時に読み出すことができる。従って、上述し
たように装置の小型化を図ったとしても、３次元グラフ
ィックスなどの画像を表示する際に、画像が変化した部
分をｎ行１列単位で書き替えることが可能となる効果が
ある。

【００３５】この発明によれば、画像データ記憶用集積
回路と、表示画像を（ｎ×ｐ）個を１単位とする画素グ
ループごとに分割して記憶させるとともに、各画素デー
タを、同一画素グループ内の同一列の画素データと同一
の物理的バンクに記憶されないように、且つ、当該画素
グループ内の同一行の画素データと同一の物理的バンク
に記憶されないように上記画像データ記憶用集積回路へ
記憶させる画像データ記憶制御手段とを有するので、画
像データ記憶用集積回路の小型化に伴って画像データ記
憶装置の小型化を図りつつ、通常の画素データの読み出
しの時のみならず、３次元グラフィックスなどの画像を
表示する時にも、画像が変化した列毎に複数画素ずつま
とめて画素データを読み出すことができる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による画像データ記
憶装置およびその周辺装置の構成を示すブロック図であ
る。

【図２】 この発明の実施の形態１による画像データ記
憶手段のレイアウトを示す概念図である。

【図３】 この発明の実施の形態１による液晶表示装置
における画素のマトリックスを示す説明図である。

【図４】 この実施の形態２による画像データ記憶手段
のレイアウトを示す概念図である。

【図５】 この発明の実施の形態２による液晶表示装置
における画素のマトリックスを示す説明図である。

【図６】 液晶表示装置の表示画面における画素レイア
ウト例を示す概念図である。

【図７】 画像データ記憶用集積回路のレイアウト例を
示す概念図である。

【符号の説明】

１ 画像データ記憶制御手段、２ 画像データ記憶手段
（画像データ記憶用集積回路）、８ メモリバス、９
セレクタ、５１，５２，５３，５４，５５ 物理的バン
ク、７１，７２，７３，７４ アドレスデコーダ。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 記憶用集積回路を形成する際に記憶領域
   の繰り返し単位となる複数の物理的バンクと、当該複数
   の物理的バンクから画像データを出力する際に使用する
   複数のメモリバスと、当該複数のメモリバスから所定の
   メモリバスを選択して、その選択したメモリバス上の画
   像データを出力するセレクタとを有し、上記複数の物理
   的バンクに記憶された画像データをメモリバスを介して
   セレクタから出力して表示画像を形成する画像データ記
   憶用集積回路において、 上記物理的バンクはそれぞれ、表示画像を複数の画素で
   構成される複数の画素グループに分割した場合、少なく
   とも全ての画素グループ内の複数の画素を記憶すること
   ができる記憶容量に形成されるとともに、上記メモリバ
   スは各物理的バンクと１対１対応で設けられ且つそれぞ
   れが上記表示画像に必要なバス幅を有することを特徴と
   する画像データ記憶用集積回路。
2. 【請求項２】 記憶用集積回路を形成する際に記憶領域
   の繰り返し単位となる複数の物理的バンクと、当該複数
   の物理的バンクから画像データを出力する際に使用する
   複数のメモリバスとを有し、上記複数の物理的バンクに
   記憶された画像データをメモリバスから出力して表示画
   像を形成する画像データ記憶用集積回路において、 上記物理的バンクはそれぞれ、表示画像をｎ² 個の画素
   で構成される複数の画素グループに分割した場合、少な
   くとも全ての画素グループ内のｎ個の画素を記憶するこ
   とができる記憶容量に形成されるとともに、上記メモリ
   バスは各物理的バンクと１対１対応で設けられ且つそれ
   ぞれが上記表示画像に必要なバス幅を有することを特徴
   とする画像データ記憶用集積回路。
3. 【請求項３】 画像データを出力する記憶素子を選択す
   るためのアドレスデコーダは、物理的バンクに記憶され
   る同一画素グループ内の画素数と同数設けられ、しか
   も、それぞれが全ての物理的バンクに対して同様に選択
   信号を印加することを特徴とする画像データ記憶用集積
   回路。
4. 【請求項４】 画像データ記憶用集積回路に対して、表
   示画像を（ｎ行×ｐ列）個を１単位とする画素グループ
   ごとに分割して記憶させるとともに、各画素データを物
   理的バンクに記憶させる際には、当該画素グループ内の
   同一列の画素データと同一の物理的バンクに記憶されな
   いように、且つ、当該画素グループ内の同一行の画素デ
   ータと同一の物理的バンクに記憶されないように記憶さ
   せることを特徴とする請求項１から請求項３のうちのい
   ずれか１項記載の画像データ記憶用集積回路の画像デー
   タ記憶方法。
5. 【請求項５】 画像データ記憶用集積回路と、表示画像
   を（ｎ×ｐ）個を１単位とする画素グループごとに分割
   して記憶させるとともに、各画素データを、同一画素グ
   ループ内の同一列の画素データと同一の物理的バンクに
   記憶されないように、且つ、当該画素グループ内の同一
   行の画素データと同一の物理的バンクに記憶されないよ
   うに上記画像データ記憶用集積回路へ記憶させる画像デ
   ータ記憶制御手段とを有することを特徴とする請求項１
   から請求項３のうちのいずれか１項記載の画像データ記
   憶用集積回路の画像データ記憶装置。