JPH06261251A - ワイプ効果発生装置 - Google Patents

Abstract

(57)【要約】 【目的】ワイプ効果の発生をプログラマブルなものとし
安価で製作簡易なワイプ効果発生装置を提供。 【構成】ワイプ効果発生装置10は、外部入力されるディ
ジタル画像信号ＡおよびＢの画素信号を、順次所定のア
ドレスに格納するフレームメモリ(0)14 および(1)16
と、システムコントローラ12によってそれぞれプログラ
マブルに更新される水平メモリ18および垂直メモリ20
と、これらのメモリ18,20 から読み出されるビット信号
116,118 を比較し、その論理積が１のときフレームメモ
リ16の画素出力信号124 を、論理積が０のときフレーム
メモリ14の画素出力信号122 を選択出力するマルチプレ
クサ24と、その選択出力信号126 をアナログ信号に変換
するD/A変換器26とで構成されている。水平メモリ18お
よび垂直メモリ20が、プログラマブルに更新されること
によって種々のワイプ効果を発生できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ワイプ効果発生装置に
関し、特にディジタル方式によるワイプ効果発生装置に
関するものである。

【０００２】

【従来の技術】従来、ワイプ効果における画面切換の条
件は主にアナログ処理によって生成されていた。ここ
で、ワイプとは、画面の一方あるいは複数の方向から映
像を消していく手法をいう。アナログ処理による場合、
画面全体の縦ワイプ等の単純なワイプ効果の発生を行う
場合は、回路構成は比較的容易に構成できる。しかし、
より多くの複雑なワイプ効果を発生させる場合は、各々
のワイプ効果専用の回路を付加する必要がある。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
ようにワイプ効果の発生をアナログ処理によって行う場
合は、上記のように複雑かつ不規則なワイプ効果の発生
装置は製作困難であり、また製作しても高価であるとい
う未解決の課題があった。

【０００４】本発明はこのような従来技術の欠点を解消
し、ワイプ効果の発生をプログラマブルなものとし安価
で製作簡易なワイプ効果発生装置を提供することを目的
とする。

【０００５】

【課題を解決するための手段】本発明は上述の課題を解
決するために、映像モニタ上で種々の映像のワイプを行
うワイプ効果発生装置において、この装置は、複数の画
像のディジタル画素記憶に対応した複数のフレームメモ
リ手段と、映像モニタ表示面の水平方向の画素サイズに
対応し、メモリパターンを蓄積する水平メモリ手段と、
映像モニタ表示面の垂直方向の画素サイズに対応しメモ
リパターンを蓄積する垂直メモリ手段と、水平メモリ手
段と垂直メモリ手段との各メモリパターンを比較する比
較手段と、この比較手段の比較結果に基づき、複数のフ
レームメモリ手段のいずれかからのディジタル画素出力
信号を選択的に出力するマルチプレクサ手段と、フレー
ムメモリ手段、水平メモリ手段、垂直メモリ手段、比較
手段およびマルチプレクサ手段の動作を制御して、画像
信号の水平および垂直方向の順次走査に従って水平メモ
リ手段および垂直メモリ手段からメモリパターンを読み
出し、それによる比較手段の比較結果によってマルチプ
レクサ手段を通して複数のフレームメモリ手段のいずれ
かからディジタル画素出力信号を選択的に出力させるシ
ステムコントロール手段とを含むことを特徴としてい
る。

【０００６】また、水平メモリ手段と垂直メモリ手段の
有する各メモリパターンは、システムコントロール手段
によって、前記走査に応じて更新されることを特徴とし
ている。

【０００７】

【作用】本発明によれば、複数のフレームメモリ手段
は、それぞれ異なる画像のディジタル画素信号を記憶
し、水平メモリ手段と垂直メモリ手段とは、それぞれの
方向の画素サイズに対応したメモリパターンを記憶して
いる。比較手段は、水平、垂直方向のメモリパターンを
比較する。この比較結果に基づき、マルチプレクサ手段
は、複数のフレームメモリ手段のディジタル画素出力信
号をラスタ走査順に選択出力する。水平、垂直方向のメ
モリパターンは、装置のタイミング制御をも司るシステ
ムコントロール手段によって、プログラマブルに更新さ
れる。これによって、本発明に係るワイプ効果発生装置
は、複雑なワイプ効果の実現を可能とする。

【０００８】

【実施例】次に添付図面を参照して本発明によるワイプ
効果発生装置の実施例を詳細に説明する。図１は、本発
明のワイプ効果発生装置の実施例を示す概略構成ブロッ
ク図である。ワイプ効果発生装置10は、その内部に備え
ているシステムコントローラ12の記憶部に不図示の映像
モニタの水平、垂直方向の画素に対応して各種のパター
ンをデータベースとして格納している。操作者は不図示
の入力装置においてデータベースに格納されているワイ
プパターン（たとえば、水平ワイプ、垂直ワイプ、菱形
ワイプなど）およびワイプの速さを選択設定することが
できる。ワイプ効果発生装置10は、外部から入力される
複数（本実施例では説明を簡易にするため２種としてい
る）のディジタル画像信号をそれぞれ一旦フレームメモ
リに格納する。フレームメモリに格納されたディジタル
画像信号は、ラスタ走査順に読み出され、マルチプレク
サ24に入力されている。マルチプレクサ14は、操作者が
選択設定したワイプパターンに従って、入力された複数
のディジタル画素信号を選択し、出力する。ここで、ワ
イプパターンは、水平メモリ18および垂直メモリ20に記
憶部よりそれぞれ一定期間毎に更新出力される。水平メ
モリ18および垂直メモリ20の内容は、ラスタ走査のタイ
ミングに合わせて読み出され、比較回路で比較される。
この比較結果に基づき、マルチプレクサ24は、上述のよ
うに、入力された複数のディジタル画素信号を選択し、
出力している。

【０００９】図１を参照すると、ワイプ効果発生装置10
は、システムコントローラ12の制御の下に、外部入力さ
れるディジタル画像信号ＡおよびＢの画素信号を、順次
に所定のアドレスに格納するフレームメモリ(0)14 およ
びフレームメモリ(1)16 と、システムコントローラ12に
よってそれぞれの一定期間毎に内容の更新が行われる水
平メモリ18および垂直メモリ20と、水平メモリ18から読
み出されるビット信号116 および垂直メモリ20から読み
出されるビット信号118 を比較する比較回路22を備えて
いる。さらに、ワイプ効果発生装置10は、比較回路22の
出力120 が“１”あるいは“０”のいずれかに応じてフ
レームメモリ(0)14 の画素出力信号122あるいはフレー
ムメモリ(1)16 の画素出力信号124 のいずれかを選択出
力(126)するマルチプレクサ24と、マルチプレクサ24の
ディジタル画素出力信号126 をディジタル／アナログ変
換する D/A変換器26を備えているている装置である。 D
/A変換器26の出力であるアナログ画素信号128 は、図示
していない外部映像モニタに接続されている。本実施例
では説明を簡明に行うため、映像モニタの表示面は水平
方向16画素、垂直方向16画素の画素サイズで構成されて
いるものとする。したがって、フレームメモリ14および
16は、それぞれ16×16画素分のメモリ容量を持つことに
なる。

【００１０】システムコントローラ12は、不図示の外部
画像（静止画、動画）供給装置から送出される水平・垂
直同期信号等のタイミング信号を受信し、ディジタル画
像信号Ａ102 をフレームメモリ14に、ディジタル画像信
号Ｂ104 をフレームメモリ16にそれぞれ走査アドレス順
に格納する制御部である。また、システムコントローラ
12は、システムバス100 を介して、水平メモリ18および
垂直メモリ20の内容（ビット構成）を一定期間毎に更新
(112,114) し、さらに、フレームメモリ14および16に対
して格納してあるディジタル画像をそれぞれ画素信号12
2 および124 として走査アドレス順に読み出すためのリ
ードアドレス信号108,110 を供給すると共に、水平メモ
リ18および垂直メモリ20に対してそれぞれの内容を、フ
レームメモリからの画素信号のリードタイミングに同期
して、読み出すためのリード信号116,118 を供給するた
めの制御部である。

【００１１】フレームメモリ14および16は、本実施例で
は上述のようにそれぞれ16×16画素分のメモリ容量を持
つものである。フレームメモリ14および16は、システム
コントローラ12の制御の下に、ディジタル画像信号Ａお
よびＢをそれぞれ格納し、マルチプレクサ24に対してそ
れぞれ画素信号122 および124 として走査アドレス順に
出力するメモリ部である。

【００１２】水平メモリ18は、外部映像モニタの水平方
向の画素数すなわち画素サイズ（本実施例では、説明の
便宜上少ない数16にしてある。）に対応するビット数を
持ち、システムコントローラ12の制御の下に、一定期間
毎にビットパターンの更新が行われるメモリ部である。
また、水平メモリ18に記憶されているビットパターン
は、フレームメモリ14および16から読み出される水平走
査方向の画素信号に同期して、順次読み出され(116) 、
比較回路22の一方の入力に接続されている。

【００１３】垂直メモリ20は、外部映像モニタの垂直方
向の画素サイズ（本実施例では、やはり16）に対応する
ビット数を持ち、システムコントローラ12の制御の下
に、一定期間毎にビットパターンの更新が行われるメモ
リ部である。また、垂直メモリ20に記憶されているビッ
トパターンは、フレームメモリ14および16から読み出さ
れる一水平走査期間に同期して、順次読み出され(118)
、比較回路22の他方の入力に接続されている。

【００１４】比較回路22は、２入力の論理積回路(AND回
路）で構成されており、一方の入力には、水平メモリ18
からのビット出力信号116 が接続され、他方の入力に
は、垂直メモリ20からのビット出力信号118 が接続され
ている。比較回路22は、２つの入力信号が共に“１”の
とき“１”を出力し、２つの入力信号のいずれか一方あ
るいは共に“０”のとき“０”を出力する。この出力信
号120 は、マルチプレクサ24に接続されている。

【００１５】マルチプレクサ24は、フレームメモリ14か
ら出力される画像信号122 とフレームメモリ16から出力
される画像信号124 とを入力し、比較回路22からの信号
120の状態（１または０）によって、いずれの画像信号
を選択するかを決定する回路である。マルチプレクサ24
は、たとえば、比較回路22からの状態信号120 が“０”
のときはフレームメモリ14の内容を、比較回路22からの
状態信号120 が“１”のときはフレームメモリ16の内容
を出力するように構成されている。この出力されるディ
ジタル画素信号126 は、 D/A変換器26に接続されてい
る。

【００１６】D/A変換器26は、マルチプレクサ24から出
力されるディジタル画素信号126 をアナログ信号に変換
する回路である。変換されたアナログ信号128 は、外部
の映像モニタに接続されている。

【００１７】次に、上記構成に基づく効果発生装置の動
作を図２〜図５を用いて説明する。図２は、外部映像モ
ニタ表示画面の画素の配置と、水平メモリ18および垂直
メモリの各ビットを配置との関連を示す概念図である。
図２を参照すると、映像モニタの水平方向の各画素（ピ
クセル）に対応して水平メモリ18の各ビットが配列され
ており、また、映像モニタの垂直方向の各画素に対応し
て垂直メモリ20の各ビットが配列されている。

【００１８】図３は、図２の概念図において、水平メモ
リの各ビットをすべて“１”にセットしておき、垂直メ
モリのビット内容を一定時間毎（t₁,t₂,t₃,・・・) に変化
させていく状態を表わした概念図である。図３を参照す
ると、水平メモリ18の各ビットには予めシステムコント
ローラ12が、“１”をセットしているものとする。次い
でシステムコントローラ12は、時間t₁において垂直メモ
リ20の１ビット目に“１”をセットし、一定期間後の時
間t₂において垂直メモリ20の２ビット目にも“１”をセ
ットする。システムコントローラ12は、このように一定
期間毎に垂直メモリ20の各ビットに順次“１”をセット
していくものとする。

【００１９】比較回路22は、垂直メモリ20の１ビット目
から16ビット目までのビット内容を、水平メモリ18の１
ビット目から16ビット目までの各ビット内容と順次論理
積をとる。すなわち、最初は垂直メモリ20の１ビット目
の内容と水平メモリ18の１ビット目から16ビット目まで
の各ビット内容とについて順次論理積をとる。次ぎは、
垂直メモリ20の２ビット目の内容と水平メモリ18の１ビ
ット目から16ビット目までの各ビット内容とについて順
次論理積をとる。これをシステムコントローラ12の制御
の下に順次繰り返す。したがって、比較回路22の動作速
度は、映像モニタの表示画面のピクセルを水平走査する
速度と等しい。この速度は、フレームメモリ14および16
からアドレス順にディジタル画素信号122 および124
を、システムコントローラ12が読み出し、マルチプレク
サ24に供給する速度に一致している。

【００２０】垂直メモリ20は、一定期間毎に内容を、シ
ステムコントローラ12によって更新される。したがっ
て、図４に示すように、映像モニタの表示画面上には、
最初フレームメモリ14に記憶されている画像が表示され
ているが、徐々に（一定期間毎に）画面の上部からフレ
ームメモリ16に記憶されている画像によって、垂直方向
にワイプされていく（図４ (A),(B),(C),(D) 参照）。
この垂直ワイプは、上記一定期間の時間幅を変えること
によって、速度を変化させることもできる。

【００２１】図５は、更に複雑な菱型ワイプを行った場
合の例を示している。この場合は、水平メモリ18と垂直
メモリ20へのビットデータの書込方法は、上述の方法と
は異なっている。すなわち、システムコントローラ12
は、垂直メモリ20の１ビット目から16ビット目までの全
ビットに“１”を予め書き込んでおき、水平メモリ18の
内容を表示画面の上部から水平走査に同期させて更新し
ていくものである。菱型ワイプの拡大・縮小は、システ
ムコントローラ12による水平メモリ18の内容をプログラ
マブルに更新することによって行われる。

【００２２】なお、上記実施例の動作は、ワイプ効果発
生装置10の有するワイプ機能の一部にすぎず、水平メモ
リ18および垂直メモリ20の内容とその更新時間をプログ
ラマブルに更新することによって、種々のワイプ効果を
発生させることができる。

【００２３】また、上記実施例において、外部映像モニ
タのピクセル数を水平方向に16ピクセル、垂直方向に16
ピクセルとしたが、これは説明を簡便に行うために設定
した数であって、実際の映像モニタのピクセル数とは異
なっている。したがって、フレームメモリ14，16のメモ
リ容量および水平メモリ18、垂直メモリ20のビット数
は、実際のシステム構成に合わせて設定されることが必
要である。

【００２４】

【発明の効果】このように本発明によれば、複数のフレ
ームメモリ手段は、それぞれ異なる画像のディジタル画
素信号を記憶し、水平メモリ手段と垂直メモリ手段と
は、それぞれの方向の画素サイズに対応したメモリパタ
ーンを記憶している。比較手段は、水平、垂直方向のメ
モリパターンを比較する。この比較結果に基づき、マル
チプレクサ手段は、複数のフレームメモリ手段のディジ
タル画素出力信号を選択出力する。水平、垂直方向のメ
モリパターンは、システムコントロール手段によって、
それぞれプログラマブルに更新される。このようなディ
ジタル方式を採用することによって、本発明に係るワイ
プ効果発生装置は、複雑なワイプ効果を安価に実現でき
るという効果がある。

【図面の簡単な説明】

【図１】本発明のワイプ効果発生装置の実施例の概略構
成を示すブロック図である。

【図２】図１における外部映像モニタのピクセルと、水
平メモリおよび垂直メモリの各ビットとの対応を示す概
念図である。

【図３】図２において、外部映像モニタの表示画像を垂
直ワイプするために垂直メモリのビットパターンを一定
期間毎に更新する状況を概念的に表わした図である。

【図４】図３における垂直ワイプの状況を示した図であ
る。

【図５】図２において、水平メモリのビットパターンを
外部映像モニタの水平走査タイミングに合わせて更新
し、菱型ワイプを発生させた例を示す図である。

【符号の説明】

10 ワイプ効果発生装置 12 システムコントローラ 14 フレームメモリ(0) 16 フレームメモリ(1) 18 水平メモリ 20 垂直メモリ 22 比較回路 24 マルチプレクサ 26 D/A変換器

Claims (2)

【特許請求の範囲】
1. 【請求項１】 映像モニタ上で種々の映像のワイプを行
   うワイプ効果発生装置において、該装置は、 複数の画像のディジタル画素記憶に対応した複数のフレ
   ームメモリ手段と、 映像モニタ表示面の水平方向の画素サイズに対応し、メ
   モリパターンを蓄積する水平メモリ手段と、 映像モニタ表示面の垂直方向の画素サイズに対応し、メ
   モリパターンを蓄積する垂直メモリ手段と、 前記水平メモリ手段および前記垂直メモリ手段の各メモ
   リパターンを比較する比較手段と、 該比較手段の比較結果に基づき、前記複数のフレームメ
   モリ手段のいずれかからのディジタル画素出力信号を選
   択的に出力するマルチプレクサ手段と、 前記フレームメモリ手段、水平メモリ手段、垂直メモリ
   手段、比較手段およびマルチプレクサ手段の動作を制御
   して、画像信号の水平および垂直方向の順次走査に従っ
   て前記水平メモリ手段および垂直メモリ手段からメモリ
   パターンを読み出し、それによる前記比較手段の比較結
   果によって前記マルチプレクサ手段を通して前記複数の
   フレームメモリ手段のいずれかからディジタル画素出力
   信号を選択的に出力させるシステムコントロール手段と
   を含むことを特徴とするワイプ効果発生装置。
2. 【請求項２】 請求項１に記載のワイプ効果発生装置に
   おいて、前記水平メモリ手段と前記垂直メモリ手段の有
   する各メモリパターンは、前記システムコントロール手
   段によって、前記走査に応じて更新されることを特徴と
   するワイプ効果発生装置。