JP3409927B2 - 液晶ドライバの階調制御方式 - Google Patents
液晶ドライバの階調制御方式Info
- Publication number
- JP3409927B2 JP3409927B2 JP26935194A JP26935194A JP3409927B2 JP 3409927 B2 JP3409927 B2 JP 3409927B2 JP 26935194 A JP26935194 A JP 26935194A JP 26935194 A JP26935194 A JP 26935194A JP 3409927 B2 JP3409927 B2 JP 3409927B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display
- selecting
- data
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、メモリを内蔵した液晶
ドライバと、メモリ内蔵液晶ドライバを使用した液晶デ
ィスプレイと、メモリ内蔵液晶ドライバを使用した階調
表示方式に関する。
ドライバと、メモリ内蔵液晶ドライバを使用した液晶デ
ィスプレイと、メモリ内蔵液晶ドライバを使用した階調
表示方式に関する。
【０００２】
【従来の技術】従来の表示メモリを内蔵する液晶ドライ
バで用いていた階調表示方式は、特許受付番号Ｄ９３０
１２６０１Ａの様なフレームレートコントロール方式
（以下ＦＲＣと略す）を用いていた。この場合の階調レ
ベルは白、明灰色、暗灰色、黒の４階調であり、これを
実現するためのＦＲＣ表示パターンは固定となってい
た。
バで用いていた階調表示方式は、特許受付番号Ｄ９３０
１２６０１Ａの様なフレームレートコントロール方式
（以下ＦＲＣと略す）を用いていた。この場合の階調レ
ベルは白、明灰色、暗灰色、黒の４階調であり、これを
実現するためのＦＲＣ表示パターンは固定となってい
た。
【０００３】従来例を図２、図３、図４を用いて説明す
る。
る。
【０００４】図２は、階調表示方式として４階調表示の
ＦＲＣ方式を用いた、従来の液晶ドライバを使用する液
晶ディスプレイのブロック図である。
ＦＲＣ方式を用いた、従来の液晶ドライバを使用する液
晶ディスプレイのブロック図である。
【０００５】図２で２０１は従来の液晶ドライバであ
り、出力数を１６０ビットとする。１０２はアドレスを
転送するアドレスバス、１０３は表示データを転送する
データバス、１０４は制御信号を転送する制御信号バス
である。１０５はタイミング制御回路、１０６はタイミ
ング信号、１０７はラインカウンタ、１０８はラインア
ドレスバス、１０９はロウアドレスセレクタ、１１０は
ロウアドレスバス、１１１はロウアドレスデコーダ、１
１２はロウアドレスデコーダ１１１によってデコードさ
れたデコード信号を転送する信号バスである。１１３は
カラムアドレスデコーダ、１１４はカラムアドレスデコ
ーダ１１３によってデコードされたデコード信号を転送
する信号バスである。１１５はＩ／Ｏポートであり、表
示データの入出力を制御する。１１６は信号バスであ
る。１１７はメモリセル、１１８はメモリセル１１７か
ら表示命令にしたがって出力された１６０画素分の表示
データを転送するデータバスである。２０２はＦＲＣパ
ターン生成回路、２０３はＦＲＣ表示パターンを転送す
る信号バス、２０４はＦＲＣ回路であり、階調表示デー
タに対応したＦＲＣパターンを選択し、ＦＲＣ表示デー
タとして出力する。１２９はＦＲＣ回路２０４で選択さ
れた１ライン分のＦＲＣ表示データを転送するデータバ
ス、１３０はタイミング信号、１３１はラッチであり、
１ライン分のＦＲＣ表示データを同時にラッチする。１
３２はラッチ１３１から出力されるＦＲＣ表示データを
転送するデータバス、１３３はレベルシフタ、１３４は
レベルシフタ１３３で電圧レベルがシフトされたＦＲＣ
表示データを転送するデータバス、１３５は電圧セレク
タ、１３６は電圧セレクタ１３５で選択された液晶印加
電圧を出力する出力電圧線である。１３７は走査回路、
１３８は走査回路で生成された走査信号を転送する走査
信号線、１３９は液晶パネルであり、解像度を１６０ド
ット×２４０ラインとする。１４０は電源回路、１４１
は走査回路を駆動する電圧を転送する駆動電圧線、１４
２は液晶駆動電圧を転送する電圧線である。
り、出力数を１６０ビットとする。１０２はアドレスを
転送するアドレスバス、１０３は表示データを転送する
データバス、１０４は制御信号を転送する制御信号バス
である。１０５はタイミング制御回路、１０６はタイミ
ング信号、１０７はラインカウンタ、１０８はラインア
ドレスバス、１０９はロウアドレスセレクタ、１１０は
ロウアドレスバス、１１１はロウアドレスデコーダ、１
１２はロウアドレスデコーダ１１１によってデコードさ
れたデコード信号を転送する信号バスである。１１３は
カラムアドレスデコーダ、１１４はカラムアドレスデコ
ーダ１１３によってデコードされたデコード信号を転送
する信号バスである。１１５はＩ／Ｏポートであり、表
示データの入出力を制御する。１１６は信号バスであ
る。１１７はメモリセル、１１８はメモリセル１１７か
ら表示命令にしたがって出力された１６０画素分の表示
データを転送するデータバスである。２０２はＦＲＣパ
ターン生成回路、２０３はＦＲＣ表示パターンを転送す
る信号バス、２０４はＦＲＣ回路であり、階調表示デー
タに対応したＦＲＣパターンを選択し、ＦＲＣ表示デー
タとして出力する。１２９はＦＲＣ回路２０４で選択さ
れた１ライン分のＦＲＣ表示データを転送するデータバ
ス、１３０はタイミング信号、１３１はラッチであり、
１ライン分のＦＲＣ表示データを同時にラッチする。１
３２はラッチ１３１から出力されるＦＲＣ表示データを
転送するデータバス、１３３はレベルシフタ、１３４は
レベルシフタ１３３で電圧レベルがシフトされたＦＲＣ
表示データを転送するデータバス、１３５は電圧セレク
タ、１３６は電圧セレクタ１３５で選択された液晶印加
電圧を出力する出力電圧線である。１３７は走査回路、
１３８は走査回路で生成された走査信号を転送する走査
信号線、１３９は液晶パネルであり、解像度を１６０ド
ット×２４０ラインとする。１４０は電源回路、１４１
は走査回路を駆動する電圧を転送する駆動電圧線、１４
２は液晶駆動電圧を転送する電圧線である。
【０００６】図３は図２記載の液晶ドライバ２０１のう
ち、ＦＲＣパターン２０２と、ＦＲＣ回路２０４の詳細
なブロック図である。
ち、ＦＲＣパターン２０２と、ＦＲＣ回路２０４の詳細
なブロック図である。
【０００７】図３で、１１８はメモリセル１１７から出
力されるデータを転送する下位ビットデータバス、上位
ビットデータバスである。３０１，３０２はＦＲＣパタ
ーン生成回路２０２に内蔵されているＦＲＣパターンで
あり、３０１は明るい灰色を示す階調１であり、３０２
は暗い灰色を示す階調２である。２０３はＦＲＣパター
ン３０１，３０２を転送する信号バス、３０３−１から
３０３−ｎはＦＲＣパターン選択回路である。３０４は
スイッチであり、下位ビットデータに従ってＦＲＣパタ
ーン３０１，３０２を選択する。３０５はスイッチ３０
４で選択されたＦＲＣパターンを転送する信号線、３０
６はＥＯＲ素子、３０７は制御信号、３０８はスイッチ
であり、制御信号３０７により、ＦＲＣパターンと上位
ビットデータを選択する。１２９はデータバスである。
力されるデータを転送する下位ビットデータバス、上位
ビットデータバスである。３０１，３０２はＦＲＣパタ
ーン生成回路２０２に内蔵されているＦＲＣパターンで
あり、３０１は明るい灰色を示す階調１であり、３０２
は暗い灰色を示す階調２である。２０３はＦＲＣパター
ン３０１，３０２を転送する信号バス、３０３−１から
３０３−ｎはＦＲＣパターン選択回路である。３０４は
スイッチであり、下位ビットデータに従ってＦＲＣパタ
ーン３０１，３０２を選択する。３０５はスイッチ３０
４で選択されたＦＲＣパターンを転送する信号線、３０
６はＥＯＲ素子、３０７は制御信号、３０８はスイッチ
であり、制御信号３０７により、ＦＲＣパターンと上位
ビットデータを選択する。１２９はデータバスである。
【０００８】図４は従来のＦＲＣを用いた場合の表示パ
ターンである。
ターンである。
【０００９】これより、図２から詳細な説明をする。
【００１０】アドレスバス１０１を介して転送されるロ
ウアドレスは、ロウアドレスセレクタ１０９を介して、
ロウアドレスデコーダ１１１でデコードされる。デコー
ドされたロウアドレスは、デコード信号として信号線１
１２を介してメモリセル１１７に転送される。同様に、
デコードされたカラムアドレスは、デコード信号とし
て、信号線１１４からＩ／Ｏポート１１５に転送され
る。データバス１０３を介してＩ／Ｏポート１１５に転
送された表示データは、カラムアドレスデコーダ１１３
とＩ／Ｏポート１１５で選択された箇所のメモリセル１
１７に記憶される。データバス１１８を介して転送され
る表示データは、ＦＲＣ回路２０４でＦＲＣパターンを
選択し、ＦＲＣ表示データがデータバス１２９へ出力さ
れる。ここで、ＦＲＣパターン生成回路２０２、ＦＲＣ
回路２０４について、図３を用いて説明する。
ウアドレスは、ロウアドレスセレクタ１０９を介して、
ロウアドレスデコーダ１１１でデコードされる。デコー
ドされたロウアドレスは、デコード信号として信号線１
１２を介してメモリセル１１７に転送される。同様に、
デコードされたカラムアドレスは、デコード信号とし
て、信号線１１４からＩ／Ｏポート１１５に転送され
る。データバス１０３を介してＩ／Ｏポート１１５に転
送された表示データは、カラムアドレスデコーダ１１３
とＩ／Ｏポート１１５で選択された箇所のメモリセル１
１７に記憶される。データバス１１８を介して転送され
る表示データは、ＦＲＣ回路２０４でＦＲＣパターンを
選択し、ＦＲＣ表示データがデータバス１２９へ出力さ
れる。ここで、ＦＲＣパターン生成回路２０２、ＦＲＣ
回路２０４について、図３を用いて説明する。
【００１１】ＦＲＣパターン生成回路２０２では、ＦＲ
Ｃパターン３０１，３０２に、それぞれ白から黒までの
４階調のうち、明るい灰色である階調１と、暗い灰色で
ある階調２を表示するＦＲＣパターンが格納されてい
る。ＦＲＣパターンは、図４の様になっている。表示デ
ータの上位ビット、下位ビットが００の時、黒が表示さ
れ、０１の時、階調１が表示され、１０の時、階調２が
表示され、１１の時、白が表示される。ＦＲＣパターン
は、３×３ドットを１単位とする。階調１を表示する場
合は、３×３ドットのうち３ドットを非点灯とし、他の
ドットを点灯とする。非点灯とするドットは、１フレー
ム目は、１行目は１番目の画素、２行目は２番目の画
素、３行目は３番目の画素とする。２フレーム目では、
各行で１画素ずつ右にシフトし、１行目は２番目の画
素、２行目は３番目の画素、３行目は１番目の画素を非
点灯とする。３フレーム目も同様にして、１行目は３番
目の画素、２行目は１番目の画素、３行目は２番目の画
素を非点灯とし、これを繰り返す。階調２を表示する場
合は、階調１で点灯とした画素を非点灯、非点灯とした
画素を点灯とすればよい。白又は黒を表示する場合は、
全画素を点灯又は非点灯とする。したがって、点灯して
いる画素数が白、階調１、階調２、黒で９，６，３，０
となっているので、４階調表示となる。
Ｃパターン３０１，３０２に、それぞれ白から黒までの
４階調のうち、明るい灰色である階調１と、暗い灰色で
ある階調２を表示するＦＲＣパターンが格納されてい
る。ＦＲＣパターンは、図４の様になっている。表示デ
ータの上位ビット、下位ビットが００の時、黒が表示さ
れ、０１の時、階調１が表示され、１０の時、階調２が
表示され、１１の時、白が表示される。ＦＲＣパターン
は、３×３ドットを１単位とする。階調１を表示する場
合は、３×３ドットのうち３ドットを非点灯とし、他の
ドットを点灯とする。非点灯とするドットは、１フレー
ム目は、１行目は１番目の画素、２行目は２番目の画
素、３行目は３番目の画素とする。２フレーム目では、
各行で１画素ずつ右にシフトし、１行目は２番目の画
素、２行目は３番目の画素、３行目は１番目の画素を非
点灯とする。３フレーム目も同様にして、１行目は３番
目の画素、２行目は１番目の画素、３行目は２番目の画
素を非点灯とし、これを繰り返す。階調２を表示する場
合は、階調１で点灯とした画素を非点灯、非点灯とした
画素を点灯とすればよい。白又は黒を表示する場合は、
全画素を点灯又は非点灯とする。したがって、点灯して
いる画素数が白、階調１、階調２、黒で９，６，３，０
となっているので、４階調表示となる。
【００１２】再び図３に戻って説明する。
【００１３】各ＦＲＣパターン選択回路３０３のＥＯＲ
素子３０６には、各々の回路に対応する下位ビットデー
タ、上位ビットデータがデータバス１１８を介して入力
され、出力信号である制御信号が、信号線３０７を介し
てスイッチ３０８に出力される。制御信号は上位ビット
データ、下位ビットデータが００又は１１の時０であ
り、０１又は１０の時１である。スイッチ３０８は、信
号線３０７から転送される制御信号が０の時、上位ビッ
トデータを選択し、１の時、信号線３０５を介して入力
されているＦＲＣパターンが選択される。以上の動作に
より、表示データの上位ビット、下位ビットが１１の時
は、スイッチ３０４で上位ビットデータが選択され、白
が表示される。００の時は、同様に、上位ビットデータ
が選択され、黒が表示される。１０の時は、スイッチ３
０４でＦＲＣパターン３０１が選択され、スイッチ３０
８でＦＲＣパターン３０１が選択されるので、階調１が
表示され、０１の時は、スイッチ３０４でＦＲＣパター
ン３０２が選択されるので、階調２が表示される。
素子３０６には、各々の回路に対応する下位ビットデー
タ、上位ビットデータがデータバス１１８を介して入力
され、出力信号である制御信号が、信号線３０７を介し
てスイッチ３０８に出力される。制御信号は上位ビット
データ、下位ビットデータが００又は１１の時０であ
り、０１又は１０の時１である。スイッチ３０８は、信
号線３０７から転送される制御信号が０の時、上位ビッ
トデータを選択し、１の時、信号線３０５を介して入力
されているＦＲＣパターンが選択される。以上の動作に
より、表示データの上位ビット、下位ビットが１１の時
は、スイッチ３０４で上位ビットデータが選択され、白
が表示される。００の時は、同様に、上位ビットデータ
が選択され、黒が表示される。１０の時は、スイッチ３
０４でＦＲＣパターン３０１が選択され、スイッチ３０
８でＦＲＣパターン３０１が選択されるので、階調１が
表示され、０１の時は、スイッチ３０４でＦＲＣパター
ン３０２が選択されるので、階調２が表示される。
【００１４】
【発明が解決しようとする課題】上記従来技術はＦＲＣ
の階調レベルが４階調でその表示パターンが図４記載の
ように、白、明灰色、暗灰色、黒に固定されていた。そ
のため、液晶の特性による輝度変化にあわせ、階調レベ
ルの設定を変える事ができなかった。
の階調レベルが４階調でその表示パターンが図４記載の
ように、白、明灰色、暗灰色、黒に固定されていた。そ
のため、液晶の特性による輝度変化にあわせ、階調レベ
ルの設定を変える事ができなかった。
【００１５】また、上記従来技術は階調設定が一定であ
ることから、垂直方向の画面領域で異なる階調設定をす
る事ができなかった。
ることから、垂直方向の画面領域で異なる階調設定をす
る事ができなかった。
【００１６】また、上記従来技術は階調設定が一定であ
ることから、水平方向の画面領域で異なる階調設定をす
る事ができなかった。
ることから、水平方向の画面領域で異なる階調設定をす
る事ができなかった。
【００１７】
【課題を解決するための手段】上記目的を達成するため
に、本発明ではＦＲＣパターン生成回路とＦＲＣセレク
タ回路の間に階調設定レジスタ、階調設定セレクタ、タ
イミング制御回路を設け、ＦＲＣパターン生成回路より
発生するＦＲＣパターンから階調設定レジスタに設定さ
れた値に応じて階調設定セレクタで階調を選択する。こ
れにより複数のＦＲＣパターンから、任意のＦＲＣパタ
ーンを選択して表示することが可能になる。
に、本発明ではＦＲＣパターン生成回路とＦＲＣセレク
タ回路の間に階調設定レジスタ、階調設定セレクタ、タ
イミング制御回路を設け、ＦＲＣパターン生成回路より
発生するＦＲＣパターンから階調設定レジスタに設定さ
れた値に応じて階調設定セレクタで階調を選択する。こ
れにより複数のＦＲＣパターンから、任意のＦＲＣパタ
ーンを選択して表示することが可能になる。
【００１８】また、上記目的を達成するために、本発明
ではＦＲＣパターン生成回路とＦＲＣセレクタ回路の間
に階調設定レジスタと階調設定セレクタ、タイミング制
御回路、階調領域分割レジスタ、階調領域分割デコー
ダ、階調領域分割セレクタ、階調パレットを設ける。Ｆ
ＲＣパターン生成回路より発生するＦＲＣパターンから
階調設定レジスタに設定された値に応じて階調設定セレ
クタで階調を選択する。複数の階調パレットには分割領
域ごとにＦＲＣパターンを設定しておく。そして、階調
領域分割レジスタに設定されたライン数に応じて、階調
領域分割セレクタにより、前述の複数の階調パレットか
ら一つを選びだす。ここで選ばれた階調パレットに設定
されたＦＲＣパターンが階調セレクタに送られる。これ
により、階調領域分割レジスタに設定されたライン数に
応じ、画面を垂直方向に分割した領域で、各々階調パレ
ットに応じた階調を設定できる。
ではＦＲＣパターン生成回路とＦＲＣセレクタ回路の間
に階調設定レジスタと階調設定セレクタ、タイミング制
御回路、階調領域分割レジスタ、階調領域分割デコー
ダ、階調領域分割セレクタ、階調パレットを設ける。Ｆ
ＲＣパターン生成回路より発生するＦＲＣパターンから
階調設定レジスタに設定された値に応じて階調設定セレ
クタで階調を選択する。複数の階調パレットには分割領
域ごとにＦＲＣパターンを設定しておく。そして、階調
領域分割レジスタに設定されたライン数に応じて、階調
領域分割セレクタにより、前述の複数の階調パレットか
ら一つを選びだす。ここで選ばれた階調パレットに設定
されたＦＲＣパターンが階調セレクタに送られる。これ
により、階調領域分割レジスタに設定されたライン数に
応じ、画面を垂直方向に分割した領域で、各々階調パレ
ットに応じた階調を設定できる。
【００１９】また、上記目的を達成するために、本発明
ではＦＲＣパターン生成回路とＦＲＣセレクタ回路の間
に階調設定レジスタ、階調設定セレクタ、階調領域分割
レジスタ、タイミング制御回路、階調領域分割デコー
ダ、階調領域分割セレクタ、階調パレットを設ける。ま
た、階調領域分割セレクタは出力回路複数個毎に設け
る。ＦＲＣパターン生成回路より発生するＦＲＣパター
ンから階調設定レジスタに設定された値に応じて階調設
定セレクタで階調を選択する。この時、階調領域設定レ
ジスタの値に応じて、出力回路複数個で構成する領域を
前述の複数の階調パレットのうちどちらを選択するかを
決める信号をデコーダにより発生する。これにより、画
面を水平方向に分割した領域の階調を各々階調パレット
に応じた階調を設定できる。
ではＦＲＣパターン生成回路とＦＲＣセレクタ回路の間
に階調設定レジスタ、階調設定セレクタ、階調領域分割
レジスタ、タイミング制御回路、階調領域分割デコー
ダ、階調領域分割セレクタ、階調パレットを設ける。ま
た、階調領域分割セレクタは出力回路複数個毎に設け
る。ＦＲＣパターン生成回路より発生するＦＲＣパター
ンから階調設定レジスタに設定された値に応じて階調設
定セレクタで階調を選択する。この時、階調領域設定レ
ジスタの値に応じて、出力回路複数個で構成する領域を
前述の複数の階調パレットのうちどちらを選択するかを
決める信号をデコーダにより発生する。これにより、画
面を水平方向に分割した領域の階調を各々階調パレット
に応じた階調を設定できる。
【００２０】
【作用】階調設定レジスタはＦＲＣパターン生成回路で
設定されたＦＲＣパターンのうちから一つを指定する作
用をし、階調設定セレクタは階調設定レジスタで指定さ
れたＦＲＣパターンを選択する作用をし、階調パレット
は階調を任意に設定する作用をし、階調領域分割レジス
タは階調分割を行う際の垂直方向の境のライン数、また
はドット数を指定する作用をし、階調領域分割デコーダ
は階調領域分割レジスタで指定されたライン数、ドット
数に応じ制御信号を発生する作用をし、階調領域分割セ
レクタは階調領域分割レジスタで指定されたライン数、
ドット数に応じ異なる階調に設定された複数の階調パレ
ットを切り替える作用をし、階調領域分割デコーダは階
調領域分割レジスタの値に応じた選択信号を発生する作
用をする。
設定されたＦＲＣパターンのうちから一つを指定する作
用をし、階調設定セレクタは階調設定レジスタで指定さ
れたＦＲＣパターンを選択する作用をし、階調パレット
は階調を任意に設定する作用をし、階調領域分割レジス
タは階調分割を行う際の垂直方向の境のライン数、また
はドット数を指定する作用をし、階調領域分割デコーダ
は階調領域分割レジスタで指定されたライン数、ドット
数に応じ制御信号を発生する作用をし、階調領域分割セ
レクタは階調領域分割レジスタで指定されたライン数、
ドット数に応じ異なる階調に設定された複数の階調パレ
ットを切り替える作用をし、階調領域分割デコーダは階
調領域分割レジスタの値に応じた選択信号を発生する作
用をする。
【００２１】
【実施例】本発明の第一の実施例を図１、図５、図６、
図７を用いて説明する。
図７を用いて説明する。
【００２２】図１は、本発明の液晶ドライバを使用した
液晶ディスプレイのブロック図である。
液晶ディスプレイのブロック図である。
【００２３】図１で、１０１は本発明の液晶ドライバで
あり、出力数を１６０ビットとする。１０２はアドレス
を転送するアドレスバス、１０３は表示データを転送す
るデータバス、１０４は制御信号を転送する制御信号バ
スである。１０５はタイミング制御回路、１０６はタイ
ミング信号、１０７はラインカウンタ、１０８はライン
アドレスバス、１０９はロウアドレスセレクタ、１１０
はロウアドレスバス、１１１はロウアドレスデコーダ、
１１２はロウアドレスデコーダ１１１によってデコード
されたデコード信号を転送する信号バスである。１１３
はカラムアドレスデコーダ、１１４はカラムアドレスデ
コーダ１１３によってデコードされたデコード信号を転
送する信号バスである。１１５はＩ／Ｏポートであり、
表示データの入出力を制御する。１１６は信号バスであ
る。１１７はメモリセル、１１８はメモリセル１１７か
ら表示命令にしたがって出力された１６０ビット分の表
示データを転送するデータバスである。１１９はタイミ
ング信号、１２０はＦＲＣパターン生成回路、１２１は
ＦＲＣ表示パターンを転送する信号線、１２２はタイミ
ング制御回路、１２３はタイミング信号、１２４は階調
設定レジスタ、１２５はデータバス、１２６は階調設定
セレクタ、１２７はデータバス、１２８はＦＲＣ回路で
あり、階調表示データに対応したＦＲＣパターンを選択
し、ＦＲＣ表示データとして出力する。１２９はＦＲＣ
回路２０４で選択された１ライン分のＦＲＣ表示データ
を転送するデータバス、１３０はタイミング信号、１３
１はラッチであり、１ライン分のＦＲＣ表示データを同
時にラッチする。１３２はラッチ１３１から出力される
ＦＲＣ表示データを転送するデータバス、１３３はレベ
ルシフタ、１３４はレベルシフタ１３３で電圧レベルが
シフトされたＦＲＣ表示データを転送するデータバス、
１３５は電圧セレクタ、１３６は電圧セレクタ１３５で
選択された液晶印加電圧を液晶パネル１４０に供給する
出力電圧線である。１３７は走査回路、１３８は走査回
路で生成された走査信号を転送する走査信号線、１３９
は液晶パネルであり、解像度を１６０ドット×２４０ラ
インとする。１４０は電源回路、１４１は走査回路を駆
動する電圧を転送する駆動電圧線、１４２は液晶駆動電
圧を転送する電圧線である。１４３は階調パレットであ
る。
あり、出力数を１６０ビットとする。１０２はアドレス
を転送するアドレスバス、１０３は表示データを転送す
るデータバス、１０４は制御信号を転送する制御信号バ
スである。１０５はタイミング制御回路、１０６はタイ
ミング信号、１０７はラインカウンタ、１０８はライン
アドレスバス、１０９はロウアドレスセレクタ、１１０
はロウアドレスバス、１１１はロウアドレスデコーダ、
１１２はロウアドレスデコーダ１１１によってデコード
されたデコード信号を転送する信号バスである。１１３
はカラムアドレスデコーダ、１１４はカラムアドレスデ
コーダ１１３によってデコードされたデコード信号を転
送する信号バスである。１１５はＩ／Ｏポートであり、
表示データの入出力を制御する。１１６は信号バスであ
る。１１７はメモリセル、１１８はメモリセル１１７か
ら表示命令にしたがって出力された１６０ビット分の表
示データを転送するデータバスである。１１９はタイミ
ング信号、１２０はＦＲＣパターン生成回路、１２１は
ＦＲＣ表示パターンを転送する信号線、１２２はタイミ
ング制御回路、１２３はタイミング信号、１２４は階調
設定レジスタ、１２５はデータバス、１２６は階調設定
セレクタ、１２７はデータバス、１２８はＦＲＣ回路で
あり、階調表示データに対応したＦＲＣパターンを選択
し、ＦＲＣ表示データとして出力する。１２９はＦＲＣ
回路２０４で選択された１ライン分のＦＲＣ表示データ
を転送するデータバス、１３０はタイミング信号、１３
１はラッチであり、１ライン分のＦＲＣ表示データを同
時にラッチする。１３２はラッチ１３１から出力される
ＦＲＣ表示データを転送するデータバス、１３３はレベ
ルシフタ、１３４はレベルシフタ１３３で電圧レベルが
シフトされたＦＲＣ表示データを転送するデータバス、
１３５は電圧セレクタ、１３６は電圧セレクタ１３５で
選択された液晶印加電圧を液晶パネル１４０に供給する
出力電圧線である。１３７は走査回路、１３８は走査回
路で生成された走査信号を転送する走査信号線、１３９
は液晶パネルであり、解像度を１６０ドット×２４０ラ
インとする。１４０は電源回路、１４１は走査回路を駆
動する電圧を転送する駆動電圧線、１４２は液晶駆動電
圧を転送する電圧線である。１４３は階調パレットであ
る。
【００２４】図５は図１に記載した階調パレット１４３
のブロック図である。
のブロック図である。
【００２５】図５で、５０１−１から５０１−４は階調
設定レジスタ、５０２−１から５０２−４は階調設定セ
レクタである。
設定レジスタ、５０２−１から５０２−４は階調設定セ
レクタである。
【００２６】図６は本発明のＦＲＣパターン例である。
【００２７】図７は実施例１における階調設定レジスタ
とアドレス、データの対応である。
とアドレス、データの対応である。
【００２８】図１の液晶ディスプレイ構成図を用いて、
本発明の液晶ドライバの動作を説明する。
本発明の液晶ドライバの動作を説明する。
【００２９】アドレスバス１０２を介して転送されるロ
ウアドレスは、ロウアドレスセレクタ１０９を介して、
ロウアドレスデコーダ１１１でデコードされる。デコー
ドされたロウアドレスは、デコード信号として信号線１
１２を介してメモリセル１１７に転送される。同様に、
デコードされたカラムアドレスは、デコード信号とし
て、信号線１１４からメモリセル１１７に転送される。
データバス１０３を介してＩ／Ｏポート１１５に転送さ
れた表示データは、カラムアドレスデコーダ１１３とＩ
／Ｏポート１１５で選択された箇所のメモリセル１１７
に記憶される。データバス１１８を介して転送される表
示データは、ＦＲＣ回路１２８でＦＲＣパターンを選択
し、ＦＲＣ表示データがデータバス１２９へ出力され
る。ここで、ＦＲＣパターンの設定を任意に行うＦＲＣ
のパレット化について図５を用いて説明をする。まず、
階調レジスタ１２４は５０１−１から５０１−４の様に
３ビットのレジスタが４個の構成となっている。このレ
ジスタの値の設定方法について説明する。レジスタデー
タのデータバスとしてデータバス１０３を、書き込みク
ロックとしてタイミング制御回路１２２のクロックを利
用する。書き込みクロックの発生条件としてアドレスバ
ス１０２のアドレスを利用する。書き込みの際には、図
７のように一度にレジスタ二つ分の信号を書き込む。よ
って、四つのレジスタを書き込むには２度の書き込みク
ロックを発生すればよい。書き込みクロックの発生条件
として、１６ビットのアドレスがあるアドレスとなった
ときに書き込みクロックをクロック生成回路１２２で発
生すればよい。この際使用するアドレスとして、液晶パ
ネルの駆動に関係のないアドレスＦＦＦＦｈｅｘ等を利
用する。このアドレスとレジスタとの対応を図７に示
す。以上のような、データ、書き込みクロックを用いて
階調設定レジスタ１２４の値を設定する。再び図５に戻
って説明する。ＦＲＣパターン生成回路１２０では図６
のような７階調のＦＲＣ表示信号を発生している。ここ
で、図６用いてＦＲＣ表示パターンについて説明する。
ＦＲＣ表示パターンは３＊２ドットを一単位とし６つの
ドットの点灯、非点灯の比率が各階調番号により図６の
ように、６：０から０：６まで変化したものを用いる。
この、点灯、非点灯の比率により階調を表現する。再び
図５に戻って説明する。第２の実施例では、図６で説明
したような７階調のＦＲＣ表示信号と階調設定レジスタ
１２４の値を図６のように対応づけることにより、階調
設定セレクタ１２６で階調の選択を行なう。階調設定セ
レクタは５０２−１から５０２−４の様に４個あり、そ
れぞれ７階調のうちから前述のように任意の階調を設定
できる。以後、このような階調設定レジスタ１２４と階
調設定セレクタ１２６とタイミング制御回路１２２をあ
わせて階調パレット１４３と呼ぶ。階調パレット１４３
で設定された４階調はメモリセル１１７の表示信号２ビ
ットに対応づけられ、タイミング制御回路１０５から表
示アクセスを行う制御信号が出力されると、指定された
ロウアドレスを持つ１６０ビット分の表示データが、デ
ータバス１１８を介してＦＲＣ回路１２８で階調パレッ
トで設定された４階調のＦＲＣ表示データに変換され、
同時にラッチ１３１に転送され、ラッチ１３１は１６０
ビット分の表示データを同時にラッチする。ラッチ１３
１にラッチされた表示データは、データバス１３２を介
してレベルシフタ１３３に転送され、液晶印加電圧に対
応した電圧レベルにシフトされる。レベルシフトされた
表示データは、データバス１３４を介して電圧セレクタ
１３５に転送され、データに対応した液晶印加電圧を選
択する。選択された液晶印加電圧は、出力電圧線１３６
から液晶パネル１４０に供給される。この様に、メモリ
内蔵液晶ドライバにＦＲＣパターン生成回路１２０、階
調設定パレット１４３、階調設定レジスタ１２４、階調
設定セレクタ１２６、タイミング制御回路１２２、ＦＲ
Ｃ回路１２８を設けることで、ＦＲＣによる４階調表示
が行なえ、さらに階調をパレット化し４階調を７階調の
なかの任意の階調に設定できる。また、ＦＲＣパター
ン、階調レジスタ、階調セレクタを増やすことで７階調
以上の階調数に対応できる。
ウアドレスは、ロウアドレスセレクタ１０９を介して、
ロウアドレスデコーダ１１１でデコードされる。デコー
ドされたロウアドレスは、デコード信号として信号線１
１２を介してメモリセル１１７に転送される。同様に、
デコードされたカラムアドレスは、デコード信号とし
て、信号線１１４からメモリセル１１７に転送される。
データバス１０３を介してＩ／Ｏポート１１５に転送さ
れた表示データは、カラムアドレスデコーダ１１３とＩ
／Ｏポート１１５で選択された箇所のメモリセル１１７
に記憶される。データバス１１８を介して転送される表
示データは、ＦＲＣ回路１２８でＦＲＣパターンを選択
し、ＦＲＣ表示データがデータバス１２９へ出力され
る。ここで、ＦＲＣパターンの設定を任意に行うＦＲＣ
のパレット化について図５を用いて説明をする。まず、
階調レジスタ１２４は５０１−１から５０１−４の様に
３ビットのレジスタが４個の構成となっている。このレ
ジスタの値の設定方法について説明する。レジスタデー
タのデータバスとしてデータバス１０３を、書き込みク
ロックとしてタイミング制御回路１２２のクロックを利
用する。書き込みクロックの発生条件としてアドレスバ
ス１０２のアドレスを利用する。書き込みの際には、図
７のように一度にレジスタ二つ分の信号を書き込む。よ
って、四つのレジスタを書き込むには２度の書き込みク
ロックを発生すればよい。書き込みクロックの発生条件
として、１６ビットのアドレスがあるアドレスとなった
ときに書き込みクロックをクロック生成回路１２２で発
生すればよい。この際使用するアドレスとして、液晶パ
ネルの駆動に関係のないアドレスＦＦＦＦｈｅｘ等を利
用する。このアドレスとレジスタとの対応を図７に示
す。以上のような、データ、書き込みクロックを用いて
階調設定レジスタ１２４の値を設定する。再び図５に戻
って説明する。ＦＲＣパターン生成回路１２０では図６
のような７階調のＦＲＣ表示信号を発生している。ここ
で、図６用いてＦＲＣ表示パターンについて説明する。
ＦＲＣ表示パターンは３＊２ドットを一単位とし６つの
ドットの点灯、非点灯の比率が各階調番号により図６の
ように、６：０から０：６まで変化したものを用いる。
この、点灯、非点灯の比率により階調を表現する。再び
図５に戻って説明する。第２の実施例では、図６で説明
したような７階調のＦＲＣ表示信号と階調設定レジスタ
１２４の値を図６のように対応づけることにより、階調
設定セレクタ１２６で階調の選択を行なう。階調設定セ
レクタは５０２−１から５０２−４の様に４個あり、そ
れぞれ７階調のうちから前述のように任意の階調を設定
できる。以後、このような階調設定レジスタ１２４と階
調設定セレクタ１２６とタイミング制御回路１２２をあ
わせて階調パレット１４３と呼ぶ。階調パレット１４３
で設定された４階調はメモリセル１１７の表示信号２ビ
ットに対応づけられ、タイミング制御回路１０５から表
示アクセスを行う制御信号が出力されると、指定された
ロウアドレスを持つ１６０ビット分の表示データが、デ
ータバス１１８を介してＦＲＣ回路１２８で階調パレッ
トで設定された４階調のＦＲＣ表示データに変換され、
同時にラッチ１３１に転送され、ラッチ１３１は１６０
ビット分の表示データを同時にラッチする。ラッチ１３
１にラッチされた表示データは、データバス１３２を介
してレベルシフタ１３３に転送され、液晶印加電圧に対
応した電圧レベルにシフトされる。レベルシフトされた
表示データは、データバス１３４を介して電圧セレクタ
１３５に転送され、データに対応した液晶印加電圧を選
択する。選択された液晶印加電圧は、出力電圧線１３６
から液晶パネル１４０に供給される。この様に、メモリ
内蔵液晶ドライバにＦＲＣパターン生成回路１２０、階
調設定パレット１４３、階調設定レジスタ１２４、階調
設定セレクタ１２６、タイミング制御回路１２２、ＦＲ
Ｃ回路１２８を設けることで、ＦＲＣによる４階調表示
が行なえ、さらに階調をパレット化し４階調を７階調の
なかの任意の階調に設定できる。また、ＦＲＣパター
ン、階調レジスタ、階調セレクタを増やすことで７階調
以上の階調数に対応できる。
【００３０】次に、表示画面を垂直方向複数の領域に分
け各々の領域に、階調方式として第１の実施例で述べ
た、パレット化されたＦＲＣ４階調を設定できる、垂直
方向階調領域分割である第２の実施例について図８、図
９を用いて説明する。
け各々の領域に、階調方式として第１の実施例で述べ
た、パレット化されたＦＲＣ４階調を設定できる、垂直
方向階調領域分割である第２の実施例について図８、図
９を用いて説明する。
【００３１】図８は実施例２における液晶ディスプレイ
のブロック図である。
のブロック図である。
【００３２】図８で、８０１は本実施例の液晶ドライ
バ、８０２は階調領域分割レジスタ、８０３はタイミン
グ制御回路、８０４はタイミング信号、８０５は階調領
域分割レジスタの値を転送するデータバス、８０６は階
調領域分割デコーダ、８０７は階調領域分割信号を転送
するデータバスである。また、８０８，８１０は第１の
実施例で示した階調パレット、８０９，８１１は階調パ
レットからの信号を転送するデータバス、８１２は階調
領域選択信号の値に応じて階調パレット８０８，８１０
からの信号８０９，８１１を切り替えてデータバス８１
３に転送する階調領域分割セレクタ、８１３は階調領域
分割セレクタからのＦＲＣパターン信号を転送するデー
タバスである。
バ、８０２は階調領域分割レジスタ、８０３はタイミン
グ制御回路、８０４はタイミング信号、８０５は階調領
域分割レジスタの値を転送するデータバス、８０６は階
調領域分割デコーダ、８０７は階調領域分割信号を転送
するデータバスである。また、８０８，８１０は第１の
実施例で示した階調パレット、８０９，８１１は階調パ
レットからの信号を転送するデータバス、８１２は階調
領域選択信号の値に応じて階調パレット８０８，８１０
からの信号８０９，８１１を切り替えてデータバス８１
３に転送する階調領域分割セレクタ、８１３は階調領域
分割セレクタからのＦＲＣパターン信号を転送するデー
タバスである。
【００３３】図９は実施例２における、液晶パネル１３
９の表示例である。
９の表示例である。
【００３４】図８を用いて、階調領域分割を行える液晶
ディスプレイの動作について説明する。
ディスプレイの動作について説明する。
【００３５】図８で階調領域分割レジスタ８０２はデー
タバス１０３から転送される信号の値に設定される。階
調領域選択デコーダ８０６では階調領域分割レジスタ８
０２と現在の駆動ライン数を比較して等しくなった時点
で階調領域選択信号の値をロウからハイに切り替える様
な動作をおこなう。また、二つの階調パレット８０８，
８１０には第一の実施例のように異なる４階調の設定を
する。そこで、階調領域分割セレクタ８１２で階調選択
デコーダ８０６から発生する階調選択信号の値に応じ
て、階調パレット８０８，８１０の切り替えを行い、デ
ータバス８１３を通り、ＦＲＣ回路１２９に転送され
る。以後の動作は、第一の実施例と同様になる。これに
より、階調領域分割レジスタ８０２に設定した表示ライ
ン数を境に、階調パレットの切り替えが可能となり、垂
直方向の階調領域分割が行える。本実施例２における、
液晶ディスプレイの表示例を図９に示す。このように、
本実施例２では垂直方向の各領域で同階調の表示パター
ンを表示しても異なる階調の表示が行える。また、階調
領域分割レジスタ、階調領域分割セレクタ、ＦＲＣパタ
ーンを増やすことによって、階調領域の分割数を増やす
ことができる。
タバス１０３から転送される信号の値に設定される。階
調領域選択デコーダ８０６では階調領域分割レジスタ８
０２と現在の駆動ライン数を比較して等しくなった時点
で階調領域選択信号の値をロウからハイに切り替える様
な動作をおこなう。また、二つの階調パレット８０８，
８１０には第一の実施例のように異なる４階調の設定を
する。そこで、階調領域分割セレクタ８１２で階調選択
デコーダ８０６から発生する階調選択信号の値に応じ
て、階調パレット８０８，８１０の切り替えを行い、デ
ータバス８１３を通り、ＦＲＣ回路１２９に転送され
る。以後の動作は、第一の実施例と同様になる。これに
より、階調領域分割レジスタ８０２に設定した表示ライ
ン数を境に、階調パレットの切り替えが可能となり、垂
直方向の階調領域分割が行える。本実施例２における、
液晶ディスプレイの表示例を図９に示す。このように、
本実施例２では垂直方向の各領域で同階調の表示パター
ンを表示しても異なる階調の表示が行える。また、階調
領域分割レジスタ、階調領域分割セレクタ、ＦＲＣパタ
ーンを増やすことによって、階調領域の分割数を増やす
ことができる。
【００３６】次に表示画面を水平方向に分割し、階調方
式として第１の実施例で述べた、パレット化されたＦＲ
Ｃ４階調を設定できる、水平方向画面分割である第３の
実施例について図１０、図１１、図１２を用いて説明す
る。
式として第１の実施例で述べた、パレット化されたＦＲ
Ｃ４階調を設定できる、水平方向画面分割である第３の
実施例について図１０、図１１、図１２を用いて説明す
る。
【００３７】図１０は実施例３における液晶ディスプレ
イのブロック図である。
イのブロック図である。
【００３８】図１０で、１００１は階調領域分割レジス
タ、１００２は階調領域分割レジスタの書き込み信号を
生成するクロック生成回路、１００３はクロック信号を
転送する信号バス、１００４はデータバス、１００５は
第３の実施例におけるＦＲＣ回路である。
タ、１００２は階調領域分割レジスタの書き込み信号を
生成するクロック生成回路、１００３はクロック信号を
転送する信号バス、１００４はデータバス、１００５は
第３の実施例におけるＦＲＣ回路である。
【００３９】図１１は図１０に記載したＦＲＣ回路１０
０５のブロック図である。
０５のブロック図である。
【００４０】図１１はＦＲＣ回路１００５のブロック図
である。図１１で、１１０１−１から１１０１−４は階
調領域分割セレクタ、１１０２はデータバス、１１０３
−１から１１０３−４はＦＲＣ出力回路である。
である。図１１で、１１０１−１から１１０１−４は階
調領域分割セレクタ、１１０２はデータバス、１１０３
−１から１１０３−４はＦＲＣ出力回路である。
【００４１】図１２は実施例３における液晶パネル１３
９の表示例である。
９の表示例である。
【００４２】図１０を用いて水平方向階調領域分割につ
いて説明をする。階調領域を分割する際の領域として
は、水平方向１６０ドットのうち、４０ドットずつ４領
域に分割を行う。この際、階調領域分割レジスタは各領
域１ビットずつ計４ビットを設ける。この１ビットの階
調設定レジスタの値によって第一の実施例と同様な二つ
の階調パレット８０７，８０９の選択を行う。まず階調
領域分割レジスタ１００１の設定方法について説明をす
る。この設定方法としては、第一の実施例で説明を行っ
た階調設定レジスタ１２４の設定方法を用いる。この際
クロック生成回路１２２の代わりにクロック生成回路１
００２を用いる。この様にして、階調領域分割レジスタ
１００１に設定された値はデータバス１００４を介して
ＦＲＣ回路１００５に転送される。ここで図１１を用い
て、ＦＲＣ回路の動作について説明する。階調パレット
８０８，８１０からデータバス８０９，８１１を介して
転送される２つのＦＲＣパターンは、四つの階調分割セ
レクタ１１０１−１から１１０１−４で、階調設定レジ
スタ１００１からデータバス１１０４を介して転送され
る信号によって選択される。ここで選択された、階調パ
レットがＦＲＣ出力回路１１０３−１から１１０３−４
で用いられ、メモリセル１１７からデータバス１１８を
介して転送される表示信号に応じた出力がデータバス１
２９へ転送される。これにより、四つの階調設定セレク
タに与えられた、ＦＲＣ出力回路の数４０出力ずつの領
域で水平方向の画面分割が行える。また図１２に、本実
施例３における液晶ディスプレイの表示例を示す。図１
２のように、水平方向に分割された複数の領域で、同階
調の表示パターンを表示しても異なる階調の表示が行え
る。また、階調領域分割レジスタ、階調領域分割セレク
タ、ＦＲＣ回路の数を増やすことにより、階調領域分割
を行う領域を増やすことができる。
いて説明をする。階調領域を分割する際の領域として
は、水平方向１６０ドットのうち、４０ドットずつ４領
域に分割を行う。この際、階調領域分割レジスタは各領
域１ビットずつ計４ビットを設ける。この１ビットの階
調設定レジスタの値によって第一の実施例と同様な二つ
の階調パレット８０７，８０９の選択を行う。まず階調
領域分割レジスタ１００１の設定方法について説明をす
る。この設定方法としては、第一の実施例で説明を行っ
た階調設定レジスタ１２４の設定方法を用いる。この際
クロック生成回路１２２の代わりにクロック生成回路１
００２を用いる。この様にして、階調領域分割レジスタ
１００１に設定された値はデータバス１００４を介して
ＦＲＣ回路１００５に転送される。ここで図１１を用い
て、ＦＲＣ回路の動作について説明する。階調パレット
８０８，８１０からデータバス８０９，８１１を介して
転送される２つのＦＲＣパターンは、四つの階調分割セ
レクタ１１０１−１から１１０１−４で、階調設定レジ
スタ１００１からデータバス１１０４を介して転送され
る信号によって選択される。ここで選択された、階調パ
レットがＦＲＣ出力回路１１０３−１から１１０３−４
で用いられ、メモリセル１１７からデータバス１１８を
介して転送される表示信号に応じた出力がデータバス１
２９へ転送される。これにより、四つの階調設定セレク
タに与えられた、ＦＲＣ出力回路の数４０出力ずつの領
域で水平方向の画面分割が行える。また図１２に、本実
施例３における液晶ディスプレイの表示例を示す。図１
２のように、水平方向に分割された複数の領域で、同階
調の表示パターンを表示しても異なる階調の表示が行え
る。また、階調領域分割レジスタ、階調領域分割セレク
タ、ＦＲＣ回路の数を増やすことにより、階調領域分割
を行う領域を増やすことができる。
【００４３】なお、第２の実施例、第３の実施例を同時
に用いることにより、垂直方向、水平方向両方で階調領
域分割表示が行える。この場合の液晶ディスプレイの表
示例を図１３に示す。
に用いることにより、垂直方向、水平方向両方で階調領
域分割表示が行える。この場合の液晶ディスプレイの表
示例を図１３に示す。
【００４４】図１３は実施例２と実施例３を組み合わせ
た場合の液晶パネル１３９の表示例である。
た場合の液晶パネル１３９の表示例である。
【００４５】なお、第２の実施例、第３の実施例で、複
数のドライバを用いて大きな液晶パネルの駆動を行う場
合、先に述べた階調領域設定レジスタ、階調領域分割レ
ジスタの設定時の指定アドレスを各ドライバに割り当て
ればよい。
数のドライバを用いて大きな液晶パネルの駆動を行う場
合、先に述べた階調領域設定レジスタ、階調領域分割レ
ジスタの設定時の指定アドレスを各ドライバに割り当て
ればよい。
【００４６】
【発明の効果】本発明の液晶ドライバによれば、ＦＲＣ
の階調レベルをプログラマブルにパレット化でき、液晶
の特性による輝度変化に合わせて階調レベルを変えるこ
とができ、高画質な階調表示が実現できる。
の階調レベルをプログラマブルにパレット化でき、液晶
の特性による輝度変化に合わせて階調レベルを変えるこ
とができ、高画質な階調表示が実現できる。
【００４７】本発明の液晶ドライバによれば、垂直方向
の画面領域で、各々異なるプログラマブルな階調設定が
でき、画面構成に沿った階調表示が実現できる。
の画面領域で、各々異なるプログラマブルな階調設定が
でき、画面構成に沿った階調表示が実現できる。
【００４８】本発明の液晶ドライバによれば、水平方向
の画面領域で、各々異なるプログラマブルな階調設定が
でき、画面構成に沿った階調表示が実現できる。
の画面領域で、各々異なるプログラマブルな階調設定が
でき、画面構成に沿った階調表示が実現できる。
【図１】本発明の階調パレットを内蔵した液晶ディスプ
レイのブロック図。
レイのブロック図。
【図２】従来の液晶ディスプレイのブロック図。
【図３】図２に記載したＦＲＣパターン生成回路２０２
及びＦＲＣ回路２０４ブロック図。
及びＦＲＣ回路２０４ブロック図。
【図４】従来のＦＲＣを用いた場合の表示パターンの説
明図。
明図。
【図５】図１に記載した階調パレット１４３のブロック
図。
図。
【図６】本発明のＦＲＣを用いた場合の表示パターンの
説明図。
説明図。
【図７】実施例１における階調設定レジスタとアドレ
ス、データの説明図。
ス、データの説明図。
【図８】実施例２における液晶ディスプレイのブロック
図。
図。
【図９】実施例２における液晶パネル１３９の表示例の
説明図。
説明図。
【図１０】実施例３における液晶ディスプレイのブロッ
ク図。
ク図。
【図１１】図６に記載したＦＲＣ回路１００５のブロッ
ク図。
ク図。
【図１２】実施例３における液晶パネル１３９の説明
図。
図。
【図１３】実施例２と実施例３を組み合わせた場合の液
晶パネル１３９の説明図。
晶パネル１３９の説明図。
１０１…液晶ドライバ、
１０２…アドレスバス、
１０３，１１８，１２５，１２７，１２９，１３０，１
３２，１３４…データバス、 １０４…制御信号バス、 １０５，１２２…タイミング制御回路、 １０６，１１９，１２３…タイミング信号、 １０７…ラインカウンタ、 １０８…ラインアドレスバス、 １０９…ロウアドレスセレクタ、 １１０…ロウアドレスバス、 １１１…ロウアドレスデコーダ、 １１２，１１４，１１６…信号バス、 １１３…カラムアドレスデコーダ、 １１５…Ｉ／Ｏポート、 １１７…メモリセル、 １２０…ＦＲＣパターン生成回路、 １２１…信号線、 １２４…階調設定レジスタ、 １２６…階調設定セレクタ、 １２８…ＦＲＣ回路、 １３１…ラッチ、 １３３…レベルシフタ、 １３５…電圧セレクタ、 １３６…出力電圧線、 １３７…走査回路、 １３８…走査信号線、 １３９…液晶パネル、 １４０…電源回路、 １４１，１４２…駆動電圧線、 １４３…階調パレット。
３２，１３４…データバス、 １０４…制御信号バス、 １０５，１２２…タイミング制御回路、 １０６，１１９，１２３…タイミング信号、 １０７…ラインカウンタ、 １０８…ラインアドレスバス、 １０９…ロウアドレスセレクタ、 １１０…ロウアドレスバス、 １１１…ロウアドレスデコーダ、 １１２，１１４，１１６…信号バス、 １１３…カラムアドレスデコーダ、 １１５…Ｉ／Ｏポート、 １１７…メモリセル、 １２０…ＦＲＣパターン生成回路、 １２１…信号線、 １２４…階調設定レジスタ、 １２６…階調設定セレクタ、 １２８…ＦＲＣ回路、 １３１…ラッチ、 １３３…レベルシフタ、 １３５…電圧セレクタ、 １３６…出力電圧線、 １３７…走査回路、 １３８…走査信号線、 １３９…液晶パネル、 １４０…電源回路、 １４１，１４２…駆動電圧線、 １４３…階調パレット。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 宮田 淳一
千葉県茂原市早野3681番地日立デバイス
エンジニアリング株式会社内
(72)発明者 古橋 勉
神奈川県川崎市麻生区王禅寺1099番地株
式会社日立製作所システム開発研究所内
(72)発明者 池田 牧子
神奈川県川崎市麻生区王禅寺1099番地株
式会社日立製作所システム開発研究所内
(72)発明者 犬塚 達裕
神奈川県横浜市戸塚区吉田町292番地株
式会社日立画像情報システム内
(72)発明者 恒川 悟
東京都小平市上水本町五丁目20番１号株
式会社日立製作所半導体事業部内
(56)参考文献 特開 平３−134624（ＪＰ，Ａ)
特開 平３−134695（ＪＰ，Ａ)
特開 平４−67195（ＪＰ，Ａ)
特開 平７−84549（ＪＰ，Ａ)
特開 平４−86892（ＪＰ，Ａ)
特開 平２−124593（ＪＰ，Ａ)
特開 平５−232449（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133 505 - 580
Claims (9)
- 【請求項１】 マトリックス状に配列した画素部を有する
液晶パネルと、電圧を印加する走査線を選択し、選択し
た走査線に対応した電圧を出力する走査回路と、表示メ
モリを内蔵し表示データに対応した前記電圧を出力する
液晶ドライバとを具備する液晶表示装置において、 前記液晶ドライバは、 前記画素部を点灯、非点灯する複数のパターンデータを
生成する生成手段と、 前記生成手段で生成されるパターンデータのいずれかを
選択する第１の選択手段と、 前記第１の選択手段に選択するパターンデータを指示す
るデータを記憶する第１の記憶手段と、 前記液晶パネルの表示画面上の垂直方向複数領域毎に、
複数の前記第１の選択手段と前記第１の記憶手段からい
ずれかを選択する第２の選択手段と、 前記第２の選択手段を指示するデータを記憶する第２の
記憶手段と、 前記第１の選択手段で生成されるパターンデータを前記
表示メモリに記憶した表示データに従い選択する出力端
子分の第３の選択手段とを備え、 前記第２の選択手段は、前記液晶パネルの表示画面上の
垂直方向複数領域毎に、異なる前記第１の選択手段と前
記第１の記憶手段を選択することを特徴とする液晶表示
装置。 - 【請求項２】 請求項１において、 前記液晶ドライバは、前記表示メモリに記憶する表示デ
ータ、前記第１の記憶手段、前記第２の記憶手段に記憶
するデータの読み書き制御を共通の入出力手段を用いて
行う液晶表示装置。 - 【請求項３】 請求項２において、 前記入出力手段は、前記表示メモリに記憶する表示デー
タ、前記第１の記憶手段、前記第２の記憶手段に記憶す
るデータのアドレスが重複しない液晶表示装置。 - 【請求項４】 マトリックス状に配列した画素部を有する
液晶パネルと、電圧を印加する走査線を選択し、選択し
た走査線に対応した電圧を出力する走査回路と、表示メ
モリを内蔵し表示データに対応した前記電圧を出力する
液晶ドライバとを具備する液晶表示装置において、 前記液晶ドライバは、 前記画素部を点灯、非点灯する複数のパターンデータを
生成する生成手段と、 前記生成手段で生成されるパターンデータのいずれかを
選択する第１の選択手段と、 前記第１の選択手段に選択するパターンデータを指示す
るデータを記憶する第１の記憶手段と、 前記液晶パネルの表示画面上の水平方向数画素毎に、複
数の前記第１の選択手段と第１の記憶手段からいずれか
を選択する第２の選択手段と、 前記第２の選択手段を指示するデータを記憶する第２の
記憶手段と、 前記第１の選択手段で生成されるパターンデータを前記
表示メモリに記憶した表示データに従い選択する出力端
子分の第３の選択手段とを備え、 前記第２の選択手段は、前記液晶パネルの表示画面上の
水平方向複数領域毎に、異なる前記第１の選択手段と前
記第１の記憶手段を選択することを特徴とする液晶表示
装置。 - 【請求項５】 請求項４において、 前記液晶ドライバは、前記表示メモリに記憶する表示デ
ータ、前記第１の記憶手段、前記第２の記憶手段に記憶
するデータの読み書き制御を共通の入出力手段を用いて
行う液晶表示装置。 - 【請求項６】 請求項５において、 前記入出力手段は、前記表示メモリに記憶する表示デー
タ、前記第１の記憶手段、前記第２の記憶手段に記憶す
るデータのアドレスが重複しない液晶表示装置。 - 【請求項７】 マトリックス状に配列した画素部を有する
液晶パネルと、電圧を印加する走査線を選択し、選択し
た走査線に対応した電圧を出力する走査回路と、表示メ
モリを内蔵し表示データに対応した前記電圧を出力する
液晶ドライバとを具備する液晶表示装置において、 前記液晶ドライバは、 前記画素部を点灯、非点灯する複数のパターンデータを
生成する生成手段と、 前記生成手段で生成されるパターンデータのいずれかを
選択する第１の選択手段と、 前記第１の選択手段に選択するパターンデータを指示す
るデータを記憶する第１の記憶手段と、 前記液晶パネルの表示画面上の垂直方向複数領域毎に、
複数の前記第１の選択手段と第１の記憶手段からいずれ
かを選択する第２の選択手段と、 前記液晶パネルの表示画面上の水平方向複数領域毎に、
複数の前記第１の選択手段と第１の記憶手段からいずれ
かを選択する第３の選択手段と、 前記第２の選択手段を指示するデータを記憶する第２の
記憶手段と、 前記第１の選択手段で生成されるパターンデータを前記
表示メモリに記憶した表示データに従い選択する出力端
子分の第４の選択手段とを備え、 前記第２の選択手段は、前記液晶パネルの表示画面上の
垂直方向複数領域毎に、異なる前記第１の選択手段と前
記第１の記憶手段を選択し、 前記第３の選択手段は、前記液晶パネルの表示画面上の
水平方向複数領域毎に、異なる前記第１の選択手段と前
記第１の記憶手段を選択することを特徴とする液晶表示
装置。 - 【請求項８】 請求項７において、 前記液晶ドライバは、前記表示メモリに記憶する表示デ
ータ、前記第１の記憶手段、前記第２の記憶手段に記憶
するデータの読み書き制御を共通の入出力手段を用いて
行う液晶表示装置。 - 【請求項９】 請求項８において、 前記入出力手段は、前記表示メモリに記憶する表示デー
タ、前記第１の記憶手段、前記第２の記憶手段に記憶す
るデータのアドレスが重複しない液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26935194A JP3409927B2 (ja) | 1994-11-02 | 1994-11-02 | 液晶ドライバの階調制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26935194A JP3409927B2 (ja) | 1994-11-02 | 1994-11-02 | 液晶ドライバの階調制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08129366A JPH08129366A (ja) | 1996-05-21 |
| JP3409927B2 true JP3409927B2 (ja) | 2003-05-26 |
Family
ID=17471176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26935194A Expired - Lifetime JP3409927B2 (ja) | 1994-11-02 | 1994-11-02 | 液晶ドライバの階調制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409927B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102503819B1 (ko) * | 2016-08-31 | 2023-02-23 | 엘지디스플레이 주식회사 | 타이밍 컨트롤러 및 이를 포함하는 표시 장치 |
-
1994
- 1994-11-02 JP JP26935194A patent/JP3409927B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08129366A (ja) | 1996-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724269B2 (en) | Device for driving a display apparatus | |
| US5363118A (en) | Driver integrated circuits for active matrix type liquid crystal displays and driving method thereof | |
| US7180474B2 (en) | Display apparatus | |
| KR100547071B1 (ko) | 표시 장치 및 표시용 구동 회로 | |
| JPH11507446A (ja) | ピクセル反転動作を伴うｌｃｄドライバｉｃ | |
| TW583616B (en) | Liquid crystal driving devices | |
| JP3429866B2 (ja) | マトリックスパネル表示装置 | |
| US6028588A (en) | Multicolor display control method for liquid crystal display | |
| US20050001857A1 (en) | Image display apparatus and electronic apparatus | |
| JP3503463B2 (ja) | セグメントドライバ | |
| KR100275744B1 (ko) | 그래픽 및 문자 혼용 lcd 구동 ic | |
| JP3836721B2 (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US20030063109A1 (en) | Flat-panel display device | |
| JP2002202759A (ja) | 液晶表示装置 | |
| WO2001018779A1 (en) | Led display device and control method therefor | |
| US7084866B2 (en) | Display driver apparatus, and electro-optical device and electronic equipment using the same | |
| JP2006500613A (ja) | アクティブマトリクスディスプレイ | |
| JP3409927B2 (ja) | 液晶ドライバの階調制御方式 | |
| US7466299B2 (en) | Display device | |
| JP3165479B2 (ja) | カラー表示装置の駆動方法 | |
| JPH11231847A (ja) | 液晶ディスプレイ・コントローラ | |
| JP3833366B2 (ja) | 画像データ記憶装置 | |
| JP3391048B2 (ja) | 液晶装置の駆動方法、液晶装置の駆動回路及び表示装置 | |
| JP2001331153A (ja) | 液晶表示装置 | |
| KR100209634B1 (ko) | 티에프티-엘씨디의 다계조화 구동회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140320 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |