JPH02184821A - 強誘電性液晶ディスプレイ - Google Patents
強誘電性液晶ディスプレイInfo
- Publication number
- JPH02184821A JPH02184821A JP523689A JP523689A JPH02184821A JP H02184821 A JPH02184821 A JP H02184821A JP 523689 A JP523689 A JP 523689A JP 523689 A JP523689 A JP 523689A JP H02184821 A JPH02184821 A JP H02184821A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- dots
- pixel
- ferroelectric liquid
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 title claims description 24
- 238000000059 patterning Methods 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 18
- 239000011521 glass Substances 0.000 description 14
- 238000002834 transmittance Methods 0.000 description 12
- 210000002858 crystal cell Anatomy 0.000 description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000007738 vacuum evaporation Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000011324 bead Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007334 memory performance Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、強誘電性液晶ディスプレイに関する。
従来の技術
強誘電性液晶は、高速応答性、双安定性を特徴としてい
ることから、大画面ディスプレイとして回持されている
。しかし、双安定性であるために、中間的な状態の制御
が難しく、画像表示などの階調表示の必要なディスプレ
イには使用困難であるとされてきた。しかし、最近階調
を実現するための方法として、マルチドメインによる階
調表示、時間階調、面積階調などが提案されている。
ることから、大画面ディスプレイとして回持されている
。しかし、双安定性であるために、中間的な状態の制御
が難しく、画像表示などの階調表示の必要なディスプレ
イには使用困難であるとされてきた。しかし、最近階調
を実現するための方法として、マルチドメインによる階
調表示、時間階調、面積階調などが提案されている。
マルチドメインによる階調表示は、各画素内でのドメイ
ン発生を電圧パルス高、電圧パルス巾で制御するもので
ある。しかし、各画素内に均一にドメインを発生させる
ことが困難である。このドメイン発生を、画素内で液晶
層の厚みに段差をつけることにより、液晶層にかかる電
圧をこの段差で変化させ、実効的に異なるしきい値電圧
で駆動させる方法も提案されている。
ン発生を電圧パルス高、電圧パルス巾で制御するもので
ある。しかし、各画素内に均一にドメインを発生させる
ことが困難である。このドメイン発生を、画素内で液晶
層の厚みに段差をつけることにより、液晶層にかかる電
圧をこの段差で変化させ、実効的に異なるしきい値電圧
で駆動させる方法も提案されている。
時間階調は、各フレームを数個のサブフレームに分割し
、lフレーム内で、画素のデユーティ−比を変化させ駆
動するものである。このため、高速応答の液晶材料を必
要とするうえ、駆動系が複雑なものになるという欠点を
持つ。
、lフレーム内で、画素のデユーティ−比を変化させ駆
動するものである。このため、高速応答の液晶材料を必
要とするうえ、駆動系が複雑なものになるという欠点を
持つ。
面積階調は、各画素をさらに細分化し、階調を得るもの
である。しかし、多階調を得るためには、高精細のパタ
ーンニング技術が必要となり、回路的にも複雑なものと
なる。
である。しかし、多階調を得るためには、高精細のパタ
ーンニング技術が必要となり、回路的にも複雑なものと
なる。
以−ト3つの方法が、階調について現在までに提案され
ている主な方法であるが、それぞれ長所、短所があり、
決定的な方法はまだ見つかっていない。
ている主な方法であるが、それぞれ長所、短所があり、
決定的な方法はまだ見つかっていない。
しかしながら、面積階調による方法が、液晶材料、回路
構成などから考えて、もつとも実現可能性があると考え
られる。
構成などから考えて、もつとも実現可能性があると考え
られる。
発明が解決しようとする課題
各画素をさらに細分化し、面積階調をおこなう場合、例
えば、縦、横5等分で、250ドツトに等分割した場合
を考えてみる。このとき、細分化されたそれぞれのドツ
トを二値表示したとすると、階調は、すべてオン、すべ
てオフのときも含めると26階調となる。この様に、画
素をn@に等分割した場合には、 (1+n)PJ調が
得られる。しかし、より多階調を得るためには、ドツト
をより分割する必要があり、非常に高精細のパターンニ
ング技術を要することになる。
えば、縦、横5等分で、250ドツトに等分割した場合
を考えてみる。このとき、細分化されたそれぞれのドツ
トを二値表示したとすると、階調は、すべてオン、すべ
てオフのときも含めると26階調となる。この様に、画
素をn@に等分割した場合には、 (1+n)PJ調が
得られる。しかし、より多階調を得るためには、ドツト
をより分割する必要があり、非常に高精細のパターンニ
ング技術を要することになる。
さらに、各画素を細分化するために、ドツトの集まりと
して一つの画素を表示するためには、極めて複雑な回路
構成となる。
して一つの画素を表示するためには、極めて複雑な回路
構成となる。
本発明は、このような従来技術の課題を解決することを
目的とする。
目的とする。
課題を解決するための手段
本発明にかかる強誘電性液晶ディスプレイは、画面を構
成する各画素を、面積比、1: 2: 4:・・・・・
・・・・:2’(nは1以上の整数)の(n+1)gの
ドツトから作成し、各ドツトを少なくとも二値表示する
ことで、多階調を得ることを特徴とする。
成する各画素を、面積比、1: 2: 4:・・・・・
・・・・:2’(nは1以上の整数)の(n+1)gの
ドツトから作成し、各ドツトを少なくとも二値表示する
ことで、多階調を得ることを特徴とする。
作用
本発明は、画面を構成する各画素を、異なる面積比に細
分化されたドツトから形成することで、多階調表示を得
た。
分化されたドツトから形成することで、多階調表示を得
た。
実施例
以下に、本発明の実施例を図面を参照して説明する。
先ず、本発明の詳細な説明する。
例えば、各画素を面積比が、1: 2: 4に細分化さ
れたドツトから作成したとする(第3図)。
れたドツトから作成したとする(第3図)。
このとき、それぞれのドツトを二値表示したときの片方
を1、もう片方を0とすると、1.0の組合せは、 (
0,0,0)、 (1,0,0)、 (0゜1、
0)、 (1,1,0)、 (0,0,1)。
を1、もう片方を0とすると、1.0の組合せは、 (
0,0,0)、 (1,0,0)、 (0゜1、
0)、 (1,1,0)、 (0,0,1)。
(1,0,1)、 (0,1,IL (1,1
,1)の8種類で、強誘電性液晶を二値表示したときの
一方の透過率を100%、もう一方の透過率を0%とす
ると、1画素中の透過率の比はそれぞれ、0、 1.
2. 3. 4. 5. 6. 7となり、8階調表示
が可能となる。
,1)の8種類で、強誘電性液晶を二値表示したときの
一方の透過率を100%、もう一方の透過率を0%とす
ると、1画素中の透過率の比はそれぞれ、0、 1.
2. 3. 4. 5. 6. 7となり、8階調表示
が可能となる。
同様に、各画素を1: 2: 4: 8に細分化した場
合には、分割画素の二値表示を組み合わせると、その面
積比は0. 1. 2. 3. 4. 5. 6. 7
゜8、 9. 10. 11. 12. 13. 14
. 15で16階調表示が得られる。この様に、各画素
をその面積比が、1: 2: 4:・・・・・・・・・
:2’(nは1以上の整数)のドツトになるようにさら
に分割し、その細分化されたドツトを二値表示するとす
れば、2い゛目通りの階調表示が可能である。従って、
従来は16階調を得るためには、1つの画素を16分割
する必要があったのに対し、本発明では、4分割すれば
16階調得られることになり、パターンニング、回路構
成は複雑なものにはならない。
合には、分割画素の二値表示を組み合わせると、その面
積比は0. 1. 2. 3. 4. 5. 6. 7
゜8、 9. 10. 11. 12. 13. 14
. 15で16階調表示が得られる。この様に、各画素
をその面積比が、1: 2: 4:・・・・・・・・・
:2’(nは1以上の整数)のドツトになるようにさら
に分割し、その細分化されたドツトを二値表示するとす
れば、2い゛目通りの階調表示が可能である。従って、
従来は16階調を得るためには、1つの画素を16分割
する必要があったのに対し、本発明では、4分割すれば
16階調得られることになり、パターンニング、回路構
成は複雑なものにはならない。
ドツトの面積比が1: 2: 4:・・・・・・:2n
(nは1以上の整数)となるような画素の分割方法以外
に、他にいろいろな面積比に分割する方法が考えられる
が、本発明以外の分割方法では、2 in+I1通りの
階調が得られなかったり、また透過率を同じ割合ずつ変
化させろことができないなどの欠点をもち、最適なもの
といえない。
(nは1以上の整数)となるような画素の分割方法以外
に、他にいろいろな面積比に分割する方法が考えられる
が、本発明以外の分割方法では、2 in+I1通りの
階調が得られなかったり、また透過率を同じ割合ずつ変
化させろことができないなどの欠点をもち、最適なもの
といえない。
本実施例においては、回路構成を簡潔にするため、強誘
電性液晶の2つのメモリ状態間の二値表示を用いたが、
本発明の階調方法と、マルチドメインによる階調表示、
あるいは時間階調など他の階調表示方法と組み合わせて
用いてもさらに良いことはいうまでもない。
電性液晶の2つのメモリ状態間の二値表示を用いたが、
本発明の階調方法と、マルチドメインによる階調表示、
あるいは時間階調など他の階調表示方法と組み合わせて
用いてもさらに良いことはいうまでもない。
また、各画素の分割方法に関しては、本実施例に限定す
るものでもない。
るものでもない。
実施例1
本発明における強誘電性液晶ディスプレイのセル構造及
びその製造方法について詳細に説明する。
びその製造方法について詳細に説明する。
第1図は、実施例1における強誘電性液晶ディスプレイ
の断面図である。
の断面図である。
上下2枚のガラス基板を張り合わせたときに、各画素の
電極形状が第3図のように、ドツトの面積比が1: 2
: 4となるように、ガラス基板1上にITO電極2と
して、短冊形状の電極の幅が1:2:4の比になるよう
に、またガラス基板9上にITO電極8として短冊形状
の電極の幅が一定の間隔になるように、真空蒸着法、あ
るいはスパッタ法により作成する。各画素の大きさは、
1858mX185μmで、電極部、電極間のピッチは
、25μm−5μm−50μm−5)tm−5)0μm
、各画素同士は10μmの電極間ピッチで作成した。
電極形状が第3図のように、ドツトの面積比が1: 2
: 4となるように、ガラス基板1上にITO電極2と
して、短冊形状の電極の幅が1:2:4の比になるよう
に、またガラス基板9上にITO電極8として短冊形状
の電極の幅が一定の間隔になるように、真空蒸着法、あ
るいはスパッタ法により作成する。各画素の大きさは、
1858mX185μmで、電極部、電極間のピッチは
、25μm−5μm−50μm−5)tm−5)0μm
、各画素同士は10μmの電極間ピッチで作成した。
このITO電極の付いた基板上に、配向膜3゜4として
、ポリイミドを乾燥後の膜厚カ月000Aとなるように
成膜した。
、ポリイミドを乾燥後の膜厚カ月000Aとなるように
成膜した。
次に、この基板上の配向膜をラビングし、その後、この
ラビングした方向が互いに逆平行になるように、ビーズ
スペーサ6(271m)を介して貼合わせ、注入口以外
の部分をシール樹脂5でシールした。次に液晶7として
、チッソ石油化学社製の強誘電性液晶C5−1014を
素子内に減圧下、ネマチック相温度領域で注入した後、
室温まで徐冷し、注入口を封止した。
ラビングした方向が互いに逆平行になるように、ビーズ
スペーサ6(271m)を介して貼合わせ、注入口以外
の部分をシール樹脂5でシールした。次に液晶7として
、チッソ石油化学社製の強誘電性液晶C5−1014を
素子内に減圧下、ネマチック相温度領域で注入した後、
室温まで徐冷し、注入口を封止した。
この強誘電性液晶セルを偏光顕微鏡下で、観察したとこ
ろ均一な配向が得られていることが分かった。また、メ
モリ性を第5図のようなパルス電圧を印加し、その時の
透過率の変化を測定したところ、充分な双安定が得られ
ていることを確認した。
ろ均一な配向が得られていることが分かった。また、メ
モリ性を第5図のようなパルス電圧を印加し、その時の
透過率の変化を測定したところ、充分な双安定が得られ
ていることを確認した。
次に階調表示について、次のように測定を行った。第5
図と同様のパルス電圧を、1: 2: 4に分割した各
ドツトに1回ずつ印加する。このとき、強誘電性液晶セ
ルの2つのメモリ状態のうち、透過率の大きい方を1、
小さい方をOとすると、その組合せは、 (0,O,O
)、 (L O,O)。
図と同様のパルス電圧を、1: 2: 4に分割した各
ドツトに1回ずつ印加する。このとき、強誘電性液晶セ
ルの2つのメモリ状態のうち、透過率の大きい方を1、
小さい方をOとすると、その組合せは、 (0,O,O
)、 (L O,O)。
(0,1,O)、 (1,1,OL (0,0,1
)(1,o、 1)、 (o、 1. 1)、
(1,1゜l)の8通りが可能である。このように駆
動させたときの、偏光顕微鏡下での面積2mm2におけ
る透過率を、それぞれのドツトにパルスが印加されてか
ら、100m5ec後に測定した。
)(1,o、 1)、 (o、 1. 1)、
(1,1゜l)の8通りが可能である。このように駆
動させたときの、偏光顕微鏡下での面積2mm2におけ
る透過率を、それぞれのドツトにパルスが印加されてか
ら、100m5ec後に測定した。
分割したドツトを8通りの方法で駆動したところ、8階
調が得られることがわかった。
調が得られることがわかった。
実施例2
第2図は、実施例2における強誘電性液晶ディスプレイ
の断面図である。
の断面図である。
上下2枚のガラス基板を張り合わせたときに、各画素の
電極形状が第4図のように、ドツトの面積比が1: 2
: 4: 8になるように、ガラス基板1、−1m、に
TTO電極2として、短冊形状の電極の幅が1=2の比
になるように、またガラス基板91にITO電極8とし
て、短冊形状の電極の幅が1:4の比になるように、真
空蒸着法、あるいはスパッタ法により作成する。各画素
の大きさは、155μmX 155 )、tmで、電極
部、電極間のピッチは、横が50μm−5μm−100
11m、縦が30ILm −57zm −120)tm
で、各画素同士は1107zの電極間ピッチで作成した
。
電極形状が第4図のように、ドツトの面積比が1: 2
: 4: 8になるように、ガラス基板1、−1m、に
TTO電極2として、短冊形状の電極の幅が1=2の比
になるように、またガラス基板91にITO電極8とし
て、短冊形状の電極の幅が1:4の比になるように、真
空蒸着法、あるいはスパッタ法により作成する。各画素
の大きさは、155μmX 155 )、tmで、電極
部、電極間のピッチは、横が50μm−5μm−100
11m、縦が30ILm −57zm −120)tm
で、各画素同士は1107zの電極間ピッチで作成した
。
このITO電極の付いた基板上に、配向膜3゜4として
、ポリイミドを乾燥後の膜厚め月00OAとなるように
成膜した。
、ポリイミドを乾燥後の膜厚め月00OAとなるように
成膜した。
次に、この基板上の配向膜をラビングし、その後、この
ラビングした方向が互いに逆平行になるように、ビーズ
スペーサ6(2μm)を介して貼合わせ、注入口以外の
部分をシール樹脂5でシールした。次に液晶7として、
チッソ石油化学社製の強誘電性液晶CS−10i 4を
素子内に減圧下、ネマチック相温度領域で注入した後、
室温まで徐冷し、注入口を封止した。
ラビングした方向が互いに逆平行になるように、ビーズ
スペーサ6(2μm)を介して貼合わせ、注入口以外の
部分をシール樹脂5でシールした。次に液晶7として、
チッソ石油化学社製の強誘電性液晶CS−10i 4を
素子内に減圧下、ネマチック相温度領域で注入した後、
室温まで徐冷し、注入口を封止した。
この強誘電性液晶セルを偏光顕微鏡下で、観察したとこ
ろ均一な配向が得られていることが分かった。充分なメ
モリ性が得られていることを確認した後、階調表示につ
いて、次のように測定を行った。第5図と同様のパルス
電圧を、1: 2: /L:8に分割した各ドツトに1
回ずつ印加する。このとき、強誘電性液晶セルの2つの
メモリ状態のうち、透過率の大きい方を1、小さい方を
0とすると、その■合せは、 (0,0,O,O)、
(1,。
ろ均一な配向が得られていることが分かった。充分なメ
モリ性が得られていることを確認した後、階調表示につ
いて、次のように測定を行った。第5図と同様のパルス
電圧を、1: 2: /L:8に分割した各ドツトに1
回ずつ印加する。このとき、強誘電性液晶セルの2つの
メモリ状態のうち、透過率の大きい方を1、小さい方を
0とすると、その■合せは、 (0,0,O,O)、
(1,。
0、 0. O)、 (0,1,O,OL (L
1゜0、 O)、 (0,0,1,O)、
(L O,1゜0) + (OT 11 1 T
O) + (i s 11 t + o
) +(0,0,0,1)、 (1,0,0,1)、
(0゜1. 0. 1)、 (1,1,0,l)
、 (0,0゜1、 1)、 (1,0,]、
1)、 (0,l、 1゜1)、 (L L
1.1)の16通りが可能である。このように駆動さ
せたときの、偏光顕微鏡下での面積2mm2における透
過率を、それぞれのドツトζこパルスが印加されてから
、100m5ec後に測定した。
1゜0、 O)、 (0,0,1,O)、
(L O,1゜0) + (OT 11 1 T
O) + (i s 11 t + o
) +(0,0,0,1)、 (1,0,0,1)、
(0゜1. 0. 1)、 (1,1,0,l)
、 (0,0゜1、 1)、 (1,0,]、
1)、 (0,l、 1゜1)、 (L L
1.1)の16通りが可能である。このように駆動さ
せたときの、偏光顕微鏡下での面積2mm2における透
過率を、それぞれのドツトζこパルスが印加されてから
、100m5ec後に測定した。
分割したドツトを16通りの方法で駆動したところ、1
6階調が得られることがわかった。
6階調が得られることがわかった。
比較例1
実施例1と同様に液晶セルを作成した。このとき用いた
ITO電極は、電極部、電極間部のピッチは上下ともに
同じになるように作成した。最小画素の面積は、200
μm X 200μmで、電極間は20μm0 この強誘電性液晶セルでは階調表示することはできなか
った。
ITO電極は、電極部、電極間部のピッチは上下ともに
同じになるように作成した。最小画素の面積は、200
μm X 200μmで、電極間は20μm0 この強誘電性液晶セルでは階調表示することはできなか
った。
比較例2
実施例1と同様に液晶セルを作成した。このとき、上下
2枚のガラス基板を張り合わせたときに、各画素のドツ
トの面積比が1: 2: 3となるように、一方のガラ
ス基板上にITO電極として、短冊形状の電極の幅が1
: 2: 3の比になるように、またもう一方のガラス
基板上にITO電極として短冊形状の電極の幅が一定の
間隔になるように、真空蒸着法、あるいはスパッタ法に
より作成する。
2枚のガラス基板を張り合わせたときに、各画素のドツ
トの面積比が1: 2: 3となるように、一方のガラ
ス基板上にITO電極として、短冊形状の電極の幅が1
: 2: 3の比になるように、またもう一方のガラス
基板上にITO電極として短冊形状の電極の幅が一定の
間隔になるように、真空蒸着法、あるいはスパッタ法に
より作成する。
各画素の大きさは、190μmX190μmで、電極部
、電極間のピッチは、30μm5μm−60I1m−m
−60I1μm、各画素同士は10μmの電極間ピッチ
で作成した。
、電極間のピッチは、30μm5μm−60I1m−m
−60I1μm、各画素同士は10μmの電極間ピッチ
で作成した。
この強誘電性液晶セルを偏光顕微鏡下で、観察したとこ
ろ均一な配向が得られていることが分かった。しかし、
階調表示に関しては、0、l、2.3.4.5.6の7
通りの表示しかできなかフた。
ろ均一な配向が得られていることが分かった。しかし、
階調表示に関しては、0、l、2.3.4.5.6の7
通りの表示しかできなかフた。
比較例3
実施例1と同様に液晶セルを作成した。このとき、上下
2枚のガラス基板を張り合わせたときに、各画素のドツ
トの面積比が1: 2: 5になるように、一方のガラ
ス基板上にITO電極として、短冊形状の電極の幅が1
: 2: 5の比になるように、もう一方のガラス基板
上にITO電極として短冊形状の電極の幅が一定の間隔
になるように、真空蒸着法、あるいはスパッタ法により
作成する。各画素の大きさは、210μmX210μm
で、電極部、電極間のピッチは、257zm−5μm−
50μm−5μm−125μmで、各画素同士は10
μmの電極間ピッチで作成した。
2枚のガラス基板を張り合わせたときに、各画素のドツ
トの面積比が1: 2: 5になるように、一方のガラ
ス基板上にITO電極として、短冊形状の電極の幅が1
: 2: 5の比になるように、もう一方のガラス基板
上にITO電極として短冊形状の電極の幅が一定の間隔
になるように、真空蒸着法、あるいはスパッタ法により
作成する。各画素の大きさは、210μmX210μm
で、電極部、電極間のピッチは、257zm−5μm−
50μm−5μm−125μmで、各画素同士は10
μmの電極間ピッチで作成した。
この強誘電性液晶セルを偏光顕微鏡下で、観察したとこ
ろ均一な配向が得られていることが分かった。階調表示
に関して、0、l、2.3.5.6.7.8の8通りの
表示が可能であったが、透過率の変化が一定でなく、充
分な階調表示はできなかった。
ろ均一な配向が得られていることが分かった。階調表示
に関して、0、l、2.3.5.6.7.8の8通りの
表示が可能であったが、透過率の変化が一定でなく、充
分な階調表示はできなかった。
発明の効果
本発明の強誘電性液晶ディスプレイは、各画素を異なる
面積比からなるドツトより形成することで、容易にしか
も安価に多階調性が得られるものである。
面積比からなるドツトより形成することで、容易にしか
も安価に多階調性が得られるものである。
第1図は、本発明の実施例1における強誘電性液晶ディ
スプレイの断面図、第2図は、本発明の実施例2におけ
る強誘電性液晶ディスプレイの断面図、第3図は、同実
施例1における異なる面積比からなる画素を示す図、第
4図は、同実施例2における異なる面積比からなる画素
を示す図、第5図は、同実施例1.2で用いたメモリ性
、階調性測定のパルス電圧を示すグラフである。 l、9・・・ガラス基板、2.8・・・ITO電極、3
.4・・・配向膜、6・・・スペーサ、7・・・液晶。 代理人の氏名 弁理士 粟野重孝はか1名第 ] 図 第2図 第3図 第4図
スプレイの断面図、第2図は、本発明の実施例2におけ
る強誘電性液晶ディスプレイの断面図、第3図は、同実
施例1における異なる面積比からなる画素を示す図、第
4図は、同実施例2における異なる面積比からなる画素
を示す図、第5図は、同実施例1.2で用いたメモリ性
、階調性測定のパルス電圧を示すグラフである。 l、9・・・ガラス基板、2.8・・・ITO電極、3
.4・・・配向膜、6・・・スペーサ、7・・・液晶。 代理人の氏名 弁理士 粟野重孝はか1名第 ] 図 第2図 第3図 第4図
Claims (1)
- 強誘電性液晶ディスプレイにおいて、画面を構成する各
画素が、面積比、1:2:4:・・・・・・・・・:2
^n(nは1以上の整数)の(n+1)個のドットから
なることを特徴とする強誘電性液晶ディスプレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP523689A JPH02184821A (ja) | 1989-01-12 | 1989-01-12 | 強誘電性液晶ディスプレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP523689A JPH02184821A (ja) | 1989-01-12 | 1989-01-12 | 強誘電性液晶ディスプレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02184821A true JPH02184821A (ja) | 1990-07-19 |
Family
ID=11605562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP523689A Pending JPH02184821A (ja) | 1989-01-12 | 1989-01-12 | 強誘電性液晶ディスプレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02184821A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335778B1 (en) | 1996-08-28 | 2002-01-01 | Sharp Kabushiki Kaisha | Active matrix type liquid crystal display device using driver circuits which latch-in data during horizontal blanking period |
-
1989
- 1989-01-12 JP JP523689A patent/JPH02184821A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6335778B1 (en) | 1996-08-28 | 2002-01-01 | Sharp Kabushiki Kaisha | Active matrix type liquid crystal display device using driver circuits which latch-in data during horizontal blanking period |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3634249B2 (ja) | 液晶表示装置およびその表示方法 | |
JP3194873B2 (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
JPH0225834A (ja) | 液晶装置の駆動法 | |
JP2003108102A (ja) | 液晶表示装置の駆動方法 | |
JP2997866B2 (ja) | 強誘電性液晶表示素子 | |
JPH02184821A (ja) | 強誘電性液晶ディスプレイ | |
JP2003015162A (ja) | 強誘電性液晶表示素子の製造方法 | |
JPH028814A (ja) | 液晶装置 | |
JPH0822033A (ja) | 液晶表示装置 | |
JP2984496B2 (ja) | 液晶表示素子 | |
JP2791345B2 (ja) | 強誘電性液晶パネル | |
JPH07287232A (ja) | 液晶表示装置、その製造方法、および駆動方法 | |
JP3365587B2 (ja) | 液晶装置 | |
JPH0728037A (ja) | 液晶表示装置 | |
US20030067567A1 (en) | Ferroelectric liquid crystal display and driving method thereof | |
JPS63225224A (ja) | 電気光学装置 | |
JPH08152654A (ja) | 液晶装置 | |
JPH0335217A (ja) | 液晶表示装置の駆動方式 | |
JP2933703B2 (ja) | 液晶素子およびその駆動法 | |
JPH07181497A (ja) | 液晶表示素子 | |
JPH0772485A (ja) | 液晶表示素子 | |
JP2875675B2 (ja) | 液晶表示装置及びその駆動方法 | |
JP2001133752A (ja) | 液晶表示装置 | |
JPH0194316A (ja) | 液晶表示素子 | |
JPS62231940A (ja) | 光学変調素子 |