CN108429904A - 一种视频光端机时钟电路系统 - Google Patents

Abstract

本发明公开一种视频光端机时钟电路系统，涉及视频光端机技术，光端发送机、接收机间经光纤进行DVI信号远传；光端发送机包含编码器芯片、FPGA、光模块、时钟芯片；编码器芯片负责标准DVI信号到并行信号的转换，并产生相应像素时钟信号；FPGA负责数据采集，及时钟电路的编码、传递；光模块负责电、光信号转换；时钟芯片负责产生多种时钟信号；光端接收机包含光模块、FPGA、解码器芯片、晶振；解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；晶振负责生产FPGA GTP所需基准时钟信号。本发明保证光端发送机、接收机像素时钟同源，满足DVI信号远传时及对不同分辨率下对时钟信号的需求。

Description

一种视频光端机时钟电路系统

技术领域

本发明涉及视频光端机技术，具体的说是一种视频光端机时钟电路系统。

背景技术

视频光端机，就是把一到多路的模拟视频信号通过各种编码转换成光信号，然后通过光纤介质来远距离传输的设备。在视频信号转换为光信号的过程中，会通过模拟转换和数字转换两种技术，因此视频光端机分为模拟光端机和数字光端机。光端机原理是把信号调制到光上，通过光纤进行视频传输。

DVI(Digital Visual Interface)，即数字视频接口。DVI信号是高速传输数字信号，基于TMDS(Transition Minimized Differential Signaling)转换最小差分信号技术来传输的数字信号。视频光端机以光纤或网线作为传输介质，使用FPGA控制器实现DVI信号远距离传输。视频光端机通常分为光端发送机、光端接收机两部分，时钟信号由光端发送机传递到光端接收机，需要维持光端接收机产生的像素时钟与光端发送机像素时钟同源，保证DVI信号的正确传输。否则光端接收机FPGA控制像素输出时，显示器屏幕可能出现“雪花”，以及程序在不同主板件不具有通用性的问题。

发明内容

本发明针对目前技术发展的需求和不足之处，提供一种视频光端机时钟电路系统。

本发明所述一种视频光端机时钟电路系统，解决上述技术问题采用的技术方案如下：所述视频光端机时钟电路系统，其系统结构包括光端发送机和光端接收机；所述光端发送机、光端接收机之间以光纤为传输介质，进行DVI信号的远距离传输；时钟信号由所述光端发送机传递到光端接收机，维持光端发送机、光端接收机时钟同源；

所述光端发送机包括：编码器芯片、FPGA、光模块、时钟芯片；所述编码器芯片负责标准DVI信号到并行信号的转换，并产生相应的像素时钟信号；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述光模块负责电信号、光信号转换；所述时钟芯片负责产生多种时钟信号；

所述光端接收机包括：光模块、FPGA、解码器芯片、晶振；所述光模块负责电信号、光信号转换；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；所述晶振负责生产FPGA GTP所需基准时钟信号。

具体的，某一特定分辨率下，标准DVI信号经过所述光端发送机的编码器芯片后产生24为并行像素信号和对应像素时钟fw。

具体的，光端发送机的FPGA中设置FIFO(1)、FPGA Aurora IP核；

所述光端发送机的FPGA收到所述时钟fw，所述FPGA内部将时钟fw转成两路同频时钟，其中一路提供给FIFO(1)用于作为向FIFO(1)写像素数据的时钟，另一路提供给所述光端发送机的时钟芯片。

具体的，所述光端发送机的FPGA通过I2C接口配置所述光端发送机的时钟芯片产生差分同频时钟信号，该差分同频时钟作为FPGA GTP的基准时钟。

具体的，所述差分同频时钟经过光端发送机的FPGA Aurora IP核形成单端时钟User_clk，所述单端时钟作为读取FIFO(1)中数据的时钟。

具体的，所述光端发送机的FPGA Aurora IP核将单端时钟信号编码后通过光纤传递给所述光端接收机。

具体的，所述光端接收机的FPGA中设置FIFO(2)、FPGA Aurora IP核；

所述光端接收机使用FPGA Aurora IP核，转换出所述光端发送机传递来的时钟信号Re_GTP_Refclk_1。

具体的，所述时钟信号Re_GTP_Refclk_1为读取FIFO(2)中像素信息、写入所述解码器芯片像素信息的时钟信号fr，所述光端发送机中像素时钟fw与光端接收机中时钟信号fr同源同频。

具体的，所述光端接收机的FPGA Aurora IP核接收所述晶振提供的时钟信号，转换为写入FIFO(2)像素信息的时钟信号。

具体的，所述光端发送机分辨率改变时，所述光端发送机的FPGA通过I2C接口配置光端发送机的时钟芯片，产生与所述像素时钟fw相同的时钟信号。

本发明所述一种视频光端机时钟电路系统，与现有技术相比具有的有益效果是：本发明利用可配置时钟芯片、FPGA，视频光端机以光纤作为传输介质，实现DVI信号远距离传输，保证光端发送机、接收机像素时钟同源，保证了DVI信号的正确传输，以满足DVI信号远传时对时钟信号的需求，以及对不同分辨率下时钟信号的需求；本发明设计新颖，结构简单、实施快捷。

附图说明

为了更清楚的说明本发明实施例或现有技术中的技术内容，下面对本发明实施例或现有技术中所需要的附图做简单介绍。显而易见的，下面所描述附图仅仅是本发明的一部分实施例，对于本领域技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，但均在本发明的保护范围之内。

附图1为实施例1视频光端机时钟电路系统的示意框图；

附图2为实施例2视频光端机时钟电路系统的示意框图。

具体实施方式

为使本发明的技术方案、解决的技术问题和技术效果更加清楚明白，以下结合具体实施例，对本发明的技术方案进行清查、完整的描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下获得的所有实施例,都在本发明的保护范围之内。

实施例1:

本实施例提出一种视频光端机时钟电路系统，附图1为实施例1视频光端机时钟电路系统的示意框图，如附图1所示：该视频光端机时钟电路系统包括光端发送机和光端接收机；

光端发送机包括：编码器芯片、FPGA、光模块、时钟芯片；所述编码器芯片负责标准DVI信号到并行信号的转换，并产生相应的像素时钟信号；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述光模块负责电信号、光信号转换；所述时钟芯片负责产生多种时钟信号；

光端接收机包括：光模块、FPGA、解码器芯片、晶振；所述光模块负责电信号、光信号转换；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；所述晶振负责生产FPGA GTP所需基准时钟信号；晶振是高密度和高稳定度的振荡器，被广泛应用于彩电、计算机、遥控器等各类震荡电路中，以及通信系统中用于频率发生器、为数据处理设备产生时钟信号，为特定系统提供基准信号。

本实施例视频光端机时钟电路系统，由光端发送机、光端接收机组成，光端机之间以光纤为传输介质，实现DVI信号的远距离传输；时钟信号由光端发送机传递到光端接收机，维持光端发送机、光端接收机时钟同源，保证DVI信号的正确传输。本实施例满足了DVI信号远距离传输时，光端发送机、光端接收机对时钟信号的需求，以及对不同分辨率下时钟信号的需求。

实施例2：

本实施例提出的一种视频光端机时钟电路系统，是本发明的另一个具体实施方式，在实施例1视频光端机时钟电路系统的基础上，具体给出光端发送机时钟电路以及光端接收机时钟电路的详细系统结构，进一步增加了本实施例技术方案的可行性和实用性。

附图2为实施例2视频光端机时钟电路系统的示意框图，如附图2所示，光端发送机的FPGA中设置FIFO(1)、FPGA Aurora IP核(简记为Aurora)；光端接收机的FPGA中设置FIFO(2)、FPGA Aurora IP核(简记为Aurora)；

在某一特定分辨率下，标准DVI信号经过所述编码器芯片后产生24为并行像素信号和对应像素时钟fw；该时钟fw提供给所述FPGA，FPGA内部转成两路同频时钟，其中一路提供给FIFO(1)用于作为向FIFO(1)写像素数据的时钟，另一路提供给所述时钟芯片；同时，所述FPGA通过I2C接口配置所述时钟芯片产生差分同频时钟信号，该差分同频时钟作为FPGAGTP的基准时钟，该差分同频时钟经过FPGA Aurora IP核形成单端时钟User_clk，并且所述单端时钟作为读取FIFO(1)中数据的时钟，同时所述FPGA Aurora IP核将单端时钟信号编码后通过光纤传递给光端接收机；

光端接收机使用FPGA Aurora IP核，转换出光端发送机传递来的时钟信号Re_GTP_Refclk_1，作为读取FIFO(2)中像素信息、写入解码器芯片像素信息的时钟信号fr，此时光端发送机中像素时钟fw与光端接收机中时钟信号fr同源同频；写入FIFO(2)像素信息的时钟信号来源于FPGA Aurora IP核转换出的晶振提供的时钟信号，也就是说FPGAAurora IP核接收主板晶振提供的时钟信号，将其转换为写入FIFO(2)像素信息的时钟信号。

本实施例视频光端机时钟电路系统，当光端发送机分辨率改变时，其FPGA通过I2C接口配置时钟芯片，产生与上述像素时钟fw相同的时钟信号，满足了不同分辨率下光端机对不同时钟的要求。

以上应用具体个例对本发明的原理及实施方式进行了详细阐述，这些实施例只是用于帮助理解本发明的核心技术内容，并不用于限制本发明的保护范围，本发明的技术方案不限制于上述具体实施方式内。基于本发明的上述具体实施例，本技术领域的技术人员在不脱离本发明原理的前提下，对本发明所作出的任何改进和修饰，皆应落入本发明的专利保护范围。

Claims (10)

1.一种视频光端机时钟电路系统，其特征在于，其系统结构包括光端发送机和光端接收机；所述光端发送机、光端接收机之间以光纤为传输介质，进行DVI信号的远距离传输；时钟信号由所述光端发送机传递到光端接收机，维持光端发送机、光端接收机时钟同源；

所述光端发送机包括：编码器芯片、FPGA、光模块、时钟芯片；所述编码器芯片负责标准DVI信号到并行信号的转换，并产生相应的像素时钟信号；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述光模块负责电信号、光信号转换；所述时钟芯片负责产生多种时钟信号；

所述光端接收机包括：光模块、FPGA、解码器芯片、晶振；所述光模块负责电信号、光信号转换；所述FPGA负责数据采集，以及时钟电路的编码及传递；所述解码器芯片负责并行信号到标准DVI信号的转换，并提供给外接显示设备；所述晶振负责生产FPGA GTP所需基准时钟信号。

2.根据权利要求1所述一种视频光端机时钟电路系统，其特征在于，某一特定分辨率下，标准DVI信号经过所述光端发送机的编码器芯片后产生24为并行像素信号和对应像素时钟fw。

3.根据权利要求2所述一种视频光端机时钟电路系统，其特征在于，光端发送机的FPGA中设置FIFO(1)、FPGA Aurora IP核；

所述光端发送机的FPGA收到所述时钟fw，所述FPGA内部将时钟fw转成两路同频时钟，其中一路提供给FIFO(1)用于作为向FIFO(1)写像素数据的时钟，另一路提供给所述光端发送机的时钟芯片。

4.根据权利要求3所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机的FPGA通过I2C接口配置所述光端发送机的时钟芯片产生差分同频时钟信号，该差分同频时钟作为FPGA GTP的基准时钟。

5.根据权利要求4所述一种视频光端机时钟电路系统，其特征在于，所述差分同频时钟经过光端发送机的FPGA Aurora IP核形成单端时钟User_clk，所述单端时钟作为读取FIFO(1)中数据的时钟。

6.根据权利要求5所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机的FPGA Aurora IP核将单端时钟信号编码后通过光纤传递给所述光端接收机。

7.根据权利要求1至6任一所述一种视频光端机时钟电路系统，其特征在于，所述光端接收机的FPGA中设置FIFO(2)、FPGA Aurora IP核；

所述光端接收机使用FPGA Aurora IP核，转换出所述光端发送机传递来的时钟信号Re_GTP_Refclk_1。

8.根据权利要求7所述一种视频光端机时钟电路系统，其特征在于，所述时钟信号Re_GTP_Refclk_1为读取FIFO(2)中像素信息、写入所述解码器芯片像素信息的时钟信号fr；所述光端发送机中像素时钟fw与光端接收机中时钟信号fr同源同频。

9.根据权利要求8所述一种视频光端机时钟电路系统，其特征在于，所述光端接收机的FPGA Aurora IP核接收所述晶振提供的时钟信号，转换为写入FIFO(2)像素信息的时钟信号。

10.根据权利要求9所述一种视频光端机时钟电路系统，其特征在于，所述光端发送机分辨率改变时，所述光端发送机的FPGA通过I2C接口配置光端发送机的时钟芯片，产生与所述像素时钟fw相同的时钟信号。