CN109688440A - 基于fpga的视频信号传输方法、存储介质及智能电视 - Google Patents

基于fpga的视频信号传输方法、存储介质及智能电视 Download PDF

Info

Publication number
CN109688440A
CN109688440A CN201811472499.0A CN201811472499A CN109688440A CN 109688440 A CN109688440 A CN 109688440A CN 201811472499 A CN201811472499 A CN 201811472499A CN 109688440 A CN109688440 A CN 109688440A
Authority
CN
China
Prior art keywords
signal
fpga
video
data
multidiameter delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811472499.0A
Other languages
English (en)
Other versions
CN109688440B (zh
Inventor
鲁勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Skyworth RGB Electronics Co Ltd
Original Assignee
Shenzhen Skyworth RGB Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Skyworth RGB Electronics Co Ltd filed Critical Shenzhen Skyworth RGB Electronics Co Ltd
Priority to CN201811472499.0A priority Critical patent/CN109688440B/zh
Publication of CN109688440A publication Critical patent/CN109688440A/zh
Application granted granted Critical
Publication of CN109688440B publication Critical patent/CN109688440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/4104—Peripherals receiving signals from specially adapted client devices
    • H04N21/4122—Peripherals receiving signals from specially adapted client devices additional display device, e.g. video projector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4307—Synchronising the rendering of multiple content streams or additional data on devices, e.g. synchronisation of audio on a mobile phone with the video output on the TV screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/22—Adaptations for optical transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种基于FPGA的视频信号传输方法、存储介质及智能电视，所述方法包括：与电视端相连接的第一FPGA模块接收电视端发送的视频信号，并获取所述视频信号的信号类型;当所述视频信号的信号类型为第一信号类型时，将所述视频信号同步为第一多路并行数据，将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有第二FPGA模块的屏端。本发明通过第一FPGA模块将电视端输出视频信号转换为光纤信号，然后通过第二FPGA模块将光纤信号转换为视频信息并传输给屏端，从而实现了电视端与屏端的光纤传输。

Description

基于FPGA的视频信号传输方法、存储介质及智能电视
技术领域
本发明涉及智能电视技术领域，特别涉及一种基于FPGA的视频信号传输方法、存储介质及智能电视。
背景技术
随着智能电视及显示屏幕技术的发展，电视形态也日趋多样化，屏体（电视显示屏和主板）分离为电视形态的一种发展方式。在实现电视屏体分离过程中，主板和显示屏之间视频信号如何传输成为要解决的关键问题。目前主板和屏体主要通过加长FFC屏蔽线进行视频信号传输，由于大多电视视频信号基于LVDS、VBY1等高速信号传输协议标准传输，为了保证信号完整性，以上标准对于信号传输距离和传输介质有严格限制；另一方面，传统的FFC信号线在传输信号的过程中抗干扰能力差、信号衰减严重、传输距离短，从而无法满足屏体分离电视信号长距离传输。
发明内容
鉴于现有技术的不足，本发明旨在提供一种基于FPGA的视频信号传输方法、存储介质及智能电视，以使得电视端与屏端通过光纤相互通讯。
为了解决上述技术问题，本发明所采用的技术方案如下：
一种基于FPGA的视频信号传输方法，其包括：
与电视端相连接的第一FPGA模块接收电视端发送的视频信号，并获取所述视频信号的信号类型;
当所述视频信号的信号类型为第一信号类型时，将所述视频信号同步为第一多路并行数据，其中，所述第一信号类型包括LVDS信号和EPI信号；
将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有第二FPGA模块的屏端。
所述基于FPGA的视频信号传输方法，其中，所述当所述视频信号的信号类型为第一信号类型时，将所述视频信号时间同步为第一多路并行数据具体包括：
当所述视频信号的信号类型为第一信号类型，将所述视频信号进行时钟同步以得到第二多路并行数据
将所述第二多路并行数据封装为8位并行数据以得到第一多路并行数据。
所述基于FPGA的视频信号传输方法，其中，所述将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端具体包括：
将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据；
将所述串行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端。
所述基于FPGA的视频信号传输方法，其中，所述将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据具体包括：
将所述第一多路并行数据进行加扰处理，并对加扰后的第一多路数据进行8B10B编码；
将编码后的第一多路并行数据转换为串行数据。
所述基于FPGA的视频信号传输方法，其中，所述方法还包括：
当所述信号类型为第二信号类型时，将所述视频信号经时间同步后转换为第二光信号，其中，第二信号类型包括VBY1信号；
将所述第二光信号通过光纤传输至连接有第二FPGA模块的屏端
所述基于FPGA的视频信号传输方法，其中，所述方法还包括：
通过第二FPGA模块将所述第一光信号转换为视频信号，并将转换得到的视频信号发送至屏端，以使得屏端播放所述视频信号对应的视频。
所述基于FPGA的视频信号传输方法，其中，所述电视端与所述屏端均独立设置，并且电视端和屏端通过第一FPGA模块和第二FPGA模块相连接。
一种计算机可读存储介质，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如上任一所述的基于FPGA的视频信号传输方法中的步骤。
一种智能电视，其包括连接有第一FPGA模块的电视端和连接有第二FPGA模块的屏端，所述第一FPGA模块通过光纤与第二FPGA模块相连接，所述第一FPGA模块执行所述计算机可读程序时实现如上任一所述的基于FPGA的视频信号传输方法中的步骤。
所述智能电视，其特征在于，所述电视端与所述屏端均独立设置。
有益效果：与现有技术相比，本发明提供了一种基于FPGA的视频信号传输方法、存储介质及智能电视，所述方法包括：与电视端相连接的第一FPGA模块接收电视端发送的视频信号，并获取所述视频信号的信号类型;当所述视频信号的信号类型为第一信号类型时，将所述视频信号同步为第一多路并行数据，将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有第二FPGA模块的屏端。本发明通过第一FPGA模块将电视端输出视频信号转换为光纤信号，然后通过第二FPGA模块将光纤信号转换为视频信息并传输给屏端，实现了电视端与屏端的光纤传输，实现远距离的视频信号传输。此外，电视端与屏端传输的信号具备很强的抗干扰能力，从而保证视频信号的完整性。
附图说明
图1为本发明提供的基于FPGA的视频信号传输方法的一个实施例的流程图。
图2为本发明提供的基于FPGA的视频信号传输方法的一个实施例中步骤S20的流程图。
图3为本发明提供的基于FPGA的视频信号传输方法的一个实施例中步骤S30的流程图。
图4为本发明提供的基于FPGA的视频信号传输方法的一个实施例中加扰过程的流程图。
图5为本发明提供的基于FPGA的视频信号传输方法的一个实施例中解扰过程的流程图。
图6为本发明提供的基于FPGA的视频信号传输方法的一个实施例中第一FPGA模块的状态机转移图。
图7为本发明提供的一种智能电视的结构原理图。
具体实施方式
本发明提供一种基于FPGA的视频信号传输方法、存储介质及智能电视，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本技术领域技术人员可以理解，除非特意声明，这里使用的单数形式“一”、“一个”、“所述”和“该”也可包括复数形式。应该进一步理解的是，本发明的说明书中使用的措辞“包括”是指存在所述特征、整数、步骤、操作、元件和/或组件，但是并不排除存在或添加一个或多个其他特征、整数、步骤、操作、元件、组件和/或它们的组。应该理解，当我们称元件被“连接”或“耦接”到另一元件时，它可以直接连接或耦接到其他元件，或者也可以存在中间元件。此外，这里使用的“连接”或“耦接”可以包括无线连接或无线耦接。这里使用的措辞“和/或”包括一个或更多个相关联的列出项的全部或任一单元和全部组合。
本技术领域技术人员可以理解，除非另外定义，这里使用的所有术语(包括技术术语和科学术语)，具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是，诸如通用字典中定义的那些术语，应该被理解为具有与现有技术的上下文中的意义一致的意义，并且除非像这里一样被特定定义，否则不会用理想化或过于正式的含义来解释。
下面结合附图，通过对实施例的描述，对发明内容作进一步说明。
请参照图1，图1为本发明提供的应用自启动的控制方法的较佳实施例的流程图。所述方法包括：
S10、与电视端相连接的第一FPGA模块接收电视端发送的视频信号，并获取所述视频信号的信号类型。
具体地，所述电视端指的是智能电视的主板端，所述电视端独立设置并与屏端分离。也就是说，所述电视端和屏端分别独立设置并相互分离。所述第一FPGA模块与所述电视端相连接并相互通讯，其中，所述第一FPGA模块可以是独立设备，也可以是内置于电视端内的功能模板。在本实施例中，所述第一FPGA模块配置于所述电视端内并与电视端的主板相连接，以电视端的主板发送的视频信号。
进一步，所述电视端的视频信号接口包括LVDS、EPI以及VBY1接口，所述电视端发送给第一FPGA模块的视频信号主要有LVDS信号、EPI信号以及VBY1信号。其中，所述LVDS信号和EPI信号多路并行数据，所述EPI为单路数据，从而对于LVDS信号和EPI信号与对于EPI信号的处理方式不同，从而在接收到视频信号时，需要判断所述视频信号的信号类型，并根据信号类型进行相应处理
S20、当所述视频信号的信号类型为第一信号类型时，将所述视频信号同步为第一多路并行数据，其中，所述第一信号类型包括LVDS信号和EPI信号。
具体地，所述时钟同步采用CDR（Clock Data Recovery）技术提取视频信号中时钟进行提取，并根据提取到的时钟对所述视频信息进行时间同步以得到第二多路并行数据。其中，在对视频信号进行时钟同步之前，所述视频信息存储于预设的缓冲区，所述缓冲区采用先入先出的规则存储视频信号。此外，在获取到第二多路并行数据后，需要对所述第二多路并行数据进行数据打包以得用于输出的第一多路并行数据。相应的，如图2所示，所述当所述视频信号的信号类型为第一信号类型时，将所述视频信号时间同步为第一多路并行数据具体包括：
S21、当所述视频信号的信号类型为第一信号类型，将所述视频信号进行时钟同步以得到第二多路并行数据。
S22、将所述第二多路并行数据封装为8位并行数据以得到第一多路并行数据。
具体地，所述8位并行数据是对所述第二多路并行数据进行封装得到，所述第二多路并行数据可以先依次进入数据列队，之后再将数据列表中每8为数据封装为一个输出单元，并且每个输出单元的数据和其后的输出单元的数据首尾对接，这样将所述第二多路并行数据封装为8为并行数据，这样得到所述第一多路并行数据。
此外，当所述信号类型为第二信号类型时，可以直接将所视频信号进行时间同步并进行光电转换为光信号，通过光纤传输至接第二FPGA模块。也就是说，所述基于FPGA的视频信号传输方法还包括：当所述信号类型为第二信号类型时，将所述视频信号经时间同步后转换为第二光信号，其中，第二信号类型包括VBY1信号；将所述第二光信号通过光纤传输至连接有第二FPGA模块的屏端。
S30、将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有第二FPGA模块的屏端。
具体地，所述第一多路并行数据可以通过电光信号转换为第一光信号，所述第一光信号通过光纤传输至屏端。而光纤信号在传输过程中采用“0”和“1”进行传输，而为了避免第一光信号在传输过程由于存在连续“0”或“1”电平而产生误码率，在将第一多路并行数据转换为第一光信号之前可以对第一多路并行数据进行信道编码。相应的，如图3所示，所述将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端具体包括：
S31、将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据；
S32、将所述串行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端。
具体地，所述信道编码可以采用8B10B编码，也就是说，将8bit的第一多路并行数据转换为10bit数据。其中，所述8B10B编码过程中可以将8bit的并行数据划分为两部分，分别对两部分进行编码，并将编码后两部分数据按照划分方式进行合并以得到10bit数据。所述编码后的两部分数据分别与其对应的编码前的数据多1bit。在本实施例中，所述将8bit数据划分为两部分可以为将所述8bit数据划分为低位的5bit数据和高位的3bit数据，其中，低位的5bit数据记为EDCBA，高位的3bit数据为HGF；再分别对低位的5bit数据和高位的3bit数据进行编码，其中，低位的5bit数据EDCBA经过编码后成为6bit数据abcdei，高3bit原数据HGF经过编码后为4bit数据fghj，最后将变化后两部分组合起来形成一个10bit数据abcdeifghj。
同时在本实施例中，所述编码后的10bit数据携带Comma信号，通过所述Comma信号避免传输过程中的错码。其中，所述Comma信号用来指示字节边界以及获取和验证字节同步，所述Comma信号为是唯一的，且对于字节边界Comma信号产生统一的对齐。当未发生误码时，Comma信号未出现在其他bit位上，也就说，所述Comma信号不能出现在其他字符中，也不能出现在两个字符之间。
进一步，为了减少高速串行信号在传输过程中的EMI噪声，经过封装后的8位并行数据需要进行加扰处理。相应的，所述将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据具体包括：
将所述第一多路并行数据进行加扰处理，并对加扰后的第一多路数据进行8B10B编码；
将编码后的第一多路并行数据转换为串行数据。
具体地，所述将所述第一多路并行数据进行加扰处理为将所述将第一多路并行数据与一个随机序列异或，其中，所述随机序列为加扰过程中通过LFSR（线性反馈移位寄存器）产生伪随机数。其中，所述伪随机数包括n个D触发器和若干个异或门。在本实施例中，所述伪随机数的生成过程可以为：根据待加扰的第一多路并行数据生成周期序列，在所述周期序列中以相同的概率选取其中一个数字，该数字作为第一多路并行数据的伪随机数。此外，所述第一FPGA模块存储的加扰规则和第二FPGA模块中存储的解扰规则相对应，以使得所述第二FPGA模块可以解扰第一FPGA模块发送加扰数据。例如，如图4所示，所述第一FPGA模块打包得到的8bit数据PD[0]～PD[7]，经过LFSR加扰后生成加扰数据A～H。如图5所示，所述第二FPGA模块接收到加扰数据A～H后经过LFSR同步解扰后得到8bit数据PD[0]～PD[7]。
同时在本实施例中，所述第二FPGA模块的处理过程与所述第一FPGA模块处理过程相同，所述第二FPGA模块将对第一FPGA模块处理得到的第一光电信号转换成电视端发送的视频信号，以使得屏端可以接收所述视频信号。相应的，所述第二FPGA模块将第一光信号转换为电信号的串行数据，将串行数据转换为10位并行数据；转换后的数据经过8B10B解码为8bit数据；解码后的8bit数据通过解扰和解码得到电视端发送的视频信号，最后电视端发送的视频信号通过时钟同后发送至屏端以进行视频显示。当然，所述8B10B解码、解扰和解码均与所述第一FPGA模块相对应，这里就不再赘述。
此外，为了进一步说明基于FPGA的视频信号传输方法的过程，这里结合状态图做进一步说明。
如图6所示，TX0-TX6为第一FPGA模块有限状态机运行的7个状态，其中State_flag为状态机转移标志位，State_flag等于0时，表示状态机正在处理当前状态，当State_flag等于1时，表示状态机已运行完当前状态即将跳入下一状态中。其中，TX0为状态机起始状态，在该状态过程中，第一FPGA完成相关参数设置，等待时钟同步；TX1状态为数据选择状态，该状态下，第一FPGA对输入的视频信号进行类型判断，如果视频信号为VBY1信号，则在下一状态直接将视频信号进行光电转换，如果视频信号为LVDS/EPI信号，状态机跳入时钟同步状态处理；TX2状态为时钟同步，该状态下完成接收数据时钟同步接收；TX3状态为数据打包处理；TX4状态为数据加扰，该状态下状态机通过一个16位线性反馈移位寄存器产生伪随机序列，该序列和多路并行数据进行异或处理形成新的第一多路并行数据；TX5状态下，第一多路并行数据的将8bit数据流依据8B10B编码规则转为10bit数据。TX6状态下，第一FPGA模块将10bit并行数据转换为串行数据流并转换为第一光电信号以通过光纤输出。此外，所述第二FPGA模块的状态机流程与第一FPGA模块状态机流程相反，主要实现数据的恢复还原功能，这里不再赘述。
基于上述的基于FPGA的视频信号传输方法，本发明还提供了一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如上所述的基于FPGA的视频信号传输方法中的步骤。
基于上述的基于FPGA的视频信号传输方法，本发明还提供了一种智能电视，如图7所示，其包括连接有第一FPGA模块101的电视端100和连接有第二FPGA模块201的屏端200，所述第一FPGA模块101通过光纤与第二FPGA模块201相连接，所述第一FPGA模块101执行所述计算机可读程序时实现如上任一所述的基于FPGA的视频信号传输方法中的步骤。其中，所述电视端与所述屏端均独立设置。
此外，上述存储介质以及第一FPGA模块中的多条指令处理器加载并执行的具体过程在上述方法中已经详细说明，在这里就不再一一陈述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种基于FPGA的视频信号传输方法，其特征在于，其包括：
与电视端相连接的第一FPGA模块接收电视端发送的视频信号，并获取所述视频信号的信号类型;
当所述视频信号的信号类型为第一信号类型时，将所述视频信号同步为第一多路并行数据，其中，所述第一信号类型包括LVDS信号和EPI信号；
将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有第二FPGA模块的屏端。
2.根据权利要求1所述基于FPGA的视频信号传输方法，其特征在于，所述当所述视频信号的信号类型为第一信号类型时，将所述视频信号时间同步为第一多路并行数据具体包括：
当所述视频信号的信号类型为第一信号类型，将所述视频信号进行时钟同步以得到第二多路并行数据；
将所述第二多路并行数据封装为8位并行数据以得到第一多路并行数据。
3.根据权利要求1所述基于FPGA的视频信号传输方法，其特征在于，所述将所述第一多路并行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端具体包括：
将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据；
将所述串行数据转换为第一光信号，并将所述第一光信号通过光纤传输至连接有FPGA的屏端。
4.根据权利要求3所述基于FPGA的视频信号传输方法，其特征在于，所述将所述第一多路并行数据进行信道编码，并将信道编码后的第一多路并行数据转换为串行数据具体包括：
将所述第一多路并行数据进行加扰处理，并对加扰后的第一多路数据进行8B10B编码；
将编码后的第一多路并行数据转换为串行数据。
5.根据权利要求1所述基于FPGA的视频信号传输方法，其特征在于，所述方法还包括：
当所述信号类型为第二信号类型时，将所述视频信号经时间同步后转换为第二光信号，其中，第二信号类型包括VBY1信号；
将所述第二光信号通过光纤传输至连接有第二FPGA模块的屏端。
6.根据权利要求1所述基于FPGA的视频信号传输方法，其特征在于，所述方法还包括：
通过第二FPGA模块将所述第一光信号转换为视频信号，并将转换得到的视频信号发送至屏端，以使得屏端播放所述视频信号对应的视频。
7.根据权利要求1所述基于FPGA的视频信号传输方法，其特征在于，所述电视端与所述屏端均独立设置，并且电视端和屏端通过第一FPGA模块和第二FPGA模块相连接。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有一个或者多个程序，所述一个或者多个程序可被一个或者多个处理器执行，以实现如权利要求1～7任意一项所述的基于FPGA的视频信号传输方法中的步骤。
9.一种智能电视，其特征在于，其包括连接有第一FPGA模块的电视端和连接有第二FPGA模块的屏端，所述第一FPGA模块通过光纤与第二FPGA模块相连接，所述第一FPGA模块执行所述计算机可读程序时实现如权利要求1-7任意一项所述的基于FPGA的视频信号传输方法中的步骤。
10.根据权利要求9所述智能电视，其特征在于，所述电视端与所述屏端均独立设置。
CN201811472499.0A 2018-12-04 2018-12-04 基于fpga的视频信号传输方法、存储介质及智能电视 Active CN109688440B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811472499.0A CN109688440B (zh) 2018-12-04 2018-12-04 基于fpga的视频信号传输方法、存储介质及智能电视

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811472499.0A CN109688440B (zh) 2018-12-04 2018-12-04 基于fpga的视频信号传输方法、存储介质及智能电视

Publications (2)

Publication Number Publication Date
CN109688440A true CN109688440A (zh) 2019-04-26
CN109688440B CN109688440B (zh) 2021-05-18

Family

ID=66186604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811472499.0A Active CN109688440B (zh) 2018-12-04 2018-12-04 基于fpga的视频信号传输方法、存储介质及智能电视

Country Status (1)

Country Link
CN (1) CN109688440B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696969A (zh) * 2022-06-01 2022-07-01 南京邮电大学 基于交织异或算法的串行uart编解码结构及方法
CN114710639A (zh) * 2022-06-06 2022-07-05 广东欧谱曼迪科技有限公司 一种视频信号的转换系统、方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201813469U (zh) * 2010-10-25 2011-04-27 天津三星电子显示器有限公司 电路主板与屏幕面板分离的超薄电视
CN104581095A (zh) * 2014-12-26 2015-04-29 北京航天控制仪器研究所 一种Camera Link视频光端机
CN105872498A (zh) * 2016-04-08 2016-08-17 北京航天计量测试技术研究所 一种融合红外数字视频图像和通信控制的光纤传输系统
CN106301659A (zh) * 2015-06-05 2017-01-04 华东师范大学 一种磁共振多通道数字传输系统及其数据传输方法
CN108111793A (zh) * 2018-01-03 2018-06-01 山东超越数控电子股份有限公司 一种基于fpga的dvi信号传输系统及其工作方法
CN108183749A (zh) * 2017-12-20 2018-06-19 中国航空工业集团公司洛阳电光设备研究所 一种dvi视频和通讯信号混合传输的光纤通信装置
CN108429904A (zh) * 2018-06-11 2018-08-21 山东超越数控电子股份有限公司 一种视频光端机时钟电路系统

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201813469U (zh) * 2010-10-25 2011-04-27 天津三星电子显示器有限公司 电路主板与屏幕面板分离的超薄电视
CN104581095A (zh) * 2014-12-26 2015-04-29 北京航天控制仪器研究所 一种Camera Link视频光端机
CN106301659A (zh) * 2015-06-05 2017-01-04 华东师范大学 一种磁共振多通道数字传输系统及其数据传输方法
CN105872498A (zh) * 2016-04-08 2016-08-17 北京航天计量测试技术研究所 一种融合红外数字视频图像和通信控制的光纤传输系统
CN108183749A (zh) * 2017-12-20 2018-06-19 中国航空工业集团公司洛阳电光设备研究所 一种dvi视频和通讯信号混合传输的光纤通信装置
CN108111793A (zh) * 2018-01-03 2018-06-01 山东超越数控电子股份有限公司 一种基于fpga的dvi信号传输系统及其工作方法
CN108429904A (zh) * 2018-06-11 2018-08-21 山东超越数控电子股份有限公司 一种视频光端机时钟电路系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114696969A (zh) * 2022-06-01 2022-07-01 南京邮电大学 基于交织异或算法的串行uart编解码结构及方法
CN114710639A (zh) * 2022-06-06 2022-07-05 广东欧谱曼迪科技有限公司 一种视频信号的转换系统、方法及装置
CN114710639B (zh) * 2022-06-06 2022-09-20 广东欧谱曼迪科技有限公司 一种视频信号的转换系统、方法及装置

Also Published As

Publication number Publication date
CN109688440B (zh) 2021-05-18

Similar Documents

Publication Publication Date Title
KR101514021B1 (ko) 플라스틱 광섬유을 통한 적응 데이터 통신용 프레임 구조
CN1917651B (zh) 传递图像信号和分组音频和辅助数据的传输系统及其方法
US20120249871A1 (en) Hdmi-sfp+ adapter/extender
US11296722B2 (en) Integrated physical coding sublayer and forward error correction in networking applications
CN103141066B (zh) 发送电路、接收电路、发送方法、接收方法、通信系统及其通信方法
CN104365075B (zh) 用于在通信信道上同时传输时钟和双向数据的方法和设备
KR100810815B1 (ko) 등화 신호들 중 하나로부터 생성되는 제어 신호에 응답하여다수의 신호를 적응성 등화하기 위한 방법 및 회로
US9077452B2 (en) QSFP+ to SFP+ form-factor adapter with signal conditioning
US7949134B2 (en) Multiplexed multilane hybrid scrambled transmission coding
CN101662636B (zh) 一种安全高速差分串行接口
CN109688440A (zh) 基于fpga的视频信号传输方法、存储介质及智能电视
EP1906651A2 (en) Signal processing
US8718088B2 (en) Signal converter of consumer electronics connection protocols
EP1406408A1 (en) On-chip standalone self-test system and method
CN107749782A (zh) 对控制符号进行智能加扰的方法和装置
EP3142360B1 (en) Multimedia signal transmission device and transmission method thereof
CN107689827A (zh) 一种遥感卫星高速载荷数据光纤传输接口
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
US8553785B2 (en) Apparatus and method for transmitting and recovering encoded data streams across physical medium attachments
CN103139553A (zh) 一种多媒体信号的传输和转换的设备及其系统
CN104767569A (zh) 一种光通信中的蓝绿激光传输系统
CN111757150B (zh) 发送装置、接收装置、收发装置以及收发系统
US7876900B1 (en) Hybrid scrambled transmission coding
CN103067697A (zh) 一种消除基于光纤传输的vga信号抖动的方法
CN105304001A (zh) 一种基于serdes的信号扩展盒

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant