CN108111793A - 一种基于fpga的dvi信号传输系统及其工作方法 - Google Patents

Abstract

本发明涉及一种基于FPGA的DVI信号传输系统及其工作方法。本发明所述基于FPGA的DVI信号传输系统，在发送端将解码后的并行DVI信号转化成串行信号，利用高速信号接口进行传输，有效控制信号的吞吐量和DVI信号的分辨率；在接收端的FPGA中对于接收到的DVI信号进行缓存处理，从而解决了花屏的问题。

Description

一种基于FPGA的DVI信号传输系统及其工作方法

技术领域

本发明涉及一种基于FPGA的DVI信号传输系统及其工作方法，属于DVI信号处理的技术领域。

背景技术

近年来随着我国电子产业的不断发展，对于通信速率和距离的要求也越来越高，光纤通信作为一种远距离、低误码率的传输方式，得到了越来越广泛的应用。视频作为人们感知外部世界的重要途径，在每一个领域都得到广泛关注。

DVI视频信号具有传输速率高，信息量大的特点，在传输过程中一旦出现误码或者丢失，会导致接收端显示器的画面出现花屏、跳动等现象，影响观感。

普通的DVI信号只能传输30米左右，而光远传DVI的传输距离可以达到上百米甚至上千米，而且衰减很小；既增加了DVI信号的应用场景，又降低了整体系统的成本。

在传统的光远传DVI信号的系统中，光纤只能传输串行信号，而DVI信号由4对差分信号组成，此外加上显示器的EDID信号，传统的传输系统无法满足光远传DVI信号的传输需求。

发明内容

针对现有技术的不足，本发明提供一种基于FPGA的DVI信号传输系统。

本发明还提供一种上述系统的工作方法。

本发明的技术方案为：

一种基于FPGA的DVI信号传输系统，包括发送端和接收端；所述发送端包括依次连接的DVI信号解码器、第一FPGA模块和第一光模块；所述第一FPGA模块包括依次连接的第一FIFO模块、第一数据同步处理模块、第一高速收发器模块Transceiver和EDID信号解析模块；

所述接收端包括依次连接的第二光模块、第二FPGA模块和DVI信号编码器；所述第二FPGA模块包括依次连接的EDID信号采集模块、第二高速收发器模块Transceiver、缓存处理模块、第二数据同步处理模块和第二FIFO模块。

根据本发明优选的，所述第一高速收发器模块Transceiver和第二高速收发器模块Transceiver均为例化IP核Aurora。

根据本发明优选的，所述第一光模块和第二光模块通过光纤连接。

一种上述系统的工作方法，包括步骤如下：

1)DVI信号进入DVI信号解码器,DVI信号解码器将对DVI信号进行处理，生成行场信号、列场信号和RGB信号，并将生成的行场信号、列场信号和RGB信号发送至第一FPGA模块；

2)第一FPGA模块接收DVI信号解码器的信号，第一FIFO模块对生成的行场信号、列场信号和RGB信号进行缓存；第一数据同步处理模块对第一FIFO模块中缓存的行场信号、列场信号和RGB信号进行同步处理；第一高速收发器模块Transceiver将同步处理后的行场信号、列场信号和RGB信号打包为数据包并以高速串行的传输方式发送到第一光模块；

3)第一光模块将第一FPGA模块的信号转换成光信号传输到接收端的第二光模块；

4)第二光模块转发发送端的信号至二高速收发器模块Transceiver；第二高速收发器模块Transceiver将高速串行信号转换为DVI信号编码器能接受的RGB信号、HYSYN信号C、VYSYNC信号和DE信号；RGB信号、HYSYNC信号、VYSYNC信号和DE信号进入FIFO进行缓存；

5)FIFO中的缓存信号进入第二数据同步处理模块，第二数据同步处理模块对RGB信号、HYSYN信号C、VYSYNC信号和DE信号进行同步处理；通过同步处理避免出现FIFO empty或者full状态下出现的丢失数据问题，进而解决了花屏、闪屏现象。

6)DVI信号编码器对第二数据同步处理模块同步处理之后的信号进行处理，生成的DVI信号在显示器显示。

接收端正好是发送端的反过程。在此基础上FPGA加入了缓存处理模块和第二数据同步处理模块，这两个模块是DVI信号能否显示正常的关键。

根据本发明优选的，所述第一高速收发器模块Transceiver中的数据包格式如下表所示：

。在发送端将数据打包为数据包过滤掉消隐区的无用信号，在数据包中加入包头包尾分辨不同的包类型，便于光纤的另外一端更好的识别数据，正确的进行数据通信。

本发明的有益效果为：

1.本发明所述基于FPGA的DVI信号传输系统，在发送端将解码后的并行DVI信号转化成串行信号，利用高速信号接口进行传输，有效控制信号的吞吐量和DVI信号的分辨率；在接收端的FPGA中对于接收到的DVI信号进行缓存处理，从而解决了花屏的问题。

附图说明

图1为本发明所述基于FPGA的DVI信号传输系统的结构示意图；

图2为实施例2中所使用的时序图；

具体实施方式

下面结合实施例和说明书附图对本发明做进一步说明，但不限于此。

实施例1

如图1所示。

一种基于FPGA的DVI信号传输系统，包括发送端和接收端；所述发送端包括依次连接的DVI信号解码器、第一FPGA模块和第一光模块；所述第一FPGA模块包括依次连接的第一FIFO模块、第一数据同步处理模块、第一高速收发器模块Transceiver和EDID信号解析模块；

所述接收端包括依次连接的第二光模块、第二FPGA模块和DVI信号编码器；所述第二FPGA模块包括依次连接的EDID信号采集模块、第二高速收发器模块Transceiver、缓存处理模块、第二数据同步处理模块和第二FIFO模块。

所述第一高速收发器模块Transceiver和第二高速收发器模块Transceiver均为例化IP核Aurora。

所述第一光模块和第二光模块通过光纤连接。

实施例2

利用如实施例1所述系统对视频信号进行传输，视频信号的分辨率为1920×1080p，刷新率为60Hz，即每秒60帧的数据量，“p”代表逐行扫描；

包括步骤如下：

1)DVI信号进入DVI信号解码器,DVI信号解码器将对DVI信号进行处理，生成行场信号、列场信号和RGB信号，并将生成的行场信号、列场信号和RGB信号发送至第一FPGA模块；

2)第一FPGA模块接收DVI信号解码器的信号，第一FIFO模块对生成的行场信号、列场信号和RGB信号进行缓存；第一数据同步处理模块对第一FIFO模块中缓存的行场信号、列场信号和RGB信号进行同步处理；第一高速收发器模块Transceiver将同步处理后的行场信号、列场信号和RGB信号打包为数据包并以高速串行的传输方式发送到第一光模块；所述第一高速收发器模块Transceiver中的数据包格式如下表所示：

3)第一光模块将第一FPGA模块的信号转换成光信号传输到接收端的第二光模块；

4)第二光模块转发发送端的信号至二高速收发器模块Transceiver；第二高速收发器模块Transceiver将高速串行信号转换为DVI信号编码器能接受的RGB信号、HYSYN信号C、VYSYNC信号和DE信号；RGB信号、HYSYNC信号、VYSYNC信号和DE信号进入FIFO进行缓存；

5)FIFO中的缓存信号进入第二数据同步处理模块，根据图2的时序图，第二数据同步处理模块对RGB信号、HYSYN信号C、VYSYNC信号和DE信号进行同步处理；通过同步处理避免出现FIFO empty或者full状态下出现的丢失数据问题，进而解决了花屏、闪屏现象。

6)DVI信号编码器对第二数据同步处理模块同步处理之后的信号进行处理，生成的DVI信号在显示器显示。

接收端正好是发送端的反过程。在此基础上FPGA加入了缓存处理模块和第二数据同步处理模块，这两个模块是DVI信号能否显示正常的关键。

在显示器中能够显示数据为1920×1080个，而真实的一帧数据包括2200×1125个数据，只有DE为“1”时，RGB数据才真实有效，其他都处在消隐区。

在数据传输过程中，消隐区的数据被忽略，只传输显示需要的真实数据，在接收端的缓存同步模块，根据图2的时序标准，重新对数据进行同步，消隐区的RGB数据设置为24’h000。如果出现数据丢失，1行不足1920个数据，直接补充上一个数据，有效解决了花屏、闪屏的问题。

Claims (5)

1.一种基于FPGA的DVI信号传输系统，其特征在于，包括发送端和接收端；所述发送端包括依次连接的DVI信号解码器、第一FPGA模块和第一光模块；所述第一FPGA模块包括依次连接的第一FIFO模块、第一数据同步处理模块、第一高速收发器模块Transceiver和EDID信号解析模块；所述接收端包括依次连接的第二光模块、第二FPGA模块和DVI信号编码器；所述第二FPGA模块包括依次连接的EDID信号采集模块、第二高速收发器模块Transceiver、缓存处理模块、第二数据同步处理模块和第二FIFO模块。

2.根据权利要求1所述的基于FPGA的DVI信号传输系统，其特征在于，所述第一高速收发器模块Transceiver和第二高速收发器模块Transceiver均为例化IP核Aurora。

3.根据权利要求1所述的基于FPGA的DVI信号传输系统，其特征在于，所述第一光模块和第二光模块通过光纤连接。

4.一种如权利要求1-3任意一项所述信号传输系统的工作方法，其特征在于，包括步骤如下：

1)DVI信号进入DVI信号解码器,DVI信号解码器将对DVI信号进行处理，生成行场信号、列场信号和RGB信号，并将生成的行场信号、列场信号和RGB信号发送至第一FPGA模块；

2)第一FPGA模块接收DVI信号解码器的信号，第一FIFO模块对生成的行场信号、列场信号和RGB信号进行缓存；第一数据同步处理模块对第一FIFO模块中缓存的行场信号、列场信号和RGB信号进行同步处理；第一高速收发器模块Transceiver将同步处理后的行场信号、列场信号和RGB信号打包为数据包并以高速串行的传输方式发送到第一光模块；

3)第一光模块将第一FPGA模块的信号转换成光信号传输到接收端的第二光模块；

4)第二光模块转发发送端的信号至二高速收发器模块Transceiver；第二高速收发器模块Transceiver将高速串行信号转换为DVI信号编码器能接受的RGB信号、HYSYN信号C、VYSYNC信号和DE信号；RGB信号、HYSYNC信号、VYSYNC信号和DE信号进入FIFO进行缓存；

5)FIFO中的缓存信号进入第二数据同步处理模块，第二数据同步处理模块对RGB信号、HYSYN信号C、VYSYNC信号和DE信号进行同步处理；

6)DVI信号编码器对第二数据同步处理模块同步处理之后的信号进行处理，生成的DVI信号在显示器显示。

5.如权利要求4所述的信号传输系统的工作方法，其特征在于，所述第一高速收发器模块Transceiver中的数据包格式如下表所示：