CN115882869A - 基于信号时间特征的Camera-Link解码方法 - Google Patents
基于信号时间特征的Camera-Link解码方法 Download PDFInfo
- Publication number
- CN115882869A CN115882869A CN202211582413.6A CN202211582413A CN115882869A CN 115882869 A CN115882869 A CN 115882869A CN 202211582413 A CN202211582413 A CN 202211582413A CN 115882869 A CN115882869 A CN 115882869A
- Authority
- CN
- China
- Prior art keywords
- delay
- signal
- time
- unit
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 12
- 125000004122 cyclic group Chemical group 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 9
- 230000009191 jumping Effects 0.000 claims description 6
- 238000012544 monitoring process Methods 0.000 claims description 6
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000000605 extraction Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000002123 temporal effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000013461 design Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 239000000284 extract Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 238000003708 edge detection Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明涉及一种基于信号时间特征的Camera‑Link解码方法，其中精确延时单元根据延时控制信号对数据通道输入的串行信号进行精确延时控制；串并转换单元对经过精确延时的串行信号进行采样，转换为并行信号；桶型移位单元根据移位控制信号和像素时钟对并行信号进行循环移位；时间特征检测单元进行时间特征提取，将时间特征值与阈值进行比较，并将比较结果传递给控制状态机进行逻辑判断，在逻辑判断过程中时间特征检测单元生成延时控制信号、移位控制信号以及时序锁定信号；时序生成单元将并行信号重映射为视频时序信号。本发明采用检测信号时间特征值的方式，无需外围芯片，降低电路设计的复杂性和生产成本，具有极强的通用性和兼容性。
Description
技术领域
本发明涉及机器视觉技术领域，特别是涉及一种基于信号时间特征的Camera-Link解码方法。
背景技术
Camera-Link协议作为一种数字图像传输的工业标准，规范了数字摄像机和图像采集卡之间的接口，广泛应用于各类视觉处理系统，协议规定在数字摄像机和图像接收设备之间传输视频图像数据采用高速串行LVDS信号的方式，包括四个数据通道和一个时钟通道，由图像接收设备对该组LVDS串行信号解码为28bits的并行数据，包含场同步信号(FVAL)、行同步信号(LVAL)、数据有效信号(DVAL)以及24bits的并行原始视频图像数据。
常见的数据解码方案有两种：一种是通用方案，使用专用Camera-Link解码芯片，例如DS90CR288/DS90CR286芯片，该芯片负责将LVDS串行信号转换为28bits的并行数据，具体信号分布为位于BIT[25]的场同步信号(FVAL)、BIT[24]行同步信号(LVAL)、BIT[26]数据有效信号(DVAL)以及位于其它24bits的并行原始视频图像数据，这种采用解码芯片的实现方案的缺点是该解码芯片的工作温度范围较窄，标称低温指标仅为零下20℃，无法满足工业应用要求的零下40℃环境，而且使用外置芯片将占用电路板面积，额外增加了生产成本；另一种是针对特定数字摄像机的方案，通过大量试验找到时钟通道和数据通道的相位关系，在FPGA中利用IDELAY元件可调延时功能，手动设定数据通道的固定延时值，使时钟能对数据进行正确采样，从而完成协议解码，解码后信号的分布与延时值的设定相关，这种方案针对每一台数字摄像机，均需要通过大量的试验，手动设置一固定的延时值，该方案只能针对特定数字摄像机，兼容性较差。
发明内容
为了解决现有的Camera-Link解码存在的使用场景受限、成本较高、兼容性较差的缺点，本发明提供一种基于信号时间特征的Camera-Link解码方法。
为解决上述问题，本发明采取如下的技术方案：
一种基于信号时间特征的Camera-Link解码方法，包括以下步骤：
将Camera-LinkLVDS串行信号的时钟通道和数据通道分别输入至时钟管理单元和精确延时单元，所述时钟管理单元以Camera-Link输入时钟作为参考，提供采样时钟和像素时钟；
所述精确延时单元根据时间特征检测单元输出的延时控制信号对串行信号进行精确延时控制，以将采样窗调整到最佳位置；
串并转换单元使用采样时钟对经过精确延时的串行信号进行采样，将其转换为28bits的并行信号；
桶型移位单元根据时间特征检测单元输出的移位控制信号和像素时钟对所述并行信号进行循环移位；
时间特征检测单元使用基准时钟对经过循环移位后的并行信号进行时间特征提取，将提取的时间特征值与阈值TH进行比较，并将比较结果传递给控制状态机进行逻辑判断，在逻辑判断过程中所述时间特征检测单元生成所述延时控制信号、所述移位控制信号以及时序锁定信号；
时序生成单元根据像素时钟将经过循环移位后的并行信号重映射为视频时序信号，所述视频时序信号包括解码后的场同步信号、行同步信号、数据有效信号以及图像数据。
本发明的有益效果是：
(1)本发明采用检测信号时间特征值的方式来控制对串行信号的精确延时以及对并行信号的循环移位，无需外围芯片，降低了电路设计的复杂性，降低了生产成本；
(2)由于本发明采用的特征检测方式所使用的是信号时间特征值，是视频图像信号的通用特征，与具体的数字摄像机无关，因此本发明的解码方法能兼容市场上几乎所有的采用Camera-Link协议的相机，具有极强的通用性，兼容性较高；
(3)在工作过程中能实时监测解码状态，当受到环境温度变化造成的温漂影响时，本发明的解码方法能够自我调整，具有较高的可靠性和自适应性；
(4)本发明解决了使用专用解码芯片工作温度范围窄的问题，可在-40℃至65℃范围内工作。
附图说明
图1为本发明所述的基于信号时间特征的Camera-Link解码方法的原理图；
图2为精确延时单元的结构示意图；
图3为串并转换单元的结构示意图；
图4为时间特征检测单元的结构示意图；
图5为控制状态机的逻辑跳转图。
具体实施方式
下面将结合附图及较佳实施例对本发明的技术方案进行详细描述。
在其中一个实施例中，如图1所示，本发明提供一种基于信号时间特征的Camera-Link解码方法，该方法采用动态检测视频图像行场同步信号时间特征的方式，根据特征检测结果动态调整信号延时和位分布，具体包括以下步骤：
将Camera-LinkLVDS串行信号的时钟通道和数据通道分别输入至时钟管理单元100和精确延时单元200，其中时钟管理单元100以Camera-Link输入时钟作为参考，为其他单元提供精准的7倍频的采样时钟和与输入时钟同频的像素时钟；
精确延时单元200根据时间特征检测单元输出的延时控制信号对串行信号进行精确延时控制，以将采样窗调整到最佳位置；
串并转换单元300使用采样时钟对经过精确延时的串行信号进行采样，将其转换为28bits的并行信号；
桶型移位单元400根据时间特征检测单元输出的移位控制信号和像素时钟对28bits的并行信号进行循环移位；
时间特征检测单元600使用50MHz的基准时钟对经过循环移位后的并行信号进行时间特征提取，将提取的时间特征值与阈值TH进行比较，并将比较结果传递给控制状态机进行逻辑判断，在逻辑判断过程中时间特征检测单元600生成延时控制信号和移位控制信号，分别用于控制精确延时单元200对串行信号进行精确延时和控制桶型移位单元400对并行信号进行循环移位，同时在逻辑判断过程中时间特征检测单元600还生成并输出时序锁定信号；
时序生成单元500根据像素时钟将经过循环移位后的并行信号重映射为视频时序信号，该视频时序信号包括解码后的场同步信号、行同步信号、数据有效信号以及图像数据。时序生成单元500对28bits的并行信号进行重映射后得到视频时序信号，使视频时序信号与Camera-Link解码芯片输出信号的定义相匹配，以兼容原有使用解码芯片进行数据采集的逻辑架构。
如图2所示，精确延时单元200包含4个IDELAY组件，该组件用于完成差分到单端的转换，同时根据延时控制信号，可提供32个单位步长为78ps的延时，即延时范围为78ps～2496ps的延时。4个IDELAY组件的输入分别为LVDS差分通道1、LVDS差分通道2、LVDS差分通道3、LVDS差分通道4，输出分别为延时数据1、延时数据2、延时数据3、延时数据4。
如图3所示，串并转换单元300含有4个SERDES组件，该组件用于完成单端串行信号到并行信号的转换，每个组件完成一个串行数据通道转换为7bits并行信号，则4个SERDES组件共输出28bits并行信号，输出的28bits并行信号传递给桶型移位单元400，经过桶型移位单元400的循环移位后传递给时间特征检测单元600，用于提取信号时间特征。
如图4所示，时间特征检测单元600对28bit并行信号的每个bit进行时间特征提取时，首先通过上升沿检测电路确定起点，开始定时器，再通过下降沿检测电路确定终点，停止定时器，此时定时器的值记为该bit的高电平持续时间即为时间特征值T，定时器将时间特征值T送入比较器，比较器将时间特征值T与比较器的阈值TH进行比较，并将比较结果传递给控制状态机进行逻辑判断。
比较器的阈值TH可采用以下方法进行选取：对于市场上常见的相机，按照最小分辨率320×256来计算、CameraLink-Base协议所支持的最高时钟频率85MHz来评估，每个像素的时钟周期为1/85MHz≈11.8ns，单个周期内传输3个像素，对于有320×256个像素的图像，则场同步信号高电平持续时间的最小值约为320×256×(1/85MHz)/3≈320us，因此设置比较器的阈值TH＝320us。
控制状态机对28bits的所有检测结果进行比对，其状态跳转图如图5所示，其中：
S0状态为空闲状态：当检测到时钟管理单元100输出的LOCK信号有效(LOCK为高电平1)时，则跳转至S1状态；否则停留在S0状态；
S1状态为延时调整状态：在该状态中，向精确延时单元200发出延时控制信号，按照其步长值，从0ps延时一直调整至2496ps，并在每个步长状态下，判断28个时间特征值中是否存在大于阈值TH的值，且该值保持稳定不变，记录稳定不变的特征值对应的延时区间D，待32个延时值遍历完毕后，将精确延时单元200的最终延时值设置为延时区间的中值D/2处，然后跳转至S2状态；
S2状态为移位控制状态：在该状态中，判断满足阈值条件(即大于阈值TH)的最大时间特征值所在位置，若其位于BIT[25]处，则停止移位，同时跳转至S3状态；否则发出移位控制信号，控制桶型移位单元400继续进行桶型移位，直到满足跳转条件为止，其中跳转条件是指满足阈值条件的最大时间特征值所在位置位于BIT[25]处。
S3状态为实时监测状态：该状态下输出时序锁定信号，并以一定的周期监测BIT[25]，判断其特征值是否跌落至TH以下，若特征值大小异常，则跳回到S1状态；否则保持在S3状态。
本发明采用检测信号时间特征值的方式，无需外围芯片，降低了电路设计的复杂性，降低了生产成本；同时能兼容市场上几乎所有的采用Camera-Link协议的相机，具有极强的通用性。在工作过程中能实时监测解码状态，当受到环境温度变化造成的温漂影响时，能够自我调整，具有较高的可靠性。通过实际工程项目验证表明，本发明的Camera-Link解码方法实用有效。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (6)
1.一种基于信号时间特征的Camera-Link解码方法，其特征在于，包括以下步骤：
将Camera-Link LVDS串行信号的时钟通道和数据通道分别输入至时钟管理单元和精确延时单元，所述时钟管理单元以Camera-Link输入时钟作为参考，提供采样时钟和像素时钟；
所述精确延时单元根据时间特征检测单元输出的延时控制信号对串行信号进行精确延时控制，以将采样窗调整到最佳位置；
串并转换单元使用采样时钟对经过精确延时的串行信号进行采样，将其转换为28bits的并行信号；
桶型移位单元根据时间特征检测单元输出的移位控制信号和像素时钟对所述并行信号进行循环移位；
时间特征检测单元使用基准时钟对经过循环移位后的并行信号进行时间特征提取，将提取的时间特征值与阈值TH进行比较，并将比较结果传递给控制状态机进行逻辑判断，在逻辑判断过程中所述时间特征检测单元生成所述延时控制信号、所述移位控制信号以及时序锁定信号；
时序生成单元根据像素时钟将经过循环移位后的并行信号重映射为视频时序信号，所述视频时序信号包括解码后的场同步信号、行同步信号、数据有效信号以及图像数据。
2.根据权利要求1所述的基于信号时间特征的Camera-Link解码方法，其特征在于，控制状态机的逻辑判断过程如下：
空闲状态：当检测到所述时钟管理单元输出的LOCK信号有效时，则跳转至延时调整状态；否则停留在空闲状态；
延时调整状态：在该状态中，向所述精确延时单元发出延时控制信号，按照步长值，从0ps延时一直调整至2496ps，并在每个步长状态下，判断28个时间特征值中是否存在大于阈值TH的值，且该值保持稳定不变，记录稳定不变的时间特征值对应的延时区间，待32个延时值遍历完毕后，将所述精确延时单元的最终延时值设置为延时区间的中值处，然后跳转至移位控制状态；
移位控制状态：在该状态中，判断满足阈值条件的最大时间特征值所在位置，若其位于BIT[25]处，则停止移位，同时跳转至实时监测状态；否则发出移位控制信号，控制所述桶型移位单元继续进行桶型移位，直到满足跳转条件为止；
实时监测状态：该状态下输出时序锁定信号，并以一定的周期监测BIT[25]，判断其特征值是否跌落至阈值TH以下，若是，则跳回到空闲状态；否则保持在实时监测状态。
3.根据权利要求1所述的基于信号时间特征的Camera-Link解码方法，其特征在于，时间特征检测单元对28bit并行信号的每个bit进行时间特征提取时，首先通过上升沿检测电路确定起点，开始定时器，再通过下降沿检测电路确定终点，停止定时器，此时定时器的值记为该bit的时间特征值T，定时器将时间特征值T送入比较器，比较器将时间特征值T与阈值TH进行比较后将比较结果传递给控制状态机进行逻辑判断。
4.根据权利要求1所述的基于信号时间特征的Camera-Link解码方法，其特征在于，所述精确延时单元200包括4个用于完成差分到单端转换的IDELAY组件，提供32个单位步长为78ps的延时。
5.根据权利要求1所述的基于信号时间特征的Camera-Link解码方法，其特征在于，所述串并转换单元包括4个SERDES组件，且每个组件完成一个串行数据通道转换为7bits并行信号。
6.根据权利要求1所述的基于信号时间特征的Camera-Link解码方法，其特征在于，根据相机最小分辨率和CameraLink-Base协议所支持的最高时钟频率来计算所述阈值TH。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211582413.6A CN115882869B (zh) | 2022-12-09 | 2022-12-09 | 基于信号时间特征的Camera-Link解码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211582413.6A CN115882869B (zh) | 2022-12-09 | 2022-12-09 | 基于信号时间特征的Camera-Link解码方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115882869A true CN115882869A (zh) | 2023-03-31 |
| CN115882869B CN115882869B (zh) | 2024-01-30 |
Family
ID=85766907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211582413.6A Active CN115882869B (zh) | 2022-12-09 | 2022-12-09 | 基于信号时间特征的Camera-Link解码方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115882869B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040183916A1 (en) * | 2003-03-19 | 2004-09-23 | Kazuhito Enomoto | Signal transmission method between television camera and video apparatus and apparatus using the method |
| US20060221099A1 (en) * | 2005-03-31 | 2006-10-05 | Kabushiki Kaisha Toshiba | Image data processing apparatus and image data processing method |
| US20080159444A1 (en) * | 2006-12-27 | 2008-07-03 | Rohm Co., Ltd. | Receiver circuit and receiving method |
| KR100850496B1 (ko) * | 2007-02-28 | 2008-08-05 | 주식회사 실리콘웍스 | 고속 직렬 인터페이스 |
| US20110242413A1 (en) * | 2008-09-11 | 2011-10-06 | University Of Malta | Method and apparatus for generating and transmitting synchronized video data |
| CN102377991A (zh) * | 2010-08-24 | 2012-03-14 | 泰勒斯公司 | 用于“lvds”型链接的发送和接收视频数字信号的系统 |
| CN102694997A (zh) * | 2011-03-24 | 2012-09-26 | 张天飞 | 一种基于FPGA和Camera Link协议接口的通用数据采集传输板设计 |
| CN104113740A (zh) * | 2014-07-28 | 2014-10-22 | 中国科学院光电技术研究所 | 一种混合格式信号光纤传输装置 |
| WO2017000849A1 (zh) * | 2015-06-29 | 2017-01-05 | 武汉精测电子技术股份有限公司 | Lvds视频信号转换为dp视频信号的方法及系统 |
| CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
| CN111193891A (zh) * | 2019-12-16 | 2020-05-22 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于FPGA的Camera Link数据接收系统及传输方法 |
| CN111314645A (zh) * | 2020-02-24 | 2020-06-19 | 南京理工大学 | 基于FPGA的Camera Link接口信号解码方法 |
| CN115065795A (zh) * | 2022-06-30 | 2022-09-16 | 重庆秦嵩科技有限公司 | 基于国产FPGA的cameralink接口的输入输出接口系统 |
-
2022
- 2022-12-09 CN CN202211582413.6A patent/CN115882869B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040183916A1 (en) * | 2003-03-19 | 2004-09-23 | Kazuhito Enomoto | Signal transmission method between television camera and video apparatus and apparatus using the method |
| US20060221099A1 (en) * | 2005-03-31 | 2006-10-05 | Kabushiki Kaisha Toshiba | Image data processing apparatus and image data processing method |
| US20080159444A1 (en) * | 2006-12-27 | 2008-07-03 | Rohm Co., Ltd. | Receiver circuit and receiving method |
| KR100850496B1 (ko) * | 2007-02-28 | 2008-08-05 | 주식회사 실리콘웍스 | 고속 직렬 인터페이스 |
| US20110242413A1 (en) * | 2008-09-11 | 2011-10-06 | University Of Malta | Method and apparatus for generating and transmitting synchronized video data |
| CN102377991A (zh) * | 2010-08-24 | 2012-03-14 | 泰勒斯公司 | 用于“lvds”型链接的发送和接收视频数字信号的系统 |
| CN102694997A (zh) * | 2011-03-24 | 2012-09-26 | 张天飞 | 一种基于FPGA和Camera Link协议接口的通用数据采集传输板设计 |
| CN104113740A (zh) * | 2014-07-28 | 2014-10-22 | 中国科学院光电技术研究所 | 一种混合格式信号光纤传输装置 |
| WO2017000849A1 (zh) * | 2015-06-29 | 2017-01-05 | 武汉精测电子技术股份有限公司 | Lvds视频信号转换为dp视频信号的方法及系统 |
| CN109600560A (zh) * | 2018-12-04 | 2019-04-09 | 中国航空工业集团公司洛阳电光设备研究所 | Cmos图像传感器输出高速串行lvds信号校准方法及装置 |
| CN111193891A (zh) * | 2019-12-16 | 2020-05-22 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于FPGA的Camera Link数据接收系统及传输方法 |
| CN111314645A (zh) * | 2020-02-24 | 2020-06-19 | 南京理工大学 | 基于FPGA的Camera Link接口信号解码方法 |
| CN115065795A (zh) * | 2022-06-30 | 2022-09-16 | 重庆秦嵩科技有限公司 | 基于国产FPGA的cameralink接口的输入输出接口系统 |
Non-Patent Citations (3)
| Title |
|---|
| HUACAI等: "Application Camera Links on Xilinx FPGA", 《2013 10TH INTERNATIONAL CONFERENCE ON FUZZY SYSTEMS AND KNOWLEDGE DISCOVERY》, pages 1121 - 1125 * |
| 甄国涌等: "Camera Link 图像数据接口的FPGA 实现", 《仪表技术与传感器》, no. 11, pages 36 - 39 * |
| 魏淑稳: "基于FPGA的Camera Link图像数据采集装置的研究与实现", 《中国优秀硕士学位论文全文数据库信息科技辑》, no. 09, pages 135 - 197 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115882869B (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10168385B2 (en) | Eye pattern measurement apparatus, and clock and data recovery system and method of the same | |
| JP2008154214A (ja) | 信号オーバーサンプリングのためのパラメータスキャン方法及び装置、並びにネットワークシステム | |
| KR20080002792A (ko) | 멀티-핀 비동기 직렬 인터페이스를 통해 전달된 데이터를동기화하기 위한 방법 및 장치 | |
| US11343067B2 (en) | Sampling point identification for low frequency asynchronous data capture | |
| KR960013655B1 (ko) | 고선명 텔레비젼 수상기의 데이터 세그먼트 동기신호검출기 | |
| US10284838B2 (en) | Method and apparatus for transmitting images captured by first and second image sensors | |
| US10257795B2 (en) | Signal conversion apparatus, signal restoration apparatus and information processing apparatus | |
| JP2009047698A (ja) | シリアル・データ・コミュニケーションのチャネル間スキュー測定方法及び装置 | |
| CN115882869B (zh) | 基于信号时间特征的Camera-Link解码方法 | |
| US5900914A (en) | Horizontal synchronizing signal-generating circuit and method therefor | |
| US8345160B2 (en) | Synchronous signal conversion circuit, signal processing system including it, and synchronous signal conversion method | |
| JP2004350292A (ja) | Ｄｖｂ−ａｓｉ方式のデジタル放送受信器の非同期伝送ストリーム受信装置及びその非同期伝送ストリーム伝送方法 | |
| US7436919B2 (en) | Methods and apparatus for bit synchronizing data transferred across a multi-pin asynchronous serial interface | |
| US20090278983A1 (en) | Digital video signal transmitter and receiver and including system | |
| CN107197190B (zh) | 一种视频时钟的生成方法及装置 | |
| US6559891B1 (en) | Method and apparatus to generate tri-level HDTV synchronization pulses | |
| US8284871B2 (en) | Synchronization determining circuit, receiver including the synchronization determining circuit, and method of the receiver | |
| KR100300947B1 (ko) | 디지털텔레비젼수신장치의세그먼트동기신호검출장치 | |
| JP2004247856A (ja) | データ受信装置及びデータ送受信方法 | |
| JP2536443B2 (ja) | フレ―ム同期検出保護回路 | |
| JP2008182315A (ja) | デジタル伝送システム | |
| KR101684793B1 (ko) | 단일 선로를 이용한 디지털 영상 전송 시스템 및 그 영상 전송 방법 | |
| KR0179507B1 (ko) | 시스템 타임 클럭 복원 장치에서의 업 신호 및 다운 신호 생성 방법 | |
| JP2022037647A (ja) | 高速シリアル伝送回路 | |
| US8553756B2 (en) | Data transmission system and method, and data sending apparatus and receiving apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |