KR102501100B1 - 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 - Google Patents
영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 Download PDFInfo
- Publication number
- KR102501100B1 KR102501100B1 KR1020220032202A KR20220032202A KR102501100B1 KR 102501100 B1 KR102501100 B1 KR 102501100B1 KR 1020220032202 A KR1020220032202 A KR 1020220032202A KR 20220032202 A KR20220032202 A KR 20220032202A KR 102501100 B1 KR102501100 B1 KR 102501100B1
- Authority
- KR
- South Korea
- Prior art keywords
- detection signal
- channel
- aux
- main
- signal
- Prior art date
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000003384 imaging method Methods 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims abstract description 67
- 238000012360 testing method Methods 0.000 claims abstract description 51
- 238000012549 training Methods 0.000 claims description 42
- 238000011084 recovery Methods 0.000 claims description 8
- 238000012790 confirmation Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2257—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using expert systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
Abstract
영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법에 관한 것이다. 이를 위해, 디스플레이포트(DP)의 트랜스미터 기능을 갖는 그래픽 카드(10)에 접속 가능하고, 메인채널(94)과 옥스(AUX) 및 감지신호(HPD) 채널(96)을 갖는 입력 커넥터(90); 메인채널(94)에 연결되고, 입력되는 하나의 메인신호를 복수개(n)의 메인신호(120)로 분지하여 출력하는 팬아웃 버퍼(100); 옥스및감지신호 채널(96)에 연결되고, 검사시료를 제어하는 하나의 제어신호를 복수의 검사시료를 제어하기 위한 제어신호(130)로 분지하는 옥스및감지신호 제어부(110); 및 메인신호(120)를 수신하는 제 1 메인채널(42)과 상기 제어신호(130)를 수신하는 제 1 옥스및감지신호채널(44)로 구성되어 검사시료와 접속 가능한 출력 커넥터;를 포함하고, 출력 커넥터는 복수의 검사시료에 대응하여 복수개가 병렬로 구비된다.
Description
본 발명은 디스플레이포트를 이용한 영상 분배장치에 관한 것으로, 보다 상세하게는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법에 관한 것이다.
액정표시장치(LCD, OLED) 등과 같은 디지털 방식의 디스플레이장치는, 텔레비젼, 휴대용 텔레비전(potable television), 휴대폰(mobile telephone), 캠코더, 노트북 컴퓨터, 데스크탑 컴퓨터 및 프로젝션 텔레비젼(projection television)과 같은 다양한 전자제품 및 컴퓨터 제품에 사용된다.
디스플레이포트(DP)는 디스플레이 생산에서 디스플레이장치의 검사장비에 사용되는 모듈로서 디스플레이포트를 사용하는 검사시료(패널, 모니터 등)에 영상을 전송한다.
도 1은 종래 영상 분배장치의 구성도이다. 도 1에 도시된 바와 같이, 영상을 공급하는 소스기기인 그래픽 카드(10)는 디스플레이포트(DP)의 소스(트랜스미터) 기능을 가지고 있다. 제 1 DP 스플리터(20)를 1개의 영상신호를 2개의 신호로 분지하기 때문에 제 2, 3 DP 스플리터(30, 60)를 연결하여야만 4개의 검사시료(40, 50, 70, 80)를 검사할 수 있다. 그러나, DP 스플리터는 VESA 표준 방식의 디스플레이포트(DP) 1.2 만을 지원하기 때문에 ALP-DP(Apple Low Power Display Port)와 같은 비표준 영상 신호는 전송이 불가능하였다. 또한, 더 많은 검사시료를 검사하기 위해서는 더 많은 스플리터 IC가 소요되는데 최고 전송속도가 5.4 Gbps로 제한되는 단점이 있었다.
도 2는 또 다른 종래 영상 분배장치의 구성도이다. 도 2에 도시된 바와 같이 각 검사시료(40, 50, 70, 80) 마다 FPGA IC로 구성되는 제 1, 2, 3, 4 트랜스미터 FPGA(12, 14, 16, 18)를 직렬로 연결하는 방식이 사용되었다. 그러나, 도 2와 같은 1 : 1 연결 방식은 도 1의 스플리터 IC의 단점을 해결할 수 있지만 가격이 고가(예: 개당 100만원)이고 FPGA IC로 스플리터를 구현하는 기술적 어려움도 있었다.
도 3은 또 다른 종래 영상 분배장치의 구성도이다. 도 3에 도시된 바와 같이, 하나의 FPGA(19)에서 복수의 고속 채널을 구현하고 각 채널을 검사시료(40, 50, 70, 80)에 연결하는 방식이다. 그러나, 도 3과 같은 구성은 고속 채널의 수가 많아질수록 비용 부담이 증가하고, 채널 수에 대한 제한이 있어서 FPGA(19)를 다시 병렬로 구성해야만 했다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 해결하고자 하는 과제는 저렴하게 구현할 수 있고, 검사시료의 확대가 손쉽고 각 검사시료의 연결상태까지 확인할 수 있는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법을 제공하는 것이다.
다만, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기의 기술적 과제를 달성하기 위하여, 디스플레이포트(DP)의 트랜스미터 기능을 갖는 그래픽 카드(10)에 접속 가능하고, 메인채널(94)과 옥스(AUX)및감지신호(HPD) 채널(96)을 갖는 입력 커넥터(90); 메인채널(94)에 연결되고, 입력되는 하나의 메인신호를 복수개(n)의 메인신호(120)로 분지하여 출력하는 팬아웃 버퍼(100); 옥스및감지신호 채널(96)에 연결되고, 검사시료를 제어하는 하나의 제어신호를 복수의 검사시료를 제어하기 위한 제어신호(130)로 분지하는 옥스및감지신호 제어부(110); 및 메인신호(120)를 수신하는 제 1 메인채널(42)과 상기 제어신호(130)를 수신하는 제 1 옥스및감지신호 채널(44)로 구성되어 검사시료와 접속 가능한 출력 커넥터;를 포함하고, 출력 커넥터는 복수의 검사시료에 대응하여 복수개가 병렬로 구비되는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치가 제공된다.
본 발명의 또 다른 실시예로서, 메인채널(94)과 옥스(AUX)및감지신호(HPD) 제어부(110)를 갖고, 패턴신호를 생성하며, 복수의 검사시료를 제어하기 위한 제어신호(130)로 분지하여 출력하는 패턴생성기(92); 메인채널(94)에 연결되고, 입력되는 하나의 메인신호를 복수개(n)의 메인신호(120)로 분지하여 출력하는 팬아웃 버퍼(100); 및 메인신호(120)를 수신하는 제 1 메인채널(42)과 상기 제어신호(130)를 수신하는 제 1 옥스및감지신호 채널(44)로 구성되어 검사시료와 접속 가능한 출력 커넥터;를 포함하고, 출력 커넥터는 복수의 검사시료에 대응하여 복수개가 병렬로 구비되는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치가 제공된다.
또한, 제어신호(130)는 디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 포함한다.
또한, 옥스및감지신호 제어부(110)는 디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 복수의 제 1 옥스및감지신호 채널(44)에서 읽기 또는 쓰기할 수 있다.
또한, 옥스및감지신호 제어부(110)는 검사시료의 디스플레이포트 구성 데이터(DPCD) 및 검사시료의 확장된 디스플레이 식별 데이터(Extended Display Identification Data, EDID)를 그래픽 카드(10)로 전송한다.
또한, 옥스및감지신호 제어부(110)는 복수의 검사시료들 중 최상위 채널의 데이터(DPCD, EDID)를 전송한다.
또한, 메인신호는 영상신호 또는 트레이닝 패턴 신호이다.
또한, 디스플레이포트(DP)는 VESA 표준 디스플레이포트 또는 비표준 디스플레이포트(ALP-DP)이거나 또는 V-by-One 영상 인터페이스를 포함한다.
상기와 같은 본 발명의 목적은 또 다른 카테고리로써, 전술한 영상 분배장치를 이용한 영상기기의 연결 확인방법에 있어서, 옥스및감지신호 제어부(110)가 감지신호(HPD)를 확인하는 단계(S100); 옥스및감지신호 제어부(110)가 검사시료의 디스플레이포트 구성 데이터(DPCD)를 판독하는 단계(S110); 디스플레이포트(DP)의 트랜스미터 기능을 갖는 그래픽 카드(10)가 디스플레이포트(DP)에서 규정하는 트레이닝 패턴을 1로 설정하는 단계(S120); 트레이닝 패턴을 각각의 검사시료에 전송하는 단계(S130); 옥스및감지신호 제어부(110)가 각각의 제 1 옥스및감지신호 채널을 통해 트레이닝 패턴을 수신하였는지 확인하는 클럭 리커버리 단계(S140); 만약 확인되었다면, 그래픽 카드(10)가 트레이닝 패턴을 2로 설정하는 단계(S150); 트레이닝 패턴을 각각의 검사시료에 전송하는 단계(S160); 옥스및감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S170); 만약 채널 이퀄라이제이션의 최대속도가 1.62 Gbps 또는 2.7 Gbps인 경우(S180), 1.62 Gbps 또는 2.7 Gbps 속도로 노멀 동작을 수행하는 단계(S185); 만약 채널 이퀄라이제이션의 최대속도가 1.62 Gbps 또는 2.7 Gbps가 아닌 경우, 그래픽 카드(10)가 트레이닝 패턴을 3으로 설정하는 단계(S190); 트레이닝 패턴을 각각의 검사시료에 전송하는 단계(S200); 옥스및감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S210); 만약 S210단계에서 채널 이퀄라이제이션의 최대속도가 5.4 Gbps인 경우(S220), 5.4 Gbps 속도로 노멀 동작을 수행하는 단계(S225); 만약 채널 이퀄라이제이션의 최대속도가 5.4 Gbps가 아닌 경우, 그래픽 카드(10)가 트레이닝 패턴을 4로 설정하는 단계(S230); 트레이닝 패턴을 각각의 검사시료에 전송하는 단계(S240); 옥스및감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S250); 및 8.1 Gbps 속도로 노멀 동작을 수행하는 단계(S260);를 포함하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치를 이용한 영상기기의 연결 확인방법에 의해서도 달성될 수 있다.
또한, S140단계에서 수신이 확인되지 않는 경우, 옥스및감지신호 제어부(110)가 전압 스윙 프리 엠퍼시스를 조정하는 단계(S145)를 더 수행한 후, S130단계로 리턴한다.
본 발명의 일실시예에 따르면, 고가의 스플리터 IC나 FPGA를 사용하지 않기 때문에 저렴한 비용으로 디스플레이포트의 영상 분배장치를 구현할 수 있다.
또한, 필요한 만큼 채널을 증가시켜 동시에 검사하는 검사시료의 개수(예 : 100대)를 확대할 수 있다.
아울러, 영상신호의 규격에 제한이 없어서 VESA 표준 방식의 디스플레이포트(DP) 뿐만 아니라 ALP-DP(Apple Low Power Display Port)와 같은 비표준 영상 신호 또는 V-by-One 영상 인터페이스에 의한 전송도 가능하다.
그리고, 각 검사시료의 연결상태까지 확인할 수 있는 장점이 있다.
다만, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서에서 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어서 해석되어서는 아니된다.
도 1은 종래 영상 분배장치의 구성도,
도 2는 종래 영상 분배장치의 구성도,
도 3은 종래 영상 분배장치의 구성도,
도 4는 본 발명의 제 1 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도,
도 5는 본 발명의 제 2 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도,
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 영상 분배장치를 이용한 영상기기의 연결 확인방법을 나타내는 흐름도이다.
도 1은 종래 영상 분배장치의 구성도,
도 2는 종래 영상 분배장치의 구성도,
도 3은 종래 영상 분배장치의 구성도,
도 4는 본 발명의 제 1 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도,
도 5는 본 발명의 제 2 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도,
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 영상 분배장치를 이용한 영상기기의 연결 확인방법을 나타내는 흐름도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다. 또한, 본 발명에서 제시된 목적 또는 효과는 특정 실시예가 이를 전부 포함하여야 한다거나 그러한 효과만을 포함하여야 한다는 의미는 아니므로, 본 발명의 권리범위는 이에 의하여 제한되는 것으로 이해되어서는 아니 될 것이다.
본 발명에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.
"제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다. 예를 들어, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결될 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다고 언급된 때에는 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 한편, 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이며, 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 발명에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
실시예의 구성
이하, 첨부된 도면을 참조하여 바람직한 실시예의 구성을 상세히 설명하기로 한다. 도 4는 본 발명의 제 1 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도이다. 도 4에 도시된 바와 같이, 그래픽 카드(10)는 디스플레이포트(DP)의 소스(트랜스미터) 기능(모듈)을 갖고 있으며, 영상을 전송하는 소스기기이다. 이때, 디스플레이포트(DP)는 VESA 표준 디스플레이포트 또는 비표준 디스플레이포트(Apple Low Power Display Port, ALP-DP)일 수 있고, 선택적으로 V-by-One 영상 인터페이스일 수도 있다.
입력 커넥터(90)는 메인채널(94)과 옥스및감지신호 채널(96)을 갖고 있으며, 그래픽 카드(10)로부터 데이터를 수신한다.
팬아웃 버퍼(Fan-out, 100)는 메인채널(94)에 연결되고, 입력되는 하나의 메인신호를 복수개(n=4)의 메인신호(120)로 분지하여 출력한다. 메인신호(120)는 영상신호 또는 디스플레이포트(DP) 규격에서 정하고 있는 트레이닝 패턴(Training Pattern) 신호(1, 2, 3, 4)이다.
팬아웃 버퍼(100)의 출력측은 제 1, 2, 3, 4 출력 커넥터(46, 56, 76, 86)의 제 1, 2, 3, 4 메인채널(42, 52, 72, 82)에 병렬로 연결된다. 팬아웃 버퍼(100)는 스위칭 논리 회로를 내장하여 출력측에 드라이브 가능한 복수개의 부하를 연결할 수 있다.
옥스및감지신호 제어부(110)는 입력측이 옥스및감지신호 채널(96)에 연결되고, 검사시료(40, 50, 70, 80)를 제어하는 하나의 제어신호를 4개의 검사시료를 제어하기 위한 제어신호(130)로 분지한다. 제어신호(130)는 디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 포함한다. 이러한 DPCD는 그래픽카드(10) 내의 메모리에 저장되어 있다.
또한, 옥스및감지신호 제어부(110)는 디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 제 1, 2, 3, 4 옥스및감지신호채널(44, 54, 74, 84)에서 읽기 또는 쓰기할 수 있다. 그리고, 옥스및감지신호 제어부(110)는 제 1, 2, 3, 4 검사시료(40, 50, 70, 80)의 디스플레이포트 구성 데이터(DPCD) 및 제 1, 2, 3, 4 검사시료(40, 50, 70, 80)의 확장된 디스플레이 식별 데이터(Extended Display Identification Data, EDID)를 그래픽 카드(10)로 전송한다.
확장된 디스플레이 식별 데이터(EDID)는 검사시료(40, 50, 70, 80) 측으로부터 호스트(예 : 그래픽카드(10)) 측으로 디스플레이 정보를 전달하기 위한 규격이다. EDID는 디스플레이 데이터 채널(DDC)과 같이 인터페이스 신호를 규정하는 것이 아니고 디스플레이의 능력을 호스트에 전달하기 위한 데이터 형식을 정의하는 것이다. EDID는 자료 구조의 일종으로, EDID의 자료 구조에는 검사시료인 디스플레이에 대한 여러가지 정보가 들어있다. EDID는 Video Electronics Standards Association (VESA)에서 표준안을 정의했으며, EDID에는 제조사 이름, 제품 유형, EDID 버전, 형광체나 필터 종류, 타이밍, 화면 크기, 휘도, 화소 등에 대한 정보가 들어있다.
옥스및감지신호 제어부(110)는 최상위 채널(예 : 제 1 채널)의 데이터(DPCD, EDID)를 전송한다. 옥스및감지신호 제어부(110)의 출력측은 제 1, 2, 3, 4 출력 커넥터(46, 56, 76, 86)의 제 1, 2, 3, 4 옥스및감지신호 채널(44, 54, 74, 84)에 병렬로 연결된다. 옥스및감지신호 제어부(110)는 FPGA로 구성할 수 있고, 속도가 1 MHz 내외라서 저렴하게 구현할 수 있다.
제 1, 2, 3, 4 출력 커넥터(46, 56, 76, 86)는 4개가 병렬로 구비되고, 각각은 메인채널과 옥스채널 그리고 감지신호(HPD)로 구성되어 있다. 입력 커넥터(90)와 출력 커넥터는 동일한 구성일 수 있다.
제 1 검사시료(40)는 제 1 채널에 할당되고 디스플레이포트(DP) 싱크(리시버) 기능(모듈)을 내장하고, 제 1 출력 커넥터(46)를 갖는 LCD 패널이나 OLED 패널이 될 수 있다. 제 2, 3, 4 검사시료(50, 70, 80)도 제 1 검사시료(40)와 동일하게 대응되는 구성을 갖는다.
도 4의 실시예에서는 4채널로 구성하고 설명하였으나 2채널, 3채널, 5채널 ~ 12 채널 등의 변형 구성이 가능하다.
도 5는 본 발명의 제 2 실시예에 따른 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치의 구성도이다. 도 5에 도시된 바와 같이, 패턴생성기(92)는 메인채널(94)과 옥스(AUX)및감지신호(HPD) 제어부(110)로 구성된다. 패턴생성기(92)는 외부의 제어 키 입력에 따라 패턴신호를 생성하며, 옥스및감지신호 제어부(110)는 각각의 검사시료로 제어신호(130)를 분지하여 출력한다. 그 외의 구성은 도 4와 같은 제 1 실시예의 구성과 동일하다.
실시예의 동작
이하, 첨부된 도면을 참조하여 바람직한 실시예의 동작을 상세히 설명하기로 한다. 도 6a 및 도 6b는 본 발명의 일 실시예에 따른 영상 분배장치를 이용한 영상기기의 연결 확인방법을 나타내는 흐름도이다.도 6a 및 도 6b에 도시된 바와 같이, 옥스및감지신호 제어부(110)가 출력 커넥터(46, 56, 76, 86)에 연결된 복수의 검사시료(40, 50, 70, 80) 디스플레이포트(DP) 싱크(리시버)의 감지(HPD)신호를 모니터링하여 연결된 채널을 확인한다(S100). 연결된 최상위 제 1 옥스및감지신호 채널(44)을 통하여 제 1 검사시료(40)의 메인채널 전송속도 및 전송레인 등의 디스플레이포트(DP) 싱크(리시버) 구성정보(DPCD 예: 전송속도=5.4Gbps, 전송레인=4)를 읽어 메모리에 저장한다.
옥스및감지신호 제어부(110)는 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)에 감지(HPD)신호를 전송한다. 감지(HPD)신호를 확인한 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)는 입력커넥터(90)의 옥스및감지신호 채널(96)을 통하여 옥스및감지신호 제어부(110)에 저장된 디스플레이포트(DP) 싱크(리시버) 구성정보(DPCD 예: 전송속도=5.4Gbps, 전송레인=4)를 읽는다(S110).
그 다음, 디스플레이포트(DP)의 소스(트랜스미터) 기능을 갖는 그래픽 카드(10)가 옥스및감지신호 제어부(110)에서 읽는 디스플레이포트(DP) 싱크(리시버) 구성정보(DPCD 예: 전송속도=5.4Gbps, 전송레인=4)와 동일하게 설정하고 트레이닝 패턴을 1로 설정한다(S120). 트레이닝 패턴 1에 관한 포맷은 VESA에서 제안된 디스플레이포트(DP) 표준으로 규정되어 있으며, 공지의 기술이다.
그 다음, 그래픽 카드(10)가 메인채널(94)을 통해 트레이닝 패턴을 팬아웃 버퍼(100)로 전송하고, 팬아웃 버퍼(100)가 트레이닝 패턴을 4개(n)의 메인신호(120)로 분지하여 제 1, 2, 3, 4 메인채널(42, 52, 72, 82)로 전송한다(S130).
그 다음, 옥스및감지신호 제어부(110)가 제 1, 2, 3, 4 옥스및감지신호 채널(44, 54, 74, 84)을 통해 트레이닝 패턴=1을 모두 수신하였는지 확인하고 완료 신호를 메모리에 저장한다. 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)가 옥스및감지신호 제어부(110) 메모리에 저장된 완료 신호를 확인하는 클럭 리커버리(Clock Recovery)가 수행된다(S140).
클럭 리커버리란 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)에서 검사시료(40, 50, 70, 80)의 디스플레이포트(DP) 싱크(리시버)에서 정해진 전송속도(예: 1.62, 2.7, 5.4, 8.1Gbps)와 전송레인(예: 1, 2, 4)에 맞춰 VESA 디스플레이포드(DP) 표준에서 규정된 트레이닝 패턴=1을 송신하고 검사시료의 디스플레이포트(DP) 싱크(리시버)에서 트레이닝 패턴=1의 수신 상태를 모니터링하며 차동전압스윙레벨(differential voltage swing)과 프리엠퍼시스(pre-emphasis) 조정(S145)을 통해 송수신 데이터레이트를 일치시키는 과정이다.
그 다음, 만약 옥스및감지신호 제어부(110)가 검사시료(40, 50, 70, 80) 디스플레이포트(DP) 싱크(리시버) 제 1, 2, 3, 4 옥스및감지신호 채널(44, 54, 74, 84)을 통해 클럭 리커버리(Clock Recovery) 완료(DONE) 신호를 모두 확인되면 메모리에 저장한다. 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)에서는 옥스및감지신호 제어부(110) 메모리에 저장된 클럭 리커버리(Clock Recovery) 완료(DONE) 신호를 확인하고 트레이닝 패턴을 하나 증가(트레이닝 패턴 = 2)시킨다(S150).
그래픽 카드(10)가 메인채널(94)을 통해 트레이닝 패턴을 팬아웃 버퍼(100)로 전송하고, 팬아웃 버퍼(100)가 트레이닝 패턴을 4개(n)의 메인신호(120)로 분지하여 제 1, 2, 3, 4 메인채널(42, 52, 72, 82)로 전송한다(S160).
옥스및감지신호 제어부(110)가 검사시료(40, 50, 70, 80) 디스플레이포트(DP) 싱크(리시버) 제 1, 2, 3, 4 옥스및감지신호 채널(44, 54, 74, 84)을 통해 증가된 트레이닝 패턴(예 : 트레이닝 패턴 = 2)을 수신하였는지 확인하는 채널 이퀄라이제이션(Channel Equalization)이 수행된다(S170).
채널 이퀄라이제이션란 클럭 리커버리(Clock Recovery) 완료 후 그래픽카드(10)의 디스플레이포트(DP) 소스(트랜스미터)에서 전송속도와 전송레인에 맞추어 3가지 트레이닝패턴(예 : 트레이닝 패턴 = 2, 3, 4)을 전송한다. 검사시료(40, 50, 70, 80) 디스플레이포트(DP) 싱크(리시버)에서는 3가지 트레이닝 패턴(예 : 트레이닝 패턴 = 2, 3, 4)을 수신하여 이퀄라이제이션, 심벌락(Symbol Lock), 인터레인정렬(Interlane Align)에 문제가 없는지 전송레인(예: 전송레인=1, 2, 4)별로 확인하는 과정이다. 최대 전송속도에 따라 확인하는 트레이닝 패턴(예 : 트레이닝 패턴 = 2, 3, 4)의 수는 달라진다. 1.62 Gbps 또는 2.7 Gbps의 경우(S180) 트레이닝 패턴 2번만 확인(S185)을 하고 5.4Gbps의 경우(S220) 2가지 (트레이닝 패턴=2, 3)를 확인(S225)한다. 8.1Gbps의 경우 3가지 (트레이닝 패턴=2, 3, 4) 모두를 확인한다(S260).
채널 이퀄라이제이션 확인 단계(S250)를 통해 제 1, 2, 3, 4 검사시료(40, 50, 70, 80)가 모두 정상적으로 연결되었음을 확인할 수 있다. 만약, 클럭 리커버리 단계(S140)에서 1개의 채널이라도 수신이 확인되지 않거나 채널 이퀄라이제이션의 확인단계(S170, S210, S250)에서 1개의 채널이라도 확인되지 않는 경우 연결 불량(Fail)으로 처리하고, 오류 신호를 발생한다.
마지막 채널 이퀄라이제이션의 확인단계(S250)까지 모두 정상적으로 완료된 후에는 각 검사시료에 대해 영상신호를 전송하여 화면 검사가 시작된다.
즉, 본 발명의 실시예에 따르면 영상신호는 메인채널을 통해 전송되고, 제어신호는 옥스및감지신호 제어부를 통해 옥스채널로 전달되며, 검사시료의 응답신호도 옥스및감지신호 제어부를 통해 수신할 수 있다는 특징이 있다.
선택적으로 본 발명의 영상분배장치 및 방법은 디스플레이포트(DisplayPort) 뿐만 아니라 DVI(Digital Visual Interface), HDMI(High Definition Multimedia Interface), V-by-One 인터페이스를 이용하는 영상 전송 인터페이스에도 적용 가능하다.
상술한 바와 같이 개시된 본 발명의 바람직한 실시예들에 대한 상세한 설명은 당업자가 본 발명을 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 본 발명의 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 예를 들어, 당업자는 상술한 실시예들에 기재된 각 구성을 서로 조합하는 방식으로 이용할 수 있다. 따라서, 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니 되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다. 본 발명은 여기에 나타난 실시형태들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다. 또한, 특허청구범위에서 명시적인 인용 관계가 있지 않은 청구항들을 결합하여 실시예를 구성하거나 출원 후의 보정에 의해 새로운 청구항으로 포함할 수 있다.
10 : 그래픽카드,
12 : 제 1 트랜스미터 FPGA,
14 : 제 2 트랜스미터 FPGA,
16 : 제 3 트랜스미터 FPGA,
18 : 제 4 트랜스미터 FPGA,
19 : FPGA,
20 : 제 1 DP 스플리터,
30 : 제 2 DP 스플리터,
40 : 제 1 검사시료,
42 : 제 1 메인채널,
44 : 제 1 옥스및감지신호 채널,
46 : 제 1 출력커넥터,
50 : 제 2 검사시료,
52 : 제 2 메인채널,
54 : 제 2 옥스및감지신호 채널,
56 : 제 2 출력커넥터,
60 : 제 3 DP 스플리터,
70 : 제 3 검사시료,
72 : 제 3 메인채널,
74 : 제 3 옥스및감지신호 채널,
76 : 제 3 출력커넥터,
80 : 제 4 검사시료,
82 : 제 4 메인채널,
84 : 제 4 옥스및감지신호 채널,
86 : 제 4 출력커넥터,
90 : 입력 커넥터,
92 : 패턴생성기,
94 : 메인채널,
96 : 옥스(AUX) 및 감지신호(HPD)채널,
100 : 팬아웃 버퍼,
110 : 옥스및감지신호 제어부,
120 : 메인신호,
130 : 제어신호.
12 : 제 1 트랜스미터 FPGA,
14 : 제 2 트랜스미터 FPGA,
16 : 제 3 트랜스미터 FPGA,
18 : 제 4 트랜스미터 FPGA,
19 : FPGA,
20 : 제 1 DP 스플리터,
30 : 제 2 DP 스플리터,
40 : 제 1 검사시료,
42 : 제 1 메인채널,
44 : 제 1 옥스및감지신호 채널,
46 : 제 1 출력커넥터,
50 : 제 2 검사시료,
52 : 제 2 메인채널,
54 : 제 2 옥스및감지신호 채널,
56 : 제 2 출력커넥터,
60 : 제 3 DP 스플리터,
70 : 제 3 검사시료,
72 : 제 3 메인채널,
74 : 제 3 옥스및감지신호 채널,
76 : 제 3 출력커넥터,
80 : 제 4 검사시료,
82 : 제 4 메인채널,
84 : 제 4 옥스및감지신호 채널,
86 : 제 4 출력커넥터,
90 : 입력 커넥터,
92 : 패턴생성기,
94 : 메인채널,
96 : 옥스(AUX) 및 감지신호(HPD)채널,
100 : 팬아웃 버퍼,
110 : 옥스및감지신호 제어부,
120 : 메인신호,
130 : 제어신호.
Claims (10)
- 디스플레이포트(DP)의 트랜스미터 기능을 갖는 그래픽 카드(10)에 접속 가능하고, 메인채널(94)과 옥스(AUX) 및 감지신호(HPD) 채널(96)을 갖는 입력 커넥터(90);
상기 메인채널(94)에 연결되고, 입력되는 하나의 메인신호를 복수개(n)의 메인신호(120)로 분지하여 출력하는 팬아웃 버퍼(100);
상기 옥스 및 감지신호 채널(96)에 연결되고, 검사시료를 제어하는 하나의 제어신호를 복수의 검사시료를 제어하기 위한 제어신호(130)로 분지하는 옥스 및 감지신호 제어부(110); 및
상기 메인신호(120)를 수신하는 제 1 메인채널(42)과 상기 제어신호(130)를 수신하는 제 1 옥스 및 감지신호 채널(44)로 구성되어 검사시료와 접속 가능한 출력 커넥터;를 포함하고,
상기 출력 커넥터는 복수의 상기 검사시료에 대응하여 복수개가 병렬로 구비되며,
상기 옥스 및 감지신호 제어부(110)는,
디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 복수의 상기 제 1 옥스 및 감지신호 채널(44)에서 읽기 또는 쓰기 하고,
상기 검사시료의 상기 디스플레이포트 구성 데이터(DPCD) 및 상기 검사시료의 확장된 디스플레이 식별 데이터(Extended Display Identification Data, EDID)를 상기 그래픽 카드(10)로 전송하며, 그리고
복수의 상기 검사시료들 중 최상위 채널의 데이터(DPCD, EDID)를 전송하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치. - 삭제
- 제 1 항에 있어서,
상기 제어신호(130)는 상기 디스플레이포트 구성 데이터(DisplayPort Configuration Data, DPCD)의 명령어 정보를 포함하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치. - 삭제
- 삭제
- 삭제
- 제 1 항에 있어서,
상기 메인신호는 영상신호 또는 트레이닝 패턴 신호인 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치. - 제 1 항에 있어서,
상기 디스플레이포트(DP)는 VESA 표준 디스플레이포트 또는 비표준 디스플레이포트(ALP-DP)이거나 또는 V-by-One 영상 인터페이스를 포함하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치. - 제 1, 3, 7, 8 항 중 어느 한 항에 따른 영상 분배장치를 이용한 영상기기의 연결 확인방법에 있어서,
옥스 및 감지신호 제어부(110)가 감지신호(HPD)를 확인하는 단계(S100);
상기 옥스 및 감지신호 제어부(110)가 검사시료의 디스플레이포트 구성 데이터(DPCD)를 판독하는 단계(S110);
디스플레이포트(DP)의 트랜스미터 기능을 갖는 그래픽 카드(10)가 상기 디스플레이포트(DP)에서 규정하는 트레이닝 패턴을 1로 설정하는 단계(S120);
상기 트레이닝 패턴을 각각의 상기 검사시료에 전송하는 단계(S130);
상기 옥스 및 감지신호 제어부(110)가 각각의 제 1 옥스및감지신호 채널을 통해 상기 트레이닝 패턴을 수신하였는지 확인하는 클럭 리커버리 단계(S140);
만약 확인되었다면, 상기 그래픽 카드(10)가 상기 트레이닝 패턴을 2로 설정하는 단계(S150);
상기 트레이닝 패턴을 각각의 상기 검사시료에 전송하는 단계(S160);
상기 옥스 및 감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S170);
만약 상기 채널 이퀄라이제이션의 최대속도가 1.62 Gbps 또는 2.7 Gbps인 경우(S180), 1.62 Gbps 또는 2.7 Gbps 속도로 노멀 동작을 수행하는 단계(S185);
만약 상기 채널 이퀄라이제이션의 최대속도가 1.62 Gbps 또는 2.7 Gbps가 아닌 경우, 상기 그래픽 카드(10)가 상기 트레이닝 패턴을 3으로 설정하는 단계(S190);
상기 트레이닝 패턴을 각각의 상기 검사시료에 전송하는 단계(S200);
상기 옥스 및 감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S210);
만약 상기 S210단계에서 채널 이퀄라이제이션의 최대속도가 5.4 Gbps인 경우(S220), 5.4 Gbps 속도로 노멀 동작을 수행하는 단계(S225);
만약 상기 채널 이퀄라이제이션의 최대속도가 5.4 Gbps가 아닌 경우, 상기 그래픽 카드(10)가 상기 트레이닝 패턴을 4로 설정하는 단계(S230);
상기 트레이닝 패턴을 각각의 상기 검사시료에 전송하는 단계(S240);
상기 옥스 및 감지신호 제어부(110)가 각각의 제 1 메인채널(42)에 대해 채널 이퀄라이제이션을 수행하여 확인하는 단계(S250); 및
8.1 Gbps 속도로 노멀 동작을 수행하는 단계(S260);를 포함하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치를 이용한 영상기기의 연결 확인방법. - 제 9 항에 있어서,
상기 S140단계에서 수신이 확인되지 않는 경우, 상기 옥스 및 감지신호 제어부(110)가 전압 스윙 프리 엠퍼시스를 조정하는 단계(S145)를 더 수행한 후, 상기 S130단계로 리턴하는 것을 특징으로 하는 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치를 이용한 영상기기의 연결 확인방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220032202A KR102501100B1 (ko) | 2022-03-15 | 2022-03-15 | 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220032202A KR102501100B1 (ko) | 2022-03-15 | 2022-03-15 | 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102501100B1 true KR102501100B1 (ko) | 2023-02-17 |
Family
ID=85327755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220032202A KR102501100B1 (ko) | 2022-03-15 | 2022-03-15 | 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102501100B1 (ko) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095128A (ko) * | 2002-06-11 | 2003-12-18 | (주)동아엘텍 | 엘시디 모듈의 디브이아이 시험장치 및 시험방법 |
| KR100850773B1 (ko) | 2007-03-19 | 2008-08-06 | (주)비원테크 | 디스플레이 장치의 화상 평가 모듈 |
| KR101323055B1 (ko) * | 2010-06-17 | 2013-10-29 | 엘지디스플레이 주식회사 | 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치 |
| KR20150067559A (ko) | 2013-12-10 | 2015-06-18 | (주) 인텍플러스 | 디스플레이 패널 검사 장치 |
| KR101541771B1 (ko) * | 2014-09-18 | 2015-08-06 | (주)앱스톤 | 디스플레이 검사장비의 디스플레이포트 ｆｐｇａ모듈 |
| KR101584336B1 (ko) | 2015-05-21 | 2016-01-13 | 주식회사 지엔티시스템즈 | 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치 |
| KR20180104441A (ko) * | 2017-03-13 | 2018-09-21 | 주식회사 로하연구소 | 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 |
| KR20190083159A (ko) * | 2018-01-03 | 2019-07-11 | 한국전자통신연구원 | 광학적 디스플레이포트 케이블의 성능 평가 장치 |
-
2022
- 2022-03-15 KR KR1020220032202A patent/KR102501100B1/ko active IP Right Grant
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030095128A (ko) * | 2002-06-11 | 2003-12-18 | (주)동아엘텍 | 엘시디 모듈의 디브이아이 시험장치 및 시험방법 |
| KR100850773B1 (ko) | 2007-03-19 | 2008-08-06 | (주)비원테크 | 디스플레이 장치의 화상 평가 모듈 |
| KR101323055B1 (ko) * | 2010-06-17 | 2013-10-29 | 엘지디스플레이 주식회사 | 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치 |
| KR20150067559A (ko) | 2013-12-10 | 2015-06-18 | (주) 인텍플러스 | 디스플레이 패널 검사 장치 |
| KR101541771B1 (ko) * | 2014-09-18 | 2015-08-06 | (주)앱스톤 | 디스플레이 검사장비의 디스플레이포트 ｆｐｇａ모듈 |
| KR101584336B1 (ko) | 2015-05-21 | 2016-01-13 | 주식회사 지엔티시스템즈 | 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치 |
| KR20180104441A (ko) * | 2017-03-13 | 2018-09-21 | 주식회사 로하연구소 | 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 |
| KR101943416B1 (ko) | 2017-03-13 | 2019-04-17 | 주식회사 로하연구소 | 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 |
| KR20190083159A (ko) * | 2018-01-03 | 2019-07-11 | 한국전자통신연구원 | 광학적 디스플레이포트 케이블의 성능 평가 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9331873B2 (en) | Apparatus and method for controlling data interface | |
| US6480180B1 (en) | Flat panel display system and image signal interface method thereof | |
| JP5763724B2 (ja) | データビット深度検出方法と表示装置 | |
| US7563129B2 (en) | Video signal transmitting device for computer system having analog and digital video signal output functionality | |
| US8176228B2 (en) | Quick port-switching method and associated apparatus | |
| KR101323055B1 (ko) | 내부 디스플레이 포트 인터페이스 테스트 방법 및 장치 | |
| JP2012515367A (ja) | マルチモニターディスプレイ | |
| US20100073384A1 (en) | Liquid crystal display and display system comprising the same | |
| US10257440B2 (en) | Video matrix controller | |
| WO2018010412A1 (zh) | I2c传输电路及显示装置 | |
| US20150350592A1 (en) | Electronic device and video data receiving method thereof | |
| US20110216244A1 (en) | Transmitter, receiver and extender system | |
| US20070109307A1 (en) | Apparatus for video graphics array testing | |
| KR20160078614A (ko) | 표시장치 | |
| KR102501100B1 (ko) | 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법 | |
| US20080111919A1 (en) | Multiplexed DVI and displayport transmitter | |
| KR101584336B1 (ko) | 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치 | |
| CN101458918B (zh) | 高清晰度多媒体接口接收器/发射器芯片组 | |
| TWI556649B (zh) | 視訊通道控制系統及視訊通道控制方法 | |
| CN202041946U (zh) | 显示电路模组 | |
| KR102452027B1 (ko) | 디스플레이 모듈 검사 시스템 | |
| KR102264272B1 (ko) | 표시 장치 및 그 표시 장치의 불량 검출 방법 | |
| KR20160082729A (ko) | 표시장치 | |
| KR100575125B1 (ko) | 디지털 영상표시기기의 ｄｖｉ 신호입출력장치 | |
| KR100828403B1 (ko) | 디스플레이 화상품질 검사신호 전송회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |