CN101458918B - 高清晰度多媒体接口接收器/发射器芯片组 - Google Patents

高清晰度多媒体接口接收器/发射器芯片组 Download PDF

Info

Publication number
CN101458918B
CN101458918B CN2008101857577A CN200810185757A CN101458918B CN 101458918 B CN101458918 B CN 101458918B CN 2008101857577 A CN2008101857577 A CN 2008101857577A CN 200810185757 A CN200810185757 A CN 200810185757A CN 101458918 B CN101458918 B CN 101458918B
Authority
CN
China
Prior art keywords
hdmi
multimedia interface
definition multimedia
circuit
high definition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101857577A
Other languages
English (en)
Other versions
CN101458918A (zh
Inventor
彼得·施恩塔尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Sony Electronics Inc
Original Assignee
Sony Corp
Sony Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, Sony Electronics Inc filed Critical Sony Corp
Publication of CN101458918A publication Critical patent/CN101458918A/zh
Application granted granted Critical
Publication of CN101458918B publication Critical patent/CN101458918B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供了高清晰度多媒体接口接收器/发射器芯片组。缓冲器芯片用于隔离消费电子设备中的HDMI接收器芯片和远程HDMI端口之间的内部连接。在一个实施例中，HDMI接收器/发射器电路经由内部总线与主处理器耦合。包括一个或多个本地HDMI输入/输出的HDMI接收器/发射器电路还与HDMI缓冲器芯片电耦合，HDMI缓冲器芯片又与相对HDMI接收器/发射器电路远程布置的一个或多个HDMI端口相连接。在一个实施例中，直接由HDMI接收器/发射器电路提供对HDMI缓冲器芯片的检测和控制。在另一个实施例中，HDMI缓冲器芯片可与设备的主处理器电隔离。

Description

高清晰度多媒体接口接收器/发射器芯片组
技术领域
本发明一般地涉及接收器和发射器芯片组，更具体地涉及改进型高清晰度多媒体接口接收器/发射器芯片组。
背景技术
随着高清晰度多媒体接口(HDMI)变得越来越无所不在，消费电子设备上的HDMI端口的数目继续增加。但是，在具有多个HDMI端口的设备中，并不是所有的输入/输出(I/O)端口都可以在物理上位于HDMI接收器/发射器芯片近旁。这例如可能在使用侧置和/或前置HDMI I/O端口的情况下发生。不幸的是，由于一致性测试需求，通常很难从HDMI接收器/发射机芯片到该远程HDMI I/O端口仅仅串铜连接。这种一致性测试通常包括显示数据信道(DDC)总线电容、最小跳变差分信令(TDMS)线路特性阻抗和消费电子控制(CEC)总线电容。
一个解决方案已不得不安装缓冲器芯片以隔离HDMI接收器/发射器芯片和HDMI端口自身之间的铜连接。这具有以下效果：降低了由运行在远程HDMI端口和HDMI接收器/发射器芯片之间的长线缆导致的信号衰减。但是，为了正确工作，这样的缓冲器芯片必须受设备主处理器的检测和控制。其结果是，往往向主处理器增加大量的处理开销。此外，必须从主处理器向缓冲器芯片扇出(fan out)额外的控制线路，从而增加了系统的复杂度和费用。因此，需要一种改进型的HDMI接收器/发射器芯片组。
发明内容
这里所公开并要求保护的是根据本发明的原理来配置的消费电子设备和芯片组。在一个实施例中，一种显示器设备包括：主处理器；与主处理器电耦合的高清晰度多媒体接口(HDMI)接收器电路；与HDMI接收器电路电耦合的缓冲器电路，其中，该缓冲器电路被配置为从HDMI接收器电路接收控制信号。所述显示设备还包括与缓冲器电路电耦合的第一HDMI输入端口，该第一HDMI输入端口被配置为提供来自源设备的HDMI连接。
根据以下对本发明的详细描述，本领域技术人员将清楚本发明的其它方面、特征和技术。
附图说明
根据以下结合附图进行的详细描述，本发明的特征、目的和优点将变得更加清楚，在附图中，相似标号在通篇中标识相应元素，并且其中：
图1是根据本发明一个实施例来配置的系统的框图；
图2A-2B分别示出了基于接收器和发射器的系统的框图，各自根据本发明的一个或多个实施例来配置；以及
图3示出了根据本发明一个实施例来配置的另一个系统的框图。
具体实施方式
发明概述
本发明的一个方面涉及使用缓冲器芯片来隔离HDMI接收器芯片和远程HDMI端口之间的内部连接的系统体系结构。在一个实施例中，HDMI接收器或发射器电路经由内部总线与主处理器耦合。该HDMI接收器或发射器电路可以包括一个或多个本地HDMI输入或输出。但是，另外，该HDMI接收器/发射器电路还可以与HDMI缓冲器芯片电耦合，HDMI缓冲器芯片又与相对HDMI接收器/发射器电路远程布置的一个或多个HDMI端口相连接。在某些实施例中，包含HDMI缓冲器芯片可以减轻信号衰减，并且可以帮助满足有关HDMI的一致性测试需求。
本发明的另一个方面是提供通过HDMI接收器/发射器电路来对HDMI缓冲器芯片的检测和控制。以下将更详细地描述，HDMI缓冲器芯片可以完全与主处理器去耦合并在HDMI接收器/发射器电路的控制之下，从而最小化否则的话主处理器将招致的额外处理开销，并消除了从主处理器提供额外控制线路的必要。
这里所使用的词“a”或“an”(一)应当指的是一个或多个。词“多个”应当指的是两个或两个以上。词“另一个”被定义为又一个或更多。词“包括”和/或“具有”是开放式的(例如，comprising(包括))。这里所使用的词“或”将被理解为是包含的或者意味着任意一个或任意组合。因此，“A、B或C”意味着“以下的任意一个：A，B，C，A和B，A和C，B和C，A、B和C”。这种定义的例外仅在元素、功能、步骤或动作的组合以某种方式固有地互斥时才发生。
在本文档各处对“一个实施例”、“某些实施例”、“实施例”或类似词语的提及意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，这些词的出现或在本说明书各处的出现不一定全都参考同一实施例。此外，特定特征、结构或特性可以以任何合适方式在一个或多个实施例中组合而没有限制。
示例性实施例
图1示出了根据本发明的原理来配置的系统100。特别地，系统100包括显示设备(例如，电视、监视器等)的有关HDMI的电路。以下将描述，系统100包括用于隔离HDMI接收器芯片和远程HDMI输入端口之间的内部连接的缓冲器芯片。
系统100包括用于显示设备的主处理器110和HDMI接收器电路120，它们各自与总线140耦合。HDMI接收器电路120包括与第一HDMI输入端口(未示出)相对应的第一HDMI输入150，和与第二HDMI输入端口(未示出)相对应的第二HDMI输入160。HDMI输入150和160使得HDMI接收器电路120能够从根据HDMI通信标准的源设备(例如，DVD、PVR、等)接收音频/视频(AV)内容。所接收的AV内容随后由HDMI接收器电路120经由输出190来提供到必需的视频处理电路，该视频处理电路的细节在本发明的范围之外。
系统100还包括HDMI缓冲器130，HDMI缓冲器130具有与显示设备的第三HDMI输入端口(未示出)相对应的第三HDMI输入180，该第三HDMI输入端口以其它方式相对HDMI接收器电路120远程布置(例如，在显示设备的前方或侧面)。如上所述，HDMI缓冲器130可以帮助满足在以下情况下的一致性测试需求：在远程第三端口和HDMI接收器电路120之间具有相对较大的距离。
进入的AV内容可以经由HDMI输入180而被缓冲器130接收。相应AV信号随后可经由TMDS线路170而被提供给HDMI接收器电路120。但是，与现有技术的HDMI缓冲器不同，图1的HDMI缓冲器130与主处理器110不相耦合。事实上，处理器110可以完全不知晓缓冲器芯片130的存在。但是，为了正确工作，仍然必需根据用于该显示设备的具体设计和信令标准来检测和控制HDMI缓冲器130。在这一点上，HDMI接收器电路120可以经由控制线路195来提供对缓冲器130的检测和控制功能性两者。
在一个实施例中，可以首先经由控制线路195由HDMI接收器电路120来检测缓冲器芯片130的存在。在初次握手之后，HDMI接收器电路120随后可以采取对缓冲器芯片130的控制，从而消除否则的话主处理器110将招致的额外处理开销。类似地，不需要从主处理器110到HDMI缓冲器芯片130的额外控制线路。
虽然HDMI接收器120的总处理开销可能由于缓冲器芯片130的存在而增加，但是HDMI接收器电路120的总功耗实际上可维持相对恒定，或者在HDMI接收器电路120和缓冲器芯片130之间具有相对较短距离的情况下，HDMI接收器电路120的总功耗甚至因为通常由HDMI接收器电路120执行的去偏斜(de-skew)将不再必要而降低。
虽然图1的实施例示出了具有两个本地HDMI输入150和160以及一个与缓冲器130相连接的远程输入180的HDMI接收器电路120，但是应当同等地认为可以在HDMI接收器电路120的本地或远程布置更多或更少的HSMI输入。例如，系统100可以仅仅包括一个与缓冲器芯片耦合的远程HDMI输入。
现在参考图2A，示出的是例如可在显示设备中实现的基于接收器的系统200的另一个实施例。系统200包括直接与第一HDMI输入端口2151和第二HDMI输入端口2152相耦合的HDMI接收器电路205，如图所示。这些HDMI输入端口可用于向HDMI接收器电路205提供从根据HDMI通信标准的所连接源设备(未示出)接收的音频/视频(AV)内容。应当了解，这样的所接收AV内容随后可通过HDMI接收器电路205而被提供给显示设备的视频处理电路(未示出)，这是本领域公知的。
除了与HDMI输入端口2151和2152耦合之外，HDMI接收器电路205还与HDMI缓冲器210电耦合，HDMI缓冲器210自身与第三HDMI输入端口2153耦合。在一个实施例中，HDMI输入端口2153被相对HDMI接收器电路205远程地布置(例如，在显示设备的另一侧上)。如上所述，HDMI缓冲器210可被配置为在运行相对较长的线缆的情况下(例如，在远程端口的情况下，例如HDMI输入端口2153)固有的信号衰减。
继续参考图2A，AV内容可经由HDMI输入端口2153由HDMI缓冲器210从所连接的源设备(未示出)接收，并在随后经由TMDS线路而被提供给HDMI接收器电路205。但是，为了使HDMI缓冲器210能够正确地缓冲该AV内容，由HDMI接收器电路205经由控制线路225来提供对HDMI缓冲器210的检测和控制。即，在首先检测HDMI缓冲器210之后，HDMI接收器电路205可自动采取对HDMI缓冲器210的控制，从而消除否则的话主处理器110将招致的额外处理开销。类似地，不需要来自或去往主处理器的额外控制线路。事实上，显示设备的主处理器可以不知晓HDMI缓冲器210。
虽然图2A的实施例示出了具有两个本地HDMI输入端口2151和2152以及一个与HDMI缓冲器210相连接的远程输入端口2153的HDMI接收器电路205，但是应当同等地认为，可在HDMI接收器电路205的本地和/或远程布置更多或更少的HDMI输入端口。作为示例，系统200可以仅仅包括一个与HDMI缓冲器电路210耦合的远程HDMI输入端口，而HDMI缓冲器电路210又与HDMI接收器电路205耦合。在另一个实施例中，可替代地，系统200可以包括与HDMI缓冲器电路210耦合的另一个缓冲器电路(未示出)。
现在参考图2B，示出的是基于发射器的系统230的一个实施例，其例如可由源设备或向显示设备提供AV内容的AV接收器来实现。如图2B所示，系统230包括直接与第一HDMI输出端口2401和第二输出HDMI端口2402耦合的HDMI发射器电路235。这些HDMI输出端口可用于向一个或多个所连接设备(例如，显示设备)提供音频/视频(AV)内容。应当了解，这样的所接收AV内容可在随后由HDMI发射器电路235从视频处理电路或者从将AV内容路由通过系统230的其它源设备接收。
除了与HDMI输出端口2401和2402耦合之外，HDMI发射器电路235还与HDMI缓冲器245电耦合，HDMI缓冲器245自身又与HDMI输出端口2403耦合。在一个实施例中，HDMI输入端口2403被相对HDMI发射器电路235远程地布置。
继续参考图2B，AV内容可由HDMI接收器电路235从所连接的源设备(未示出)接收，该AV内容又经由TMDS线路250而被提供给HDMI缓冲器245。另外，可由所连接的HDMI接收器电路235经由控制线路255来检测和控制HDMI缓冲器245，从而降低由运行在远程HDMI输出端口2403和HDMI发射器电路235之间的长线缆导致的信号衰减。
还应当注意，在向所连接设备发射时可能不希望暴露原始数据。在这种情况下，由HDMI缓冲器245接收的数据可能已经预先被加密。
现在参考图3，示出的是如上参考图2A来描述的可在显示设备中实现的系统的又一个实施例。特别地，系统300包括直接与第一HDMI输入端口3201和第二HDMI输入端口3202相耦合的HDMI接收器电路310，如图所示。这些HDMI输入端口可用于向HDMI接收器电路310提供从根据HDMI通信标准的所连接源设备(未示出)接收的音频/视频(AV)内容。
除了与HDMI输入端口3201和3202耦合之外，HDMI接收器电路310还与HDMI缓冲器&开关电路330电耦合。除了提供上述缓冲功能性之外，电路330还可以提供针对所连接的HDMI输入端口3203和3204的开关功能。在一个实施例中，HDMI输入端口3203和3204被相对HDMI接收器电路310远程地布置(例如，在显示设备的另一侧上)。
在一个实施例中，AV内容可经由HDMI输入端口3203或3204之任一由缓冲器&开关电路330从所连接的源设备(未示出)接收，并在随后经由TMDS线路340而被提供给HDMI接收器电路310。另外，HDMI接收器电路320可以经由控制线路350来检测并在随后控制缓冲器&开关电路330。如上所述，缓冲器&开关电路330可用于减轻去往/来自远程HDMI端口的信号衰减，同时还可以避免否则的话会向主处理器招致的任何额外处理开销。
除了避免对设备的主处理器的额外处理开销之外，系统300的配置还减轻了主处理器没有足够的可用I/O引脚来处理所有各种HDMI I/O端口的障碍。即，通过向电路330包含开关功能性，可增加多个额外的HDMI输入端口(例如，端口3203和3204)而没有使用额外的处理器资源或I/O引脚。
应当了解，图3的系统300只不过是一个实施例并且可以包括更少或额外的端口，无论是在HDMI接收器电路310的本地和/或远程都可。
虽然已经描述并在附图中示出了某些示例性实施例，但是应当了解，这些实施例仅仅是对宽广的本发明的例示而非限制，并且本发明不限于所示出和所描述的具体架构和配置，因为本领域普通技术人员可以进行各种其它修改。这里所提及的商标和版权是它们各自的所有者的财产。

Claims (13)

1.一种显示设备，包括：
主处理器(110)；
与所述主处理器电耦合的高清晰度多媒体接口接收器电路(120)；
与所述高清晰度多媒体接口接收器电路电耦合的第一高清晰度多媒体接口输入端口(150)；
与所述高清晰度多媒体接口接收器电路电耦合的缓冲器电路(130)，其中，所述缓冲器电路被配置为从所述高清晰度多媒体接口接收器电路接收控制信号；以及
与所述缓冲器电路电耦合的第二高清晰度多媒体接口输入端口(180)，该第二高清晰度多媒体接口输入端口被配置为提供来自源设备的高清晰度多媒体接口连接，其中，所述缓冲器电路电耦合在所述第二高清晰度多媒体接口输入端口与所述高清晰度多媒体接口接收器电路之间，
其中，所述高清晰度多媒体接口接收器电路被电耦合在所述主处理器和所述缓冲器电路之间。
2.如权利要求1所述的显示设备，还包括直接与所述高清晰度多媒体接口接收器电路电耦合的第三高清晰度多媒体接口输入端口。
3.如权利要求1所述的显示设备，其中，所述高清晰度多媒体接口接收器电路经由总线与所述主处理器电耦合，并且其中，所述缓冲器电路与所述总线电隔离。
4.如权利要求1所述的显示设备，其中，所述高清晰度多媒体接口接收器电路被配置为从所述缓冲器电路接收最小跳变差分信号。
5.如权利要求1所述的显示设备，其中，所述缓冲器电路还包括开关电路，该开关电路用于在所述高清晰度多媒体接口接收器电路的指示之下，在所述第二高清晰度多媒体接口输入端口和一个或多个额外的高清晰度多媒体接口输入端口之间进行选择。
6.一种消费电子设备，包括：
主处理器；
与所述主处理器电耦合的高清晰度多媒体接口发射器电路(235)；
与所述高清晰度多媒体接口发射器电路电耦合的第一高清晰度多媒体接口输出端口(240)；
与所述高清晰度多媒体接口发射器电路电耦合的缓冲器电路(245)，其中，所述缓冲器电路被配置为从所述高清晰度多媒体接口发射器电路接收控制信号；以及
与所述缓冲器电路电耦合的第二高清晰度多媒体接口输出端口，该第二高清晰度多媒体接口输出端口被配置为提供到所连接设备的高清晰度多媒体接口连接，其中，所述缓冲器电路电耦合在所述第二高清晰度多媒体接口输出端口与所述高清晰度多媒体接口发射器电路之间，
其中，所述高清晰度多媒体接口发射器电路被电耦合在所述主处理器和所述缓冲器电路之间。
7.如权利要求6所述的消费电子设备，还包括直接与所述高清晰度多媒体接口发射器电路电耦合的第三高清晰度多媒体接口输出端口。
8.如权利要求6所述的消费电子设备，其中，所述高清晰度多媒体接口发射器电路经由总线与所述主处理器电耦合，并且其中，所述缓冲器电路与所述总线电隔离。
9.如权利要求6所述的消费电子设备，其中，所述高清晰度多媒体接口发射器电路被配置为向所述缓冲器电路提供最小跳变差分信号。
10.如权利要求6所述的消费电子设备，其中，所述缓冲器电路还包括开关电路，该开关电路用于在所述高清晰度多媒体接口发射器电路的指示之下，在所述第二高清晰度多媒体接口输出端口和一个或多个额外的高清晰度多媒体接口输出端口之间进行选择。
11.一种芯片组，包括：
与总线电耦合的高清晰度多媒体接口接收器电路(120)；
与所述高清晰度多媒体接口接收器电路电耦合的第一高清晰度多媒体接口输入端口(150)，该第一高清晰度多媒体接口输入端口被配置为提供与第一源设备之间的第一高清晰度多媒体接口连接；
经由控制线路(195)和最小跳变差分信号线路(170)与所述高清晰度多媒体接口接收器电路电耦合的缓冲器电路(130)，并且其中，所述缓冲器电路是由所述高清晰度多媒体接口接收器电路经由所述控制线路来检测和控制的；以及
与所述缓冲器电路电耦合的第二高清晰度多媒体接口输入端口(180)，该第二高清晰度多媒体接口输入端口被配置为提供与第二源设备之间的第二高清晰度多媒体接口连接，其中，所述缓冲器电路电耦合在所述第二高清晰度多媒体接口输入端口与所述高清晰度多媒体接口接收器电路之间，
其中，所述缓冲器电路与所述总线电隔离。
12.如权利要求11所述的芯片组，其中，所述高清晰度多媒体接口接收器电路经由所述总线与主处理器电耦合，且所述高清晰度多媒体接口接收器电路被电耦合在主处理器和所述缓冲器电路之间。
13.如权利要求11所述的芯片组，其中，所述缓冲器电路还包括开关电路，该开关电路用于在所述高清晰度多媒体接口接收器电路的指示之下，在所述第二高清晰度多媒体接口输入端口和一个或多个额外的高清晰度多媒体接口输入端口之间进行选择。
CN2008101857577A 2007-12-10 2008-12-10 高清晰度多媒体接口接收器/发射器芯片组 Expired - Fee Related CN101458918B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/953,570 US7752357B2 (en) 2007-12-10 2007-12-10 High-definition multimedia interface receiver/transmitter chipset
US11/953,570 2007-12-10

Publications (2)

Publication Number Publication Date
CN101458918A CN101458918A (zh) 2009-06-17
CN101458918B true CN101458918B (zh) 2013-04-24

Family

ID=40379783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101857577A Expired - Fee Related CN101458918B (zh) 2007-12-10 2008-12-10 高清晰度多媒体接口接收器/发射器芯片组

Country Status (4)

Country Link
US (1) US7752357B2 (zh)
EP (1) EP2071449B1 (zh)
JP (1) JP5641513B2 (zh)
CN (1) CN101458918B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8201210B2 (en) * 2008-09-04 2012-06-12 At&T Intellectual Property I, L.P. Method and system for a media processor
CN103634549A (zh) * 2012-08-20 2014-03-12 牛春咏 高清播放器
US10528505B2 (en) * 2016-10-11 2020-01-07 International Business Machines Corporation HDMI devices and methods with stacking support
US10331606B2 (en) 2016-10-11 2019-06-25 International Business Machines Corporation HDMI devices and methods with stacking support

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2788481Y (zh) * 2005-01-13 2006-06-14 四川长虹电器股份有限公司 多媒体数字电视机
CN1864409A (zh) * 2003-10-16 2006-11-15 日本电气株式会社 媒体信号的发送方法、接收方法、发送接收方法以及装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4939726A (en) * 1989-07-18 1990-07-03 Metricom, Inc. Method for routing packets in a packet communication network
US5926101A (en) * 1995-11-16 1999-07-20 Philips Electronics North America Corporation Method and apparatus for routing messages in a network of nodes with minimal resources
US6842430B1 (en) * 1996-10-16 2005-01-11 Koninklijke Philips Electronics N.V. Method for configuring and routing data within a wireless multihop network and a wireless network for implementing the same
US6674738B1 (en) * 2001-09-17 2004-01-06 Networks Associates Technology, Inc. Decoding and detailed analysis of captured frames in an IEEE 802.11 wireless LAN
US6838943B2 (en) * 2002-03-15 2005-01-04 Gennum Corporation Input follower system and method
US6941395B1 (en) * 2002-09-24 2005-09-06 Monster Cable Products, Inc. DVI cable interface
JP2004357029A (ja) * 2003-05-29 2004-12-16 Toshiba Corp 信号選択装置及び信号選択方法
JP2006020242A (ja) * 2004-07-05 2006-01-19 Sony Corp 伝送装置
US20080252782A1 (en) * 2005-08-26 2008-10-16 Junichi Komeno Signal Source Device
US20070052869A1 (en) * 2005-09-02 2007-03-08 Black Diamond Video, Inc. Long-distance digital visual interface (DVI) apparatus
JP3861916B1 (ja) * 2005-09-14 2006-12-27 オンキヨー株式会社 画像送受信装置
US20080072333A1 (en) * 2006-09-19 2008-03-20 Wei-Jen Chen Receiving systems and related methods storing content protection keys in conjunction with information referred to micro-processor
US7729874B2 (en) * 2006-11-02 2010-06-01 Redmere Technology Ltd. System and method for calibrating a high-speed cable
US7728223B2 (en) * 2008-06-05 2010-06-01 Sony Corporation Flat cable for mounted display devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1864409A (zh) * 2003-10-16 2006-11-15 日本电气株式会社 媒体信号的发送方法、接收方法、发送接收方法以及装置
CN2788481Y (zh) * 2005-01-13 2006-06-14 四川长虹电器股份有限公司 多媒体数字电视机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2007-180624A 2007.07.12

Also Published As

Publication number Publication date
JP2009139961A (ja) 2009-06-25
EP2071449A2 (en) 2009-06-17
CN101458918A (zh) 2009-06-17
EP2071449B1 (en) 2018-10-31
US20090147135A1 (en) 2009-06-11
EP2071449A3 (en) 2010-05-12
JP5641513B2 (ja) 2014-12-17
US7752357B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
US10521364B2 (en) HDMI extender with bidirectional power over twisted pair
US8151018B2 (en) Dual-mode data transfer of uncompressed multimedia contents or data communications
US20080084834A1 (en) Multiplexed connection interface for multimedia serial data transmission
TW201721450A (zh) 通用序列匯流排轉換電路與相關方法
US8108576B2 (en) Dongle module, console module, matrix KVM switch system, local-end module, remote-end module, and extender system
TWI525531B (zh) 電子裝置及其視頻資料接收方法
CN103871379A (zh) 用于控制数据接口的装置及方法
US20190012275A1 (en) HDMI Extender with Bidirectional Power Over Twisted Pair
CN101458918B (zh) 高清晰度多媒体接口接收器/发射器芯片组
US8931029B2 (en) Transmitter, receiver and extender system
US8111737B2 (en) Bidirectional digital communication circuit and a bidirectional digital communication method
CN106844252B (zh) Usb转换电路与信号转换及传输方法
US20170300441A1 (en) Hdmi and dp compatible interface circuit
US20100011143A1 (en) HDMI extender compatible with high-bandwidth digital content protection
TWI403089B (zh) 轉接器
CN106325793B (zh) 用于节能的讯号转接装置及其系统
CN102196226B (zh) 发送器、接收器及讯号延伸器系统
US9083488B1 (en) Extender and method of recovering differential signal
CN101944347B (zh) 转接器
JP2012044311A (ja) 通信回路
US20120176349A1 (en) Display system and associated control method
US20120200779A1 (en) Television signal receiver with signal switching capability
KR101461855B1 (ko) 디지털 신호의 광분산 시스템
WO2016108265A1 (ja) 通信装置及び通信方法
CN103092556A (zh) 多电脑主机的显示方法、系统、电脑主机和显示中转设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20211210

CF01 Termination of patent right due to non-payment of annual fee