KR20180104441A - 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 - Google Patents

디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 Download PDF

Info

Publication number
KR20180104441A
KR20180104441A KR1020170031199A KR20170031199A KR20180104441A KR 20180104441 A KR20180104441 A KR 20180104441A KR 1020170031199 A KR1020170031199 A KR 1020170031199A KR 20170031199 A KR20170031199 A KR 20170031199A KR 20180104441 A KR20180104441 A KR 20180104441A
Authority
KR
South Korea
Prior art keywords
data
display
input
communication
output
Prior art date
Application number
KR1020170031199A
Other languages
English (en)
Other versions
KR101943416B1 (ko
Inventor
박성일
최장식
Original Assignee
주식회사 로하연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 로하연구소 filed Critical 주식회사 로하연구소
Priority to KR1020170031199A priority Critical patent/KR101943416B1/ko
Publication of KR20180104441A publication Critical patent/KR20180104441A/ko
Application granted granted Critical
Publication of KR101943416B1 publication Critical patent/KR101943416B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details
    • H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

본 발명은 디스플레이 장치 검사장비용 디스플레이포트 인터페이스 모듈에 대한 것이다. 보다 상세하게는, 패턴 발생기(10)로부터 디스플레이 장치 검사를 위한 패턴 데이터를 입력을 받기 위한 복수의 LVDS 입력포트(20)와; 상기 패턴발생기(10)와 입출력제어 통신을 위한 통신부(30)와; 상기 통신부(30)를 통해 상기 패턴발생기(10)와 통신하여 상기 복수의 LVDS 입력포트(20)의 입력을 하나 또는 복수를 선택 입력받아 디스플레이장치의 응답데이터(Aux통신)에 의해 디스플레이장치의 특성에 따른 설정 후 디스플레이포트 메인링크를 연결하고 디스플레이 장치 검사용 패턴데이터를 디스플레이포트 표준에 의거하여 하나 또는 복수의 출력으로 전달하는 FPGA(40)와; 상기 FPGA(40)의 복수의 출력을 검사대상인 복수의 디스플레이장치(60)에 각각 출력하고, 상기 복수의 디스플레이장치(60) 각각의 응답데이터(Aux통신)를 상기 FPGA(40)로 전달하는 복수의 DP커넥터(50);를 포함하여 구성되되, 상기 FPGA(40)는, 상기 복수의 LVDS 입력포트(20)의 입력 패턴데이터를 하나 또는 복수 선택하여 메모리데이터로 변환하는 입력데이터변환부(41-1); 상기 메모리데이터를 검사 패턴데이터로 변환하는 출력데이터변환부(41-2); 상기 출력데이터변환부(41-2)의 복수의 출력단에 각각 연결되어 디스플레이포트 IP 마다 순번이 설정되고, 검사 패턴데이터를 디스플레이장치(60)의 데이터 포맷에 맞는 데이터로 변환하여 DP 커넥터(50)에 출력시킴과 아울러 DP 커넥터(50)를 통해 수신되는 디스플레이장치(60)의 응답데이터(Aux통신)를 수신 받아 전달하는 복수의 디스플레이포트 IP(42); 상기 통신부(30)를 통해 입력된 검사 대상에 대한 정보와 상기 패턴발생기의 커멘드에 의거하여 상기 입력데이터변환부의 입력과 상기 출력데이터변환부의 출력에 맞게 선택 제어하고, 상기 디스플레이포트 IP(42)를 제어하여 출력 데이터 포맷을 제어하는 제어부(CPU)(43); 및 상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux통신)에 의거하여 프레임율을 가변하는 프레임버퍼를 포함하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈에 관한 것이다.

Description

디스플레이 검사장비용 디스플레이포트 인터페이스 모듈{Displayport interface module of display test equipment}
본 발명은 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈에 대한 것이다. 보다 상세하게는, 다수개의 LVDS 비디오 입력을 다수개의 검사대상으로 선택 연결할 수 있도록 하고 디스플레이포트 스펙에서 지원하는 모든 데이터 레이트(data rate)를 지원할 수 있도록 한 디스플레이 검사장비의 디스플레이포트 인터페이스 모듈에 관한 것이다.
액정표시장치(LCD) 등과 같은 디지털 방식의 디스플레이장치는, 텔레비젼, 휴대용 텔레비전(potable television), 휴대폰(mobile telephone), 캠코더, 노트북 컴퓨터, 데스크탑 컴퓨터 및 프로젝션 텔레비젼(projection television)과 같은 다양한 전자제품 및 컴퓨터 제품에 사용된다.
디스플레이포트 인터페이스 모듈(이하; DP모듈)은, 디스플레이 생산에서 상기와 같은 디스플레이장치의 검사장비에 사용되는 모듈로서 디스플레이포트를 사용하는 검사대상(패널, 모니터 등)에 영상을 전송한다.
도 1은 종래 디스플레이포트 인터페이스 모듈의 구성도이다. 이에 도시된 바와 같이, 패턴 발생기(1), 하나의 LVDS 포트(2), 통신부(3), FPGA(4) 및 하나의 DP 커넥터(5), 검사대상 디스플레이장치(6)로 구성되며, 패턴 발생기(1)에서 상기 디스플레이장치(6)의 검사를 위한 패턴데이터를 발생시키고, 통신부(3)를 통해 디스플레이장치(6) 정보를 FPGA(4)에 전달한다. FPGA(4)는 하나의 LVDS 포트(2)를 통해 상기 외부 패턴 발생기(1)의 출력을 입력받아, 디스플레이장치(6)의 정보에 따라 데이터 포맷을 제어하여 하나의 DP 커넥터(5)를 통해 출력하되, 디스플레이장치(6)로부터 응답데이터(Aux통신)를 수신 받아 출력 타이밍을 제어하게 된다.
이와 같이 종래의 디스플레이포트 인터페이스 모듈은, 검사패턴 신호를 외부 또는 검사패턴 발생기로부터 FPGA에서 입력받아 신호처리를 하여 디스플레이장치로 출력하여 디스플레이장치의 검사를 수행한다.
그런데, 종래에는 인터페이스 모듈이 1개의 입력을 받아 1개의 검사 대상과 연결되는 구조였다. 1:1 구조이므로 검사 장비가 많아질수록 비용이 상승하며, 검사 대상의 교체에 따른 시간이 늘어나 전체적으로 효율성이 낮다.
또한 검사 대상의 수량이 많은 경우 DP 모듈이 많이 필요하며 컨트롤이 복잡하여 불편함이 증가한다.
종래의 디스플레이장치 검사장비와 관련된 기술로서 한국등록특허 10-0850773호(2008. 08. 06)에는 디스플레이장치의 화상 평가 모듈에 대한 기술이 개시되어 있다.
상기 종래기술은, 디스플레이장치의 화상 평가를 위해서는 이들 디스플레이장치의 구동 방식에 맞는 별도의 하드웨어 구조를 가지는 화상 평가 모듈을 각각 구비하여야 한다는 문제점을 개선하기 위하여 디스플레이장치의 싱글/듀얼 데이터 신호를 입력받아서 FPGA에서 홀짝으로 신호를 분배하여 제1, 제2 LVDS 출력단을 통해 출력하도록 이루어져 있다.
그러나 이는 디스플레이장치의 구동 방식이 다를 시에도 이에 맞는 영상신호를 제공하여 검사하기 위한 것으로서, 하나의 화상평가모듈에서 하나의 디스플레이장치만 제어하는 구조이므로, 검사대상을 교체하는데 따른 시간이 많이 필요하고, 검사 대상에 따른 입력과 출력 조건이 달라질수록 많은 수의 DP모듈이 필요하게 되는 단점이 있다.
또한, 패널 제조사의 양산 시험장비 또는 설비에서 사용되는 기존 제품들 중 패턴생성기에 케이블 연결 또는 장착되는 디스플레이포트(eDP 포함) 인터페이스 모듈은 FPGA에 사용자의 요구사항을 반영하여 제품을 개발하여 납품하였다. 그러나 종래에는 새로운 패널이 양산될 때마다 고객 및 사용자의 요구사항을 반영하기 위하여 매번 소프트웨어를 신규 업데이트하여 리소스와 시간을 낭비하여 유지보수에 많은 비용이 필요한 문제가 존재하였다.
한국등록특허 10-0850773 한국공개특허 10-2015-0067559 등록특허 10-1584336
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 일실시예에 따르면, 통신 프로토콜을 범용으로 사용할 수 있도록 커맨드를 정의하고 패턴발생기 개발사가 내장이 편리하도록 회로설계를 최적화하여 모듈을 소형화하고, 저가형 패턴발생기에서도 최신의 디스플레이장치에 사용 가능하도록 내부 프레임 버퍼가 구비되고, FPGA가 지원가능한 범위에서 기가비트 전송기를 이용하여 멀티 패널의 디스플레이장치를 시험할 수 있고, 범용의 프로토콜 설계로 패턴발생기 제조사에서 모든 신규 디스플레이장치에 대응할 수 있는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈을 제공하는데 그 목적이 있다.
또한, 본 발명의 일실시예에 따르면, 시리얼 통신을 통해서 패턴발생기의 커맨드에 따라 모든 LVDS 입력, 입력데이터변환부(Video to Memory), 출력데이터변환부(Memory to Video), 프레임버퍼, 복수의 디스플레이포트와 관련된 모든 컨트롤이 가능하며, 시리얼 통신을 통한 커맨드에 따라 디스플레이장치(eDP포함)의 응답데이터(Aux 통신)에 기반한 제어부, 프레임버퍼의 메모리, 디스플레이 장치의 컨트롤러(TCON)의 내부 레지스터 및 메모리저장부(EEPROM 등) 영역접근 및 읽기/쓰기가 가능한 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈을 제공하는데 그 목적이 있다.
그리고 본 발명의 일실시예에 따르면 프레임버퍼를 이용하여 낮은 사양의 패턴발생기에서 발생된 패턴데이터로도 높은 사양의 디스플레이장치를 구동할 수 있도록 프레임율을 가변할 수 있는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈을 제공하는데 그 목적이 있다.
한편, 본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 목적은, 패턴 발생기(10)로부터 디스플레이 검사를 위한 패턴 데이터를 입력을 받기 위한 복수의 LVDS 입력포트(20)와; 패턴발생기(10)와 입출력제어 통신을 위한 통신부(30)와; 상기 통신부(30)를 통해 상기 패턴발생기(10)와 통신하여 상기 복수의 LVDS 입력포트(20)의 입력을 하나 또는 복수를 선택 입력받아 디스플레이장치의 응답데이터(Aux통신)에 의해 디스플레이 특성에 따른 검사 패턴데이터로 신호처리하여 하나 또는 복수의 출력으로 전달하는 FPGA(40)와; 상기 FPGA(40)의 복수의 출력을 검사대상인 복수의 디스플레이장치(60)에 각각 출력하고, 상기 복수의 디스플레이장치(60) 각각의 응답데이터(Aux통신)를 상기 FPGA(40)로 전달하는 복수의 DP커넥터(50);를 포함하여 구성되되, 상기 FPGA(40)는, 상기 복수의 LVDS 입력포트(20)의 입력 패턴데이터를 하나 또는 복수 선택하여 메모리데이터로 변환하는 입력데이터변환부(41-1); 상기 메모리데이터를 검사 패턴데이터로 변환하는 출력데이터변환부(41-2); 상기 출력데이터변환부(41-2)의 복수의 출력단에 각각 연결된 디스플레이포트 IP 마다 순번이 설정되고, 검사 패턴데이터를 디스플레이장치(60)의 데이터 포맷에 맞는 데이터로 변환하여 DP 커넥터(50)에 출력시킴과 아울러 DP 커넥터(50)를 통해 수신되는 디스플레이장치(60)의 응답데이터(Aux 통신)를 수신받아 전달하는 복수의 디스플레이포트 IP(42); 및 상기 통신부(30)를 통해 입력된 검사 대상에 대한 정보와 상기 패턴발생기의 커맨드에 의거하여 상기 입력데이터변환부의 입력과 상기 출력데이터변환부의 출력에 맞게 선택 제어하고, 상기 디스플레이포트 IP(42)를 제어하여 출력 데이터 포맷을 제어하는 제어부(CPU)(43);구비하며, 상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux 통신)에 의거하여 프레임율을 가변하는 프레임버퍼를 포함하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈로서 달성될 수 있다.
또한, 프레임버퍼(44)는 상기 입력데이터변환부(41-1)와 상기 출력데이터변환부(41-2) 사이에 구비되며, 상기 입력데이터변환부에(41-1)서 출력된 메모리데이터를 저장하고 읽기, 쓰기가 가능한 메모리저장부(44-2); 및 상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux 통신)에 의거하여 프레임율을 가변하여 가변된 메모리데이터를 상기 출력데이터변환부(41-2) 측으로 출력하는 메모리컨트롤러(44-1);를 포함하는 것을 특징으로 할 수 있다.
그리고, 상기 제어부(43)는, 통신부(30)에 의한 시리얼 통신을 통해서 상기 패턴발생기(10)의 커맨드에 따라 상기 LVDS 입력포트(20), 상기 입력데이터변환부(41-1), 상기 출력데이터변환부(41-2), 및 상기 디스플레이포트 IP(42)를 제어하고, 상기 시리얼 통신을 통한 커맨드에 따라 각 디스플레이장치(60)의 응답데이터(Aux 통신)를 통해 상기 프레임버퍼(44)를 제어하는 것을 특징으로 할 수 있다.
또한, 상기 제어부(43)는, 상기 시리얼 통신을 통한 패턴발생기(10)의 커맨드를 분석, 분류하며, 상기 커맨드가 비디오 입력처리인 경우, 상기 입력데이터변환부(41-1)를 제어하여 커맨드를 처리하고, 프레임버퍼(44) 설정인 경우 상기 프레임버퍼(44)를 제어하여 커맨드를 처리하며, 비디오 출력설정인 경우 상기 출력데이터변환부(41-2)를 제어하여 커맨드를 처리하고, 디스플레이포트 IP(42) 설정인 경우 상기 디스플레이포트 IP(42)를 제어하여 커맨드를 처리하는 것을 특징으로 할 수 있다.
그리고, 인터페이스 모듈의 구동전력은 상기 LVDS 입력포트(20)에 연결되는 상기 패턴발생기(10)가 제공하는 전원을 이용하는 것을 특징으로 할 수 있다.
본 발명의 일실시예에 따르면, 통신 프로토콜을 범용으로 사용할 수 있도록 커맨드를 정의하고 패턴발생기 개발사가 내장이 편리하도록 회로설계를 최적화하여 모듈을 소형화하고, 저가형 패턴발생기에서도 최신의 디스플레이 장치에 사용 가능하도록 내부 프레임 버퍼가 구비되고, FPGA가 지원가능한 범위에서 기가비트 전송기를 이용하여 멀티 패널의 디스플레이장치를 시험할 수 있고, 범용의 프로토콜 설계로 패턴발생기 제조사에서 모든 신규 디스플레이장치에 대응할 수 있는 효과를 갖는다.
또한, 본 발명의 일실시예 따르면, 시리얼 통신을 통해서 패턴발생기의 커맨드에 따라 모든 LVDS 입력, 입력데이터변환부, 출력데이터변환부, 프레임버퍼, 복수의 디스플레이포트와 관련된 모든 컨트롤이 가능하며, 시리얼 통신을 통한 커맨드에 따라 디스플레이장치(eDP포함)의 응답데이터(Aux)에 기반하여 프레임버퍼의 메모리 컨트롤러(TCON)의 내부 레지스터 및 메모리저장부(EEPROM 등) 영역접근 및 읽기/쓰기가 가능한 효과를 갖는다.
그리고 본 발명의 일실시예에 따르면 프레임버퍼를 이용하여 낮은 사양의 패턴발생기에서 발생된 패턴데이터로도 높은 사양의 디스플레이장치를 구동할 수 있도록 프레임율을 가변할 수 있는 장점이 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 종래 디스플레이장치 검사장비의 디스플레이 포트 FPGA 모듈 구성도.
도 2는 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈의 구성도,
도 3은 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 사용자 모듈의 상세 구성도,
도 4는 본 발명의 일실시예에 따른 커맨드 처리 흐름도,
도 5는 본 발명의 일실시예에 따른 커맨드 상세 처리 흐름도를 도시한 것이다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서 도면에서 예시된 영역들은 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
아래의 특정 실시예들을 기술하는데 있어서, 여러 가지의 특정적인 내용들은 발명을 더 구체적으로 설명하고 이해를 돕기 위해 작성되었다. 하지만 본 발명을 이해할 수 있을 정도로 이 분야의 지식을 갖고 있는 독자는 이러한 여러 가지의 특정적인 내용들이 없어도 사용될 수 있다는 것을 인지할 수 있다. 어떤 경우에는, 발명을 기술하는 데 있어서 흔히 알려졌으면서 발명과 크게 관련 없는 부분들은 본 발명을 설명하는데 있어 별 이유 없이 혼돈이 오는 것을 막기 위해 기술하지 않음을 미리 언급해 둔다.
이하에서는 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈(100)의 구성 및 기능에 대해 설명하도록 한다.
먼저, 도 2는 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈(100)의 구성도를 도시한 것이다. 그리고, 도 3은 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈(100)의 상세 구성도를 도시한 것이다.
또한, 도 4는 본 발명의 일실시예에 따른 커맨드 처리 흐름도를 도시한 것이고, 도 5는 본 발명의 일실시예에 따른 커맨드 상세 처리 흐름도를 도시한 것이다.
도 2에 도시된 바와 같이, 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈(100)은, 패턴 발생기(10)로부터 디스플레이 검사를 위한 패턴 데이터를 입력을 받기 위한 복수의 LVDS 입력포트(20)와; 상기 패턴발생기(10)와 입출력제어 통신을 위한 통신부(30)와; 상기 통신부(30)를 통해 상기 패턴발생기(10)와 통신하여 상기 복수의 LVDS 입력포트(20)의 입력을 하나 또는 복수를 선택 입력받아 디스플레이장치(60)의 응답데이터(Aux통신)에 의해 디스플레이 특성에 따른 검사 패턴데이터로 신호처리하여 하나 또는 복수의 출력으로 전달하는 FPGA(40)와; 상기 FPGA(40)의 복수의 출력을 검사대상인 복수의 디스플레이장치(60)에 각각 출력하고, 상기 복수의 디스플레이장치(60) 각각의 응답데이터(Aux통신)를 상기 FPGA(40)로 전달하는 복수의 DP커넥터(50);를 포함하여 구성됨을 알 수 있다.
또한, 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 FPGA(40)는, 상기 복수의 LVDS 입력포트(20)의 입력 패턴데이터를 하나 또는 복수 선택하여 메모리데이터로 변환하는 입력데이터변환부(41-1); 상기 메모리데이터를 검사 패턴데이터로 변환하는 출력데이터변환부(41-2); 상기 출력데이터변환부(41-2)의 복수의 출력단에 각각 연결되어 디스플레이포트 IP 마다 순번이 설정되고, 검사 패턴데이터를 디스플레이장치(60)의 데이터 포맷에 맞는 데이터로 변환하여 DP 커넥터(50)에 출력시킴과 아울러 DP 커넥터(50)를 통해 수신되는 디스플레이장치(60)의 응답데이터(Aux 통신)를 수신받아 전달하는 복수의 디스플레이포트 IP(42); 상기 통신부(30)를 통해 입력된 검사 대상에 대한 정보와 상기 패턴발생기(10)의 커멘드에 의거하여 상기 입력데이터변환부(41-1)의 입력과 상기 출력데이터변환부(41-2)의 출력에 맞게 선택 제어하고, 상기 디스플레이포트 IP(42)를 제어하여 출력 데이터 포맷을 제어하는 제어부(CPU)(43); 및 상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux 통신)에 의거하여 프레임율을 가변하는 프레임버퍼(44)를 포함하여 구성됨을 알 수 있다.
또한, 프레임버퍼(44)는 입력데이터변환부에(41-1)서 출력된 메모리데이터를 저장하고 읽기, 쓰기가 가능한 메모리저장부(44-2); 및 상기 입력데이터변환부(41-1)와 상기 출력데이터변환부(41-2) 사이에 구비되며, 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux통신)에 의거하여 프레임율을 가변하여 가변된 메모리데이터를 상기 출력데이터변환부(41-2) 측으로 출력하는 메모리컨트롤러(44-1);를 포함하여 구성된다.
그리고 본 발명의 일실시예에 따른 제어부(43)는, 통신부(30)에 의한 시리얼 통신을 통해서 패턴발생기(10)의 커맨드에 따라 모든 LVDS 입력포트(20), 상기 입력데이터변환부(41-1), 상기 출력데이터변환부(41-2)의 동작 및 디스플레이포트 IP(42)와 관련된 모든 동작을 제어하게 된다.
또한, 제어부(43)는 시리얼 통신을 통한 커맨드에 따라 각 디스플레이장치(60)의 응답데이터(Aux통신)를 통해 프레임버퍼(44)를 제어하여 낮은 사양의 비디오 입력도 높은 사양의 디스플레이장치(60)에 맞는 가변 제어하여 구동하게 된다.
그리고, 제어부(43)는, 도 4에 도시된 바와 같이, 시리얼 통신을 통한 패턴발생기(10)의 커맨드를 분석, 분류하여 처리하게 된다.
보다 구체적으로 제어부(43)는 도 5에 도시된 바와 같이, 커맨드가 비디오 입력처리인 경우, 입력데이터변환부(41-1)를 제어하여 커맨드를 처리하고, 커맨드가 프레임버퍼(44) 설정인 경우 프레임버퍼(44)를 제어하여 커맨드를 처리하며, 커맨드가 비디오 출력설정인 경우 상기 출력데이터변환부(41-2)를 제어하여 커맨드를 처리하고, 커맨드가 디스플레이포트 IP(42) 설정인 경우 상기 디스플레이포트 IP(42)를 제어하여 커맨드를 처리하게 된다.
또한, 본 발명의 일실시예에 따른 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈(100)은 별도의 전원공급장치를 내장하지 않고, LVDS 입력포트(20)에 연결되는 패턴발생기(10)에서 제공된 전원을 구동전력으로 이용하게 되어 소형화가 가능하다.
따라서 본 발명의 일실시예에 따른 인터페이스 모듈(100)에 따르면, 통신 프로토콜을 범용으로 사용할 수 있도록 커맨드를 정의하고 패턴발생기 개발사가 내장이 편리하도록 회로설계를 최적화하여 모듈을 소형화할 수 있게 된다.
또한, 프레임버퍼를 통해 저가형 패턴발생기(10)에서도 최신의 디스플레이장치(60)에 사용 가능하도록 하고, FPGA(40)가 지원 가능한 범위에서 기가비트 전송기를 이용하여 멀티 패널의 디스플레이장치(60)를 시험할 수 있고, 범용의 프로토콜 설계로 패턴발생기(10) 제조사에서 모든 신규 디스플레이장치(60)에 대응할 수 있게 된다.
또한, 본 발명의 일실시예에 따르면, 패턴발생기(10)와 시리얼 통신으로 받은 커맨드에 따라 모든 LVDS 입력, 입력데이터변환부(41-1), 출력데이터변환부(41-2), 프레임버퍼(44), 복수의 디스플레이포트 IP(42)와 관련된 모든 컨트롤이 가능하며, 디스플레이장치(60)(eDP포함)의 응답데이터(Aux통신)를 분석하여 프레임버퍼(44)의 메모리, 디스플레이 장치의 컨트롤러(44-1)(TCON)의 내부 레지스터 및 메모리저장부(44-2)(EEPROM 등) 영역접근 및 읽기/쓰기가 가능하게 된다.
그리고 본 발명의 일실시예에 따르면 프레임버퍼(44)를 이용하여 낮은 사양의 패턴발생기(10)에서 발생된 패턴데이터로도 높은 사양의 디스플레이장치(60)를 구동할 수 있도록 프레임율을 가변할 수 있게 된다.
본 발명의 일실시예에 따르면, 패턴 발생기(10)에서 디스플레이장치(60) 검사를 위한 패턴데이터를 발생하면서 통신부(30)의 통신을 통해 FPGA(40)로 디스플레이장치(60)에 대한 검사정보를 전송하면, FPGA(40)에서 검사대상 디스플레이장치(60)의 정보에 의거하여 입력과 출력을 선택하고, 입력된 데이터에 대한 신호처리를 하여 검사대상 디스플레이장치(60)로 출력하여 검사를 수행하게 된다. 본 발명의 일실시예에서는 제품의 인터페이스에 통신 프로토콜을 범용으로 사용할 수 있도록 커맨드를 정의하고 통신 방식은 RS-232. IIC, SPI와 같은 시리얼 통신 방식을 모두 지원한다.
본 발명에서는 FPGA(40)에 다수의 LVDS 입력포트(20)를 연결하여 패턴 발생기(10)로부터 동일한 패턴 데이터(비디오 입력데이터, 픽셀 입력데이터 등) 또는 서로 다른 패턴 데이터를 입력받을 수 있도록 연결한다. 이는 패턴 발생기(10)(예; 검사장비 메인 콘솔 PC)에서 검사대상의 특성에 따라 각각에 맞는 검사 패턴데이터를 발생시키고, 이를 복수의 LVDS 입력포트(20)를 통해 FPGA(40)에 입력시킨다. 본 발명의 인터페이스 모듈(100)은, 다수의 입력을 받아 다수의 디스플레이장치(60)로 연결하여 하나의 인터페이스 모듈(100)로 다수의 디스플레이장치(60)를 검사할 수 있도록 한다.
따라서 본 발명은 FPGA(40)을 사용함에 따라 LVDS 입력포트(20)를 최소 한 채널부터 FPGA(40)에서 입력포트로 지원되는 개수만큼의 LVDS 입력포트(20)를 인터페이스로 지원할 수 있다.
또한 본 발명은 DP 커넥터(50)를 FPGA(40)에서 지원되는 출력포트 수만큼을 연결할 수 있으므로, DP 커넥터(50)의 수만큼의 검사대상 디스플레이장치(60)를 연결할 수 있다. 본 발명은 디스플레이포트 표준의 레인(Lane) 당 5.4Gbps를 지원하며, 최소 메인 링크(Main link) 1레인(Lane)부터 4레인(Lane) 단위로 FPGA(40)에서 지원되는 최대 개수만큼 확장된다.
FPGA(40)는, 도 3에 도시된 바와 같이 내부 기능블록으로서 입력데이터변환부(41-1)와, 메모리컨트롤러(44-1)와 메모리저장부(44-2)를 갖는 프레임버퍼(44)와, 출력데이터변환부(41-2)와, 다수의 디스플레이포트 IP(42), 제어부(43)를 포함하여 구성된다.
먼저, 제어부(43)는 통신부(30)을 통해 패턴발생기(10)와 시리얼 통신하여 검사대상에 대한 정보를 실시간으로 입력받아 검사대상에 맞는 검사 패턴 데이터를 연결시키기 위하여 입력데이터변환부(41-1)를 제어하여, 복수의 LVDS 입력포트(20)의 입력을 선택하고 복수의 디스플레이포트 IP(42)로 출력을 연결한다. 이는 검사대상과 패턴데이터에 따라 일대일, 일대다, 다대일 또는 다대다로 입력과 출력에 맞게 연결한다.
그리고 제어부(43)는 각 디스플레이포트 IP(42)를 제어하여 각각 DP 커넥터(50)와 일대일로 연결된 디스플레이장치(60)에 맞는 검사 패턴데이터로의 메인링크출력을 제어하게 된다. 디스플레이포트 IP(42)는 각각 순번으로 IP1 - IPn을 부여받아 제어부(43)에 의해 제어되며, 디스플레이장치(60)로부터 응답데이터(Aux통신)를 입력받아 제어부(43)로 전달한다.
또한 제어부(43)는 디스플레이포트 IP(42)를 IP 순번에 의거하여 그룹핑하고, 각 그룹별로 마스터포트와 슬레이브포트 또는 슬레이브포트와 마스터 포트로 선택 제어하는 것을 특징으로 한다. 이는 디스플레이장치(60)를 마스터와 슬레이브 장치를 함께 연결하여 검사하는 경우, 디스플레이포트 IP(42)를 마스터/슬레이브로 선택제어하여 검사를 수행할 수 있는 것이다.
제어부(43)는 시리얼 통신을 통한 패턴발생기(10)의 커맨드를 분석, 분류하여 처리하게 된다. 커맨드가 입력 패턴데이터의 처리인 경우 즉 비디오 입력처리에 해당하는 경우 제어부(43)는 LVDS 입력포트(20)와 입력데이터변환부(41-1)를 제어하여 검사대상에 맞는 입력 패턴 데이터를 연결시키도록 복수의 LVDS 입력포트(20)의 입력을 선택하게 되고, 입력 패턴데이터를 메모리데이터로 변환하게 된다.
이러한 메모리데이터는 프레임버퍼(44)의 메모리 저장부(44-2)(예를들어, EEPROM, DDR3 Memory)에 저장되게 된다. 그리고 시리얼 통신을 통한 커맨드에 따라 디스플레이장치(60)의 응답데이터(Aux 통신)를 통해 메모리 저장부(44-2)의 접근 및 읽기/쓰기가 가능하다.
또한, 제어부(43)는 커맨드가 프레임버퍼(44) 설정에 해당하는 경우 프레임 버퍼(44)를 제어하여, 디스플레이장치(60)의 응답데이터(Aux통신)를 통해 메모리 저장부(44-2)에 저장된 메모리데이터가 메모리 컨트롤러(44-1)로 출력되며, 메모리 컨트롤러(44-1)는 제어부(43)의 제어를 받아 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux통신)를 분석하여 프레임율을 가변하여 가변된 메모리데이터를 출력데이터변환부(41-2) 측으로 출력하게 된다.
예를 들어, 패턴발생기(10)에서 입력되는 패턴데이터가 15Hz 정도에 해당하고, 검사 대상인 디스플레이장치(60)를 구동하기 위해서는 60Hz 정도의 출력이 필요한 경우, 메모리 컨트롤러(44-1)는 디스플레이장치(60)를 구동시키기 위한 프레임율로 자동보정하게 된다. 즉, 프레임버퍼(44)를 이용하여 낮은 사양의 패턴발생기(10)에서 발생된 패턴데이터로도 높은 사양의 디스플레이장치(60)를 구동할 수 있도록 프레임율을 가변할 수 있게 된다.
그리고 커맨드가 비디오 출력 설정에 해당하는 경우 제어부(43)는 출력데이터변환부(41-2)를 제어하여, 프레임율이 가변된 메모리 데이터를 비디오 출력 즉, 검사 패턴데이터로 변환하도록 한다.
그리고, 커맨드가 디스플레이포트 IP(42)의 설정에 해당하는 경우, 제어부(43)는 각 디스플레이포트 IP(42)를 제어하여 각각 DP 커넥터(50)와 일대일로 연결된 디스플레이장치(60)의 구동방식에 맞는 설정으로 패턴 데이터를 메인 링크에 출력하게 된다. 디스플레이포트 IP(42)는 각각 순번으로 IP1 - IPn을 부여받아 제어부(43)에 의해 제어되며, 디스플레이장치(60)로부터 응답데이터(Aux통신)를 입력받아 제어부(43)로 전달한다.
또한, 상기와 같이 설명된 장치 및 방법은 상기 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
10 : 패턴 발생기
20 : LVDS 입력포트
30 : 통신부
40 : FPGA
41-1 : 입력데이터변환부
41-2 : 출력데이터변환부
42 : 디스플레이 포트 IP
43 : 제어부
44 : 프레임버퍼
44-1 : 메모리 컨트롤러
44-2 : 메모리 저장부
50 : 디스플레이 커넥터
60 : 디스플레이장치
100 : 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈

Claims (5)

  1. 패턴 발생기(10)로부터 디스플레이 검사를 위한 패턴 데이터를 입력을 받기 위한 복수의 LVDS 입력포트(20)와;
    상기 패턴발생기(10)와 입출력제어 통신을 위한 통신부(30)와;
    상기 통신부(30)를 통해 상기 패턴발생기(10)와 통신하여 상기 복수의 LVDS 입력포트(20)의 입력 중 하나 또는 복수를 선택 입력받아 디스플레이장치의 응답데이터(Aux통신)를 분석하고 디스플레이장치의 특성에 따른 설정 후 디스플레이포트 메인링크를 연결하고 디스플레이 장치 검사용 패턴데이터를 디스플레이포트 표준에 의거하여 하나 또는 복수의 출력으로 전달하는 FPGA(40)와;
    상기 FPGA(40)의 복수의 출력을 검사대상인 복수의 디스플레이장치(60)에 각각 출력하고, 상기 복수의 디스플레이장치(60) 각각의 응답데이터(Aux통신)를 상기 FPGA(40)로 전달하는 복수의 DP커넥터(50);를 포함하여 구성되되,
    상기 FPGA(40)는,
    상기 복수의 LVDS 입력포트(20)의 입력 패턴데이터를 하나 또는 복수 선택하여 메모리데이터로 변환하는 입력데이터변환부(41-1);
    상기 메모리데이터를 검사 패턴데이터로 변환하는 출력데이터변환부(41-2);
    상기 출력데이터변환부(41-2)의 복수의 출력단에 각각 연결되어 디스플레이포트 IP 마다 순번이 설정되고, 디스플레이 장치 검사용 패턴데이터를 디스플레이장치(60)의 데이터 포맷에 맞는 데이터로 변환하여 DP 커넥터(50)에 출력시킴과 아울러 DP 커넥터(50)를 통해 수신되는 디스플레이장치(60)의 응답데이터(Aux통신)를 수신 받아 전달하는 복수의 디스플레이포트 IP(42);
    상기 통신부(30)를 통해 입력된 검사 대상에 대한 정보와 상기 패턴발생기의 커멘드에 의거하여 상기 입력데이터변환부의 입력과 상기 출력데이터변환부의 출력에 맞추어 선택 제어하고, 상기 디스플레이포트 IP(42)를 제어하여 출력 데이터 포맷을 제어하는 제어부(CPU)(43); 및
    상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux통신)에 의거하여 프레임율을 가변하는 프레임버퍼를 포함하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈.
  2. 제 1항에 있어서,
    상기 프레임버퍼(44)는,
    상기 입력데이터변환부에(41-1)서 출력된 메모리데이터를 저장하고 읽기, 쓰기가 가능한 메모리저장부(44-2); 및
    상기 입력데이터변환부(41-1)와 상기 출력데이터변환부(41-2) 사이에 구비되며,상기 제어부(43)의 제어를 받아 상기 디스플레이포트 IP(42)를 통해 수신되어 전달된 각 디스플레이장치(60)의 응답데이터(Aux통신)에 의거하여 프레임율을 가변하여 가변된 메모리데이터를 상기 출력데이터변환부(41-2) 측으로 출력하는 메모리컨트롤러(44-1);를 포함하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈.
  3. 제 2항에 있어서,
    상기 제어부(43)는,
    상기 통신부(30)에 의한 시리얼 통신을 통해서 상기 패턴발생기(10)의 커맨드에 따라 상기 LVDS 입력포트(20), 상기 입력데이터변환부(41-1), 상기 출력데이터변환부(41-2), 및 상기 디스플레이포트 IP(42)를 제어하고,
    상기 시리얼 통신을 통한 커맨드에 따라 각 디스플레이장치(60)의 응답데이터(Aux통신)를 통해 상기 프레임버퍼(44)를 제어하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈.
  4. 제 3항에 있어서,
    상기 제어부(43)는,
    상기 시리얼 통신을 통한 패턴발생기(10)의 커맨드를 분석, 분류하며,
    상기 커맨드가 비디오 입력처리인 경우, 상기 입력데이터변환부(41-1)를 제어하여 커맨드를 처리하고, 프레임버퍼(44) 설정인 경우 상기 프레임버퍼(44)를 제어하여 커맨드를 처리하며, 비디오 출력설정인 경우 상기 출력데이터변환부(41-2)를 제어하여 커맨드를 처리하고, 디스플레이포트 IP(42) 설정인 경우 상기 디스플레이포트 IP(42)를 제어하여 커맨드를 처리하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈.
  5. 제 4항에 있어서,
    상기 인터페이스 모듈의 구동전력은 상기 LVDS 입력포트(20)에 연결되는 상기 패턴발생기(10)에서 제공되는 전원을 이용하는 것을 특징으로 하는 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈.
KR1020170031199A 2017-03-13 2017-03-13 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈 KR101943416B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170031199A KR101943416B1 (ko) 2017-03-13 2017-03-13 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170031199A KR101943416B1 (ko) 2017-03-13 2017-03-13 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈

Publications (2)

Publication Number Publication Date
KR20180104441A true KR20180104441A (ko) 2018-09-21
KR101943416B1 KR101943416B1 (ko) 2019-04-17

Family

ID=63720957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170031199A KR101943416B1 (ko) 2017-03-13 2017-03-13 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈

Country Status (1)

Country Link
KR (1) KR101943416B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422954A (zh) * 2020-10-23 2021-02-26 中国科学院西安光学精密机械研究所 Lvds视频采集检测传输系统和方法
CN113223434A (zh) * 2021-05-28 2021-08-06 上海天马微电子有限公司 发送模块、接收模块、接口调整方法、系统及存储介质
CN114512088A (zh) * 2020-10-27 2022-05-17 瑞昱半导体股份有限公司 影像显示设备
WO2022158643A1 (ko) * 2021-01-21 2022-07-28 주식회사 두원테크 디스플레이 모듈 검사 시스템
KR102501100B1 (ko) * 2022-03-15 2023-02-17 주식회사 픽셀 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법
CN118694874A (zh) * 2024-06-07 2024-09-24 瑞联恒通（北京）信息技术有限公司 一种dp接口的aux通道信号转换装置及转换方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI682182B (zh) * 2019-03-07 2020-01-11 緯創資通股份有限公司 檢測設備及其檢測方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850773B1 (ko) 2007-03-19 2008-08-06 (주)비원테크 디스플레이 장치의 화상 평가 모듈
KR20150067559A (ko) 2013-12-10 2015-06-18 (주) 인텍플러스 디스플레이 패널 검사 장치
KR101541771B1 (ko) * 2014-09-18 2015-08-06 (주)앱스톤 디스플레이 검사장비의 디스플레이포트 ｆｐｇａ모듈
KR101584336B1 (ko) 2015-05-21 2016-01-13 주식회사 지엔티시스템즈 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850773B1 (ko) 2007-03-19 2008-08-06 (주)비원테크 디스플레이 장치의 화상 평가 모듈
KR20150067559A (ko) 2013-12-10 2015-06-18 (주) 인텍플러스 디스플레이 패널 검사 장치
KR101541771B1 (ko) * 2014-09-18 2015-08-06 (주)앱스톤 디스플레이 검사장비의 디스플레이포트 ｆｐｇａ모듈
KR101584336B1 (ko) 2015-05-21 2016-01-13 주식회사 지엔티시스템즈 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112422954A (zh) * 2020-10-23 2021-02-26 中国科学院西安光学精密机械研究所 Lvds视频采集检测传输系统和方法
CN114512088A (zh) * 2020-10-27 2022-05-17 瑞昱半导体股份有限公司 影像显示设备
WO2022158643A1 (ko) * 2021-01-21 2022-07-28 주식회사 두원테크 디스플레이 모듈 검사 시스템
CN113223434A (zh) * 2021-05-28 2021-08-06 上海天马微电子有限公司 发送模块、接收模块、接口调整方法、系统及存储介质
KR102501100B1 (ko) * 2022-03-15 2023-02-17 주식회사 픽셀 영상기기의 검사를 위한 디스플레이포트의 영상 분배장치 및 영상기기의 연결 확인방법
CN118694874A (zh) * 2024-06-07 2024-09-24 瑞联恒通（北京）信息技术有限公司 一种dp接口的aux通道信号转换装置及转换方法

Also Published As

Publication number Publication date
KR101943416B1 (ko) 2019-04-17

Similar Documents

Publication Publication Date Title
KR101943416B1 (ko) 디스플레이 검사장비용 디스플레이포트 인터페이스 모듈
CN103105684B (zh) 液晶显示模块测试方法、装置、系统及测试设备
US10509755B2 (en) Automatic switching apparatus and automatic switching method
CN101968727B (zh) 图像输出的自动配置方法及拼接输出系统
KR101541771B1 (ko) 디스플레이 검사장비의 디스플레이포트 ｆｐｇａ모듈
US9158495B2 (en) Codec control
CN101206843B (zh) 控制板和具有该控制板的显示设备
CN103472748A (zh) 时序控制电路的验证系统和验证方法
CN107368219B (zh) 触摸响应方法、芯片及智能设备
US20090237340A1 (en) Liquid crystal display module and display system including the same
US20180091742A1 (en) Video matrix controller
CN103913864A (zh) 液晶显示器
KR101584336B1 (ko) 초고해상도 디스플레이 패널 검사용 임베디드 디스플레이 포트 영상신호 입력장치
KR20220001979A (ko) 디스플레이 모듈 검사 시스템
CN216356999U (zh) 电视及显示装置
CN112331155A (zh) 一种信号驱动板
US20070008276A1 (en) Interface unit and interface transmission method thereof
US11924579B1 (en) FPD-link IV video generator system
TWM539192U (zh) 模擬顯示畫面暨支援虛擬顯示裝置之控制設備及系統
CN100568940C (zh) 显示装置及其控制方法
CN205581446U (zh) 一种液晶显示屏光学检测系统
CN103957381A (zh) 一种数据传输装置、方法及系统
CN109559671A (zh) 显示面板及其控制方法、控制装置和显示设备
CN110175460B (zh) 图像处理装置的配置方法及图像处理装置
CN104155811A (zh) 一种显示补偿装置、显示装置及显示补偿方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170313

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20180720

Patent event code: PE09021S01D

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20181109

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20190123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20190123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220118

Start annual number: 4

End annual number: 4

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20241103