CN105323469B - 信号生成装置、有源线缆及信号生成方法 - Google Patents

Abstract

本发明提供信号生成装置、有源线缆及信号生成方法，该信号生成装置包含PLL电路和控制上述PLL电路的控制电路，上述PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时，生成与向PLL电路输入的输入时钟信号对应的输出时钟信号，上述控制电路逐次变更上述参数的设定直至PLL电路被锁定。

Description

信号生成装置、有源线缆及信号生成方法

技术领域

本发明涉及一种使用了PLL电路的信号生成装置。

背景技术

在处理来自外部设备的图像信号等的装置(例如专利文献1的传输装置)中，广泛地利用了生成与输入时钟信号对应的输出时钟信号的PLL(Phase Locked Loop)电路。

专利文献1：日本公开专利公报“日本特开2012-60522号公报(2012年3月22日公开)”

发明内容

上述这样的PLL电路被要求能够与各种外部设备(相机等)的输入信号对应。对此，也考虑使PLL电路的动作频带可变、并判定来自外部设备的输入(频率等)而对PLL电路的动作频带进行设定的结构，但是需要对来自外部设备的输入进行判定的电路等，会导致尺寸和成本的增加。

在本发明中，提供一种能够与各种外部设备的输入对应且能够抑制尺寸和成本的信号生成装置。

本发明的信号生成装置的特征在于，包含PLL电路和控制上述PLL电路的控制电路，上述PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时，生成与向PLL电路输入的输入时钟信号对应的输出时钟信号，上述控制电路逐次变更上述参数的设定直至PLL电路被锁定。

在上述结构中，通过逐次变更参数的设定来逐次变更PLL电路的动作频带，PLL电路被锁定。即，在使从外部向PLL电路输入的输入时钟信号与动作频带适合的参数的设定中，能够得到与该输入时钟信号对应的输出时钟信号。由此，能够实现如下的信号生成装置：不需要对来自外部的输入进行判定的电路等，能够与来自外部的各种输入对应且能够抑制尺寸和成本。

附图说明

图1是表示实施方式1的传输装置的结构的框图。

图2是表示第一抖动过滤器的结构的框图。

图3是表示参数的具体例的表。

图4是表示实施方式1的第一抖动过滤器的最佳化处理的流程图。

图5是表示实施方式2的第一抖动过滤器的最佳化处理的流程图。

图6是表示实施方式3的第一抖动过滤器的最佳化处理的流程图。

图7是表示实施方式3的第一抖动过滤器的最佳化处理的其他例的流程图。

图8是表示实施方式4的有源光缆的结构的框图。

图9是表示判断是否需要实施方式4的最佳化处理的流程图。

图10是表示实施方式5的有源光缆的结构的框图。

图11是表示实施方式6的最佳化处理的流程图。

具体实施方式

在本发明的实施方式中，基于图1～图11说明如下。

<实施方式1>

图1是表示实施方式1的传输装置的结构的框图。如图1所示，传输装置1具备与传输源设备2(例如相机或搭载于相机的相机板卡)连接的发送部10(例如相机侧连接器)、与传输目的地设备3(例如记录器或搭载于记录器的记录器板卡)连接的接收部20(例如记录器 侧连接器)及将发送部10和接收部20连接的线缆30，传输装置1作为有源线缆发挥功能。

在此，有源线缆指具备有源元件(通过从外部供给的电力而动作的元件)的线缆。作为有源元件的例子，能够列举出并行(P)/串行(S)转换电路(串行器)、串行(S)/并行(P)转换电路(解串器)、电/光(E/O)转换电路、光/电(O/E)转换电路等。在传输装置1中发送部10和接收部20具备有源元件。

发送部10具备发送器11、第一抖动过滤器12及控制发送器11和第一抖动过滤器12的第一处理器13(控制电路)，第一抖动过滤器12及第一处理器13构成具有抖动消除功能的信号生成装置。另外，接收部20具备接收器21、第二抖动过滤器22及控制接收器21和第二抖动过滤器22的第二处理器23，第二抖动过滤器22及第二处理器23构成具有抖动消除功能的信号生成装置。

从传输源设备2向发送器11输入数据信号X，从传输源设备2向第一抖动过滤器12输入时钟信号ck1。第一抖动过滤器12受到第一处理器13的控制而将消除时钟信号ck1的抖动而得到的时钟信号CK1向发送器11输出。发送器11根据时钟信号CK1及数据信号X生成传输信号TS并向线缆30内的传输路输出。

接收器21根据从传输路接收到的传输信号TS生成数据信号X及时钟信号ck2，将数据信号X向传输目的地设备3输出并且将时钟信号ck2向第二抖动过滤器22输出。第二抖动过滤器22受到第二处理器23的控制而将消除时钟信号ck2的抖动而得到的时钟信号CK2向传输目的地设备3输出。

图2表示发送部10的第一抖动过滤器12的结构。如图2所示，第一抖动过滤器12具备PLL电路40、寄存器50、锁定检测电路60及 锁定检测引脚70(适当简略记为LD)。PLL电路40具备第一分频电路(1/A分频电路)41、第二分频电路(1/B分频电路)42、第三分频电路(1/C分频电路)43、第四分频电路(1/D分频电路)44、相位比较器45、环路滤波器46及VCO 47(电压控制振荡电路)。

第一分频电路41是将被写入到寄存器50的值A作为分频比的分频比可变的分频电路，第二分频电路42是将被写入到寄存器50的值B作为分频比的分频比可变的分频电路，第三分频电路43是将被写入到寄存器50的值C作为分频比的分频比可变的分频电路，第四分频电路44是将被写入到寄存器50的值D作为分频比的分频比可变的分频电路。

第一分频电路41将具有从传输源设备2输入的时钟信号ck1的A分之一倍的频率的时钟信号向相位比较器45输出。第二分频电路42将具有从第三分频电路43输入的时钟信号的B分之一倍的频率的时钟信号向相位比较器45输出。相位比较器45生成具有与从第一分频电路41所输出的时钟信号和从第二分频电路42所输出的时钟信号的相位差成正比的值的相位差信号(具体而言，其电压与相位差成正比的电压信号)。相位比较器45中所生成的相位差信号通过环路滤波器46被平滑化后向VCO 47输入。VCO 47将具有与被平滑化后的相位差信号的值成正比的频率的时钟信号向第三分频电路43输出。第三分频电路43将具有从VCO 47输入的时钟信号的C分之一倍的频率的时钟信号向第二分频电路42输出。第四分频电路44将具有从第三分频电路43输入的时钟信号的D分之一倍的频率的时钟信号CK1向发送器11输出。

如此，PLL电路40由负反馈电路构成，该负反馈电路使从第一分频电路41所输出的时钟信号与从第二分频电路42所输出的时钟信号的相位差(频率差)为0。因此，在将输入到第一分频电路41的时钟信号ck1的频率设为Fck1、将从VCO 47输出的时钟信号的频率设为Fvco时，若输入的时钟信号ck1为动作频带，则进行动作以成为Fck1/A＝Fvco/(B×C)。即，在各动作频带中若设定分频比A、B、D以满足B＝A×D，则从PLL电路40输出的时钟信号CK1的频率FCK1＝Fvco/(C×D)变为与输入到PLL电路40的时钟信号ck1的频率Fck1一致(PLL电路40被锁定)。

在此，若使环路滤波器46的频带变窄、增大时间常数，则输入到PLL电路40的时钟信号ck1的晃动(抖动)不包含于从PLL电路40输出的时钟信号CK1。即，能够消除包含于时钟信号ck1的抖动。

此外，在第一抖动过滤器12中设置有与相位比较器45连接的锁定检测电路60及与锁定检测电路60连接的锁定检测引脚(LD引脚)70，当锁定检测电路60检测出PLL电路40的锁定完成时，锁定检测引脚70的输出从“Low(0)”上升到“High(1)”。

另外，PLL电路40的动作频带的切换通过被写入到寄存器50的分频比A、B、C、D的改写来实现。如图3所示，作为分频比A、B、C及D的组合的参数具有11组(设定序号1～11)，被存储在内置于第一处理器13的存储器(例如EEPROM(注册商标))中。

例如，设定序号1的参数(A＝100、B＝5000、C＝2、D＝50)与输入时钟频率19～21(MHz)对应，设定序号2的参数(A＝100、B＝4200、C＝2、D＝42)与输入时钟频率22～25(MHz)对应，设定序号11的参数(A＝200、B＝2400、C＝2、D＝12)与输入时钟频率78～90(MHz)对应。通过图3的11组参数覆盖了19～90MHz的输入时钟信号，能够与相机接口标准即CameraLink标准的输入频率(20～85MHz)对应。

使第一抖动过滤器12的PLL电路40的动作频带适合来自传输源设备2的时钟信号ck1的频率的处理(以下称最佳化处理)如图4所示那样进行。

第一处理器13从存储器读出设定序号i(参照图3)＝1的参数(S1)，将A＝100、B＝5000、C＝2、D＝50写入到寄存器50(S2)。接着，第一处理器13将第一抖动过滤器12的LD引脚70的输出读出n次(S3)，判定是否n次连续成为“High”(S4)，若n次连续成为“High”(是)则完成最佳化处理，若n次中即使有一次成为“Low”(否)则返回到S1，将A＝100、B＝4200、C＝2、D＝42写入到寄存器50(S2)。接着，第一处理器13将LD引脚70的输出读出n次(S3)，判定是否n次连续成为“High”(S4)，若n次连续成为“High”(是)则判断为PLL电路40是正常锁定的电路并完成最佳化处理，若n次中即使有一次成为“Low”(否)则返回到S1，从存储器读出设定序号i(参照图3)＝3的参数(S1)，并写入到寄存器50(S2)。反复进行该处理直至i＝11。通过该最佳化处理，能够将消除时钟信号ck1的抖动而得到的时钟信号CK1输出到发送器11。此外，之所以将LD引脚70的输出读出n次(n是2以上的整数，例如1000)，是因为在一次的读出中有可能第一处理器13误检测LD引脚70的输出，或在切换参数的设定后LD引脚70立即误输出“High”。因此，在上述最佳化处理中，当LD引脚70的输出n次连续成为“High”时，第一处理器13判断为PLL电路40已锁定。

当上述最佳化处理完成时，第一处理器13进入稳定状态，以一定间隔反复执行最佳化处理。即，以一定间隔确认LD引脚70的输出，当“L(0)”时判断为来自传输源设备2的输入时钟信号的频率被变更、或者来自传输源设备2的时钟信号的输入中断，并再次执行最佳化处理。

另外，在即使进行了所有参数的设定直至i＝11也没有完成最佳化处理的情况下，判断为来自传输源设备2的时钟信号处于未输入状态、或者来自传输源设备2的时钟信号的频率为标准之外，并反复进行最佳化处理直至输入正常的时钟信号。

接收部20的第二抖动过滤器22与第一抖动过滤器12是同样的结构，第二处理器23相对于发送部10独立地进行使第二抖动过滤器22的PLL电路的动作频带适合来自接收器21的时钟信号ck2的频率的处理(最佳化处理)。第二处理器23进行的最佳化处理与第一处理器13如图4所示那样进行的处理相同，通过该最佳化处理，能够将消除时钟信号ck2的抖动而得到的时钟信号CK2输出到传输目的地设备3。

在图1中，在发送部10中设置有第一抖动过滤器12，在接收部20中设置有第二抖动过滤器22，但并不限于此。也能够是仅设置第一抖动过滤器12(不设置第二抖动过滤器22)的结构，相反还能够是仅设置第二抖动过滤器22(不设置第一抖动过滤器12)的结构。但是，当以消除来自传输源设备2的时钟信号ck1的抖动为主要目的的情况下，可以考虑仅设置发送部10的第一抖动过滤器12。这是因为，若在第一抖动过滤器12中消除时钟信号ck1的抖动，只要不在传输装置1内附加抖动，则向传输目的地设备3传输的时钟信号CK2中不包含抖动。

根据实施方式1，不需要对来自相机等的输入时钟信号的频率等进行判定的电路、例如FPGA(Field Programmable Gate Array)等，即不会导致尺寸和成本的增大，能够实现能够与各种输入时钟信号对应的、具有抖动消除功能的传输装置。

此外，在不具有抖动消除功能的以往的有源线缆中也设置有进行信号转换电路的控制、内部接口信号的接收发送的处理器。因此，仅通过在以往的有源线缆中设置抖动过滤器并且使该处理器具有如图4所示的最佳化处理功能，就能够实现具有抖动消除功能的有源线缆(传输装置1)。如此，在实施方式1中没有必要追加除抖动过滤器以外的元件，因此能够避免有源线缆(特别是连接器部分)的尺寸和成本的大幅度增大。

在相机接口标准中，来自相机的时钟信号的频率(输入频率)被规定在范围(20～85MHz)，来自相机的时钟信号的频率可采用该范围内的任意的值。另外，也没有与来自相机的时钟信号的抖动相关的限制(对于±1.6％左右的较大的抖动的相机，在不具有抖动消除功能的以往的有源线缆中有时无法进行适当的信号传输)。在这一点上，传输装置1具有通过能够变更的11个动作频带来覆盖相机接口标准的输入频率的范围的抖动消除功能(例如将抖动降低到±1.0％以内)，如上所述由于连接器部分的尺寸也受到抑制，因此可以说作为相机接口标准的有源线缆是优选的。

<实施方式2>

实施方式1中的最佳化处理也能够如图5所示那样进行。即，第一处理器13从内置存储器读出参数的设定履历(S11)，以设定次数由多至少的顺序对参数进行排序，将设定次数最多的参数设为设定序号i＝1，将设定次数最少的参数设为设定序号i＝11(S12)。

并且，读出设定序号i(参照图3)＝1的参数(S13)，写入到寄存器50(S14)。接着，第一处理器13将第一抖动过滤器12的LD引脚70的输出读出n次(S15)，判定是否n次连续成为“High”(S16)，若n次连续成为“High”(是)则将本次设定在存储器中的参数作为履历进行保存(S17)，完成最佳化处理。在步骤S16中若n次中即使有一次成为“Low”(否)则返回到S13，从存储器中读出设定序号i＝2的参数，写入到寄存器50(S14)。反复进行该处理直至i＝11。

根据实施方式2，在连接的相机相同的情况下，能够缩短最佳化所需要的时间。

<实施方式3>

实施方式1中的最佳化处理也能够如图6所示那样进行。在此， 在11组参数中分别预先追加有效或无效的标志。标志的追加可以在交给用户之前(制造阶段)进行，也可以由用户进行。另外，也可以基于来自传输源设备2的信息进行。第一处理器13从存储器读出设定序号i的参数(S21)，判定该标志的有效/无效(S22)。若为无效则返回到S21，读出设定序号(i+1)的参数，判定该标志的有效/无效(S22)。在步骤S22中若为有效，则第一处理器13将该参数写入到寄存器50(S23)，接着，将第一抖动过滤器12的LD引脚70的输出读出n次(S24)，判定是否n次连续成为“High”(S25)。第一处理器13在步骤S25中若n次连续成为“High”(是)则完成最佳化处理，若n次中即使有一次成为“Low”则返回到S21。反复进行该处理直至i＝11。

实施方式1中的最佳化处理也能够如图7所示那样进行。在此，在11组参数中分别预先追加有效或无效的标志。有效/无效的判断例如基于来自传输源设备2的信息来决定。第一处理器13从内置存储器读出参数的设定履历(S31)，以设定次数由多至少的顺序对参数进行排序，将设定次数最多的参数设为设定序号i＝1，将设定次数最少的参数设为设定序号i＝11(S32)。

并且，读出设定序号i(参照图3)＝1的参数(S33)，判定该标志的有效/无效(S34)。若为无效则返回到S33，读出设定序号(i+1)的参数，判定该标志的有效/无效(S34)。在步骤S34中若为有效，则第一处理器13将该参数写入到寄存器50(S35)。接着，第一处理器13将第一抖动过滤器12的LD引脚70的输出读出n次(S36)，判定是否n次连续成为“High”(S37)，若n次连续成为“High”(是)则将本次设定在存储器中的参数作为履历进行保存(S38)，完成最佳化处理。在步骤S37中若n次中即使有一次成为“Low”(否)则返回到S33。反复进行该处理直至i＝11。

根据实施方式3，能够抑制第一处理器13的存储器的使用并且缩 短最佳化所需要的时间。

<实施方式4>

图8表示将本传输装置适用于相机接口光缆(符合相机接口标准的有源光缆)的情况下的构成例。如图8所示，相机接口光缆101具备与相机连接的相机侧连接器110、与帧记录器板卡103连接的记录器侧连接器120及将相机侧连接器110和记录器侧连接器120连接的线缆130。

线缆130包含光信号传输路(光纤)131、内部接口信号传输路132、控制信号(CC1～CC4)传输路133及上行和下行串行信号传输路134。内部接口信号是表示由相机接口标准规定的控制信号(CC1～CC4)以外的内部的控制信息的信号。

相机侧连接器110具备串行器111、第一抖动过滤器12及控制串行器111和第一抖动过滤器12的第一处理器13(控制电路)，第一抖动过滤器12及第一处理器13构成具有抖动消除功能的信号生成装置。另外，记录器侧连接器120具备解串器121和控制解串器121的第二处理器24。

从相机102将数据信号x0～x3(并行信号)输入到串行器111，从相机102将时钟信号ck1输入到第一抖动过滤器12。在此，第一抖动过滤器12受到第一处理器13的控制而将消除时钟信号ck1的抖动而得到的时钟信号CK1向串行器111输出。该工序通过实施方式1～3中说明的最佳化处理来实现。

串行器111根据时钟信号CK1和数据信号x0～x3(并行信号)生成光信号(串行信号)，并向线缆130内的光信号传输路(光纤)131输出。

解串器121根据从线缆130内的光信号传输路131接收到的光信号生成数据信号x0～x3及时钟信号CK2，并将它们输出到针记录器板卡103。

在解串器121中设置有生成时钟信号CK2的PLL电路(未图示)及输出该PLL电路的锁定状态的锁定检测引脚(LD)。第二处理器24读出解串器121的锁定检测引脚(LD)的输出，将PLL电路的锁定状态经由内部接口信号传输路132通知给第一处理器13。此外，第一处理器13也能够是经由内部接口信号传输路132及第二处理器24来读取解串器121的锁定检测引脚(LD)的输出那样的结构。

第一处理器13在最佳化处理后的稳定状态下，考虑解串器121的PLL电路的锁定状态来判断是否需要最佳化处理。即，如图9所示，对第一抖动过滤器12的LD引脚70的输出进行确认(S41)，若为“H”(是)则进入步骤S42，若为“L”(否)则判断为需要第一抖动过滤器12的最佳化处理并进行最佳化处理(S43)。在步骤S42中判定解串器121的PLL电路是否已锁定，若已锁定(是)则判断为不需要第一抖动过滤器12的最佳化处理，若未锁定(否)则判断为需要第一抖动过滤器12的最佳化处理并进行最佳化处理(S43)。

根据实施方式4，即使对于解串器121的PLL电路的失锁等的记录器侧连接器120的异常，也能够进行相机侧连接器110的第一抖动过滤器12的最佳化处理。

<实施方式5>

图10表示将本传输装置适用于相机接口光缆的情况的其他构成例。如图10所示，相机接口光缆101具备与相机连接的相机侧连接器110、与帧记录器板卡103连接的记录器侧连接器120及将相机侧连接器110和记录器侧连接器120连接的线缆130。

线缆130包含光信号传输路(光纤)131、内部接口信号传输路132、控制信号(CC1～CC4)传输路133及上行和下行串行信号传输路134。

相机侧连接器110具备串行器111、第一抖动过滤器12及控制串行器111和第一抖动过滤器12的第一处理器13(控制电路)，第一抖动过滤器12及第一处理器13构成具有抖动消除功能的信号生成装置。

记录器侧连接器120具备解串器121、第二抖动过滤器22及控制解串器121和第二抖动过滤器22的第二处理器23(控制电路)，第二抖动过滤器22及第二处理器23构成具有抖动消除功能的信号生成装置。

从相机102将数据信号x0～x3(并行信号)输入到串行器111，从相机102将时钟信号ck1输入到第一抖动过滤器12。在此，第一抖动过滤器12受到第一处理器13的控制而将消除时钟信号ck1的抖动而得到的时钟信号CK1向串行器111输出。该工序通过实施方式1～3中说明的最佳化处理来实现。

串行器111根据时钟信号CK1和数据信号x0～x3(并行信号)生成光信号(串行信号)，并向线缆130内的光信号传输路(光纤)131输出。

解串器121根据从线缆130内的光信号传输路131接收到的光信号生成数据信号x0～x3及时钟信号ck2，将数据信号x0～x3向帧记录器板卡103输出，并且将时钟信号ck2向第二抖动过滤器22输出。第二抖动过滤器22受到第二处理器23的控制而将消除时钟信号ck2的抖动而得到的时钟信号CK2向帧记录器板卡103输出。

在此，第一处理器13将在第一抖动过滤器12的最佳化处理中被 设定的参数经由内部接口信号传输路132通知给第二处理器23，第二处理器23将所通知的该参数设定在第二抖动过滤器22中，从而生成消除时钟信号ck2的抖动而得到的时钟信号CK2。

此外，在记录器侧连接器120中设置有生成与设置于相机侧连接器110的第一抖动过滤器12不同的频率的时钟信号的抖动过滤器(能够通过变更参数的设定来变更动作频带)，有时也对该抖动过滤器的动作频带进行变更。在此，不同的频率是例如在第一抖动过滤器12中生成的CK1的(N/M)倍(N、M是整数)的频率(N、M由记录器侧连接器120或者相机侧连接器110内部的分频电路、倍增电路等决定，最终形成(M/N)倍而作为与CK1相同频率的CK2被输出到记录器)。在这种情况下，第二处理器23将基于从第一处理器13所通知的参数而决定的参数(与设定于第一抖动过滤器12的参数不同的参数)设定在该抖动过滤器中，从而从该抖动过滤器也能够生成消除抖动的时钟信号。

根据实施方式5，由于在记录器侧不需要相机侧那样的最佳化处理，因此能够提高记录器侧的处理速度。

<实施方式6>

在上述各实施方式中，在抖动消除的目的下进行了最佳化处理，但并不限于此。例如在图8、图10的串行器111中设定了通过向寄存器的参数设定而动作频带能够变更的PLL电路及对其锁定的有无进行输出的LD引脚的情况下，在使串行器111的PLL电路的动作频带适合从相机输入的时钟信号ck1的目的下，也能够进行图11的最佳化处理。

即，第一处理器13从存储器读出设定序号i(参照图3)＝1的参数(S1)，将A＝100、B＝5000、C＝2、D＝50写入到寄存器50(S2)。接着，第一处理器13将串行器111的LD引脚的输出读出n次(S3)， 判定是否n次连续成为“High”(S4)，若n次连续成为“High”(是)则完成最佳化处理，若n次中即使有一次成为“Low”(否)则返回到S1，将A＝100、B＝4200、C＝2、D＝42写入到寄存器(S2)。接着，第一处理器13将串行器111的LD引脚的输出读出n次(S3)，判定是否n次连续成为“High”(S4)，若n次连续成为“High”(是)则完成最佳化处理，若n次中即使有一次成为“Low”(否)则返回到S1，从存储器读出设定序号i(参照图3)＝3的参数(S1)，并写入到寄存器(S2)。反复进行该处理直至i＝11。通过该最佳化处理，能够使串行器111的PLL电路的动作频带适合从相机输入的时钟信号ck1。

<总结>

本发明的信号生成装置的特征在于，包含PLL电路和控制上述PLL电路的控制电路，上述PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时，生成与向PLL电路输入的输入时钟信号对应的输出时钟信号，上述控制电路逐次变更上述参数的设定直至PLL电路被锁定。

在上述结构中，通过逐次变更参数的设定来逐次变更PLL电路的动作频带，PLL电路被锁定。即，在使从外部向PLL电路输入的输入时钟信号与动作频带适合的参数的设定中，能够得到与该输入时钟信号对应的输出时钟信号。

由此，能够实现如下的信号生成装置：不需要对来自外部的输入进行判定的电路等，能够与来自外部的各种输入对应且能够抑制尺寸和成本。

在本信号生成装置中，优选为，通过能够变更的多个动作频带来覆盖所设想的上述输入时钟信号的频带。

例如，相机接口标准的输入时钟信号是20～85MHz，通过多个动 作频带将其覆盖，从而能够与对应于标准的各种输入时钟信号对应。

在本信号生成装置中，也可以构成为，在上述输出时钟信号中消除输入时钟信号的抖动。

PLL电路通过调整电路特性(例如时间常数)而具有抖动消除功能，因此具有上述结构的信号生成装置能够作为能够与各种输入时钟信号对应的抖动消除装置来利用。

在本信号生成装置中，也可以构成为，上述PLL电路包含多个分频器，上述参数是这些分频器的分频比的组合。

如此，通过将上述参数作为分频比的组合，使PLL电路的动作频带的变更变得容易。

在本信号生成装置中，也可以构成为，上述控制电路以过去已锁定的次数由多至少的参数的顺序进行设定。

这样一来，能够缩短参数的设定所需要的时间。

在本信号生成装置中，也可以构成为，上述控制电路基于预先附加到各参数的信息来判断是否需要设定各参数。

这样一来，能够抑制控制电路的存储器使用，并且缩短设定所需要的时间。

本有源线缆的特征在于，包含发送部、线缆及经由上述线缆而连接于上述发送部的接收部，上述发送部和上述接收部中的至少一方包含上述信号生成装置。

由于各种时钟信号被输入到有源线缆，因此能够适当地利用上述信号生成装置。

在本有源线缆中，也可以构成为，上述发送部包含上述信号生成装置，上述接收部包含与上述信号生成装置的PLL电路不同的PLL电路，包含于上述接收部的上述不同的PLL电路的锁定状况被通知给上述发送部，包含于上述发送部的上述信号生成装置的控制电路基于所通知的该锁定状况来判断是否重新进行上述信号生成装置的PLL电路的参数设定。

根据上述结构，即使对于接收部的失锁等的接收部侧的异常，也能够进行发送部的PLL电路的参数设定。

在本有源线缆中，也可以构成为，上述发送部包含上述信号生成装置，上述接收部包含与上述信号生成装置的PLL电路不同的、能够通过变更参数的设定来变更动作频带的PLL电路，包含于上述发送部的上述信号生成装置的控制电路将该信号生成装置的PLL电路已锁定的参数通知给上述接收部，包含于上述接收部的上述不同的PLL电路是基于所通知的该参数来设定的。

根据上述结构，由于在接收侧不需要设定发送部侧那样的PLL电路，因此能够提高接收部侧的处理速度。

本有源线缆优选适合于Camera Link(注册商标)标准(以下称为“相机接口标准”)。在相机接口标准中决定来自相机的时钟信号的频率的范围，另外，根据相机而频率不同。根据本有源线缆的信号生成装置，通过能够变更的多个动作频带能够覆盖相机接口标准的输入频率的范围，并能够与各种相机对应。

另外，相机接口标准没有抖动限制，来自相机的输入中有时包含 较大的抖动。由于能够使本有源线缆的信号生成装置具有抖动消除功能，因此即使在来自相机的输入中包含较大的抖动的情况下，也能够进行适当的信号传输。

本信号生成方法是使用了PLL电路的信号生成方法，该PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时生成与输入时钟信号对应的输出时钟信号，上述信号生成方法的特征在于，逐次变更上述参数的设定直至PLL电路被锁定。

在上述结构中，通过逐次变更参数的设定来逐次变更PLL电路的动作频带，PLL电路被锁定。即，在使从外部向PLL电路输入的输入时钟信号与PLL电路的动作频带适合的参数的设定中，能够得到与该输入时钟信号对应的输出时钟信号。

由此，能够实现如下的信号生成装置：不需要对来自外部的输入进行判定的电路等，能够与来自外部的各种输入对应且能够抑制尺寸和成本。

工业实用性

本发明能够适用于使用了时钟信号的传输系统(例如相机接口)。

附图标记说明

1 传输装置

2 传输源设备

3 传输目的地设备

10 发送部

11 发送器

12 第一抖动过滤器

13 第一处理器(控制电路)

20 接收部

21 接收器

22 第二抖动过滤器

23 第二处理器

40 PLL电路。

Claims (10)

1.一种有源线缆，包含发送部、线缆及经由所述线缆而连接于所述发送部的接收部，其特征在于，

所述发送部设有信号生成装置，

所述信号生成装置包含：第一PLL电路；及控制所述第一PLL电路的控制电路，

所述第一PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时生成与向所述第一PLL电路输入的输入时钟信号对应的输出时钟信号，

所述控制电路逐次变更所述参数的设定直至所述第一PLL电路被锁定，

所述接收部包含与所述第一PLL电路不同的第二PLL电路，

所述第二PLL电路的锁定状况被通知给所述发送部，所述控制电路基于所通知的所述锁定状况来判断是否重新设定所述第一PLL电路的参数。

2.根据权利要求1所述的有源线缆，其特征在于，

通过能够变更的多个动作频带来覆盖所设想的所述输入时钟信号的频带。

3.根据权利要求1或2所述的有源线缆，其中，

在所述输出时钟信号中消除输入时钟信号的抖动。

4.根据权利要求1或2所述的有源线缆，其特征在于，

所述第一PLL电路包含多个分频器，所述参数是这些分频器的分频比的组合。

5.根据权利要求1或2所述的有源线缆，其特征在于，

所述控制电路按照之前锁定的次数由多至少的参数的顺序进行设定。

6.根据权利要求1或2所述的有源线缆，其特征在于，

所述控制电路基于预先附加到各参数的信息来判断是否需要设定各参数。

7.一种有源线缆，包含发送部、线缆及经由所述线缆而连接于所述发送部的接收部，其特征在于，

所述发送部设有信号生成装置，

所述信号生成装置包含：第一PLL电路；及控制所述第一PLL电路的控制电路，

所述第一PLL电路能够通过变更参数的设定来变更动作频带，在各动作频带进行了锁定时生成与向所述第一PLL电路输入的输入时钟信号对应的输出时钟信号，

所述控制电路逐次变更所述参数的设定直至所述第一PLL电路被锁定，

所述接收部包含与所述第一PLL电路不同的、能够通过变更参数的设定来变更动作频带的第二PLL电路，

所述控制电路将所述第一PLL电路已锁定的参数通知给所述接收部，所述接收部基于所通知的所述参数来设定所述第二PLL电路的参数。

8.根据权利要求1、2及7中任一项所述的有源线缆，其特征在于，

所述有源线缆适合于相机接口标准。

9.一种有源线缆的控制方法，所述有源线缆包含发送部、线缆及接收部，其中，所述发送部包含第一PLL电路，所述第一PLL电路能够通过变更参数的设定来变更动作频带、且在各动作频带进行了锁定时生成与输入时钟信号对应的输出时钟信号，所述接收部包含第二PLL电路、且经由所述线缆而连接于所述发送部，

所述有源线缆的控制方法的特征在于包括如下步骤：

逐次变更所述参数的设定直至所述第一PLL电路被锁定，

将所述第二PLL电路的锁定状况通知给所述发送部，基于所通知的所述锁定状况来确定是否重新设定所述第一PLL电路的参数。

10.一种有源线缆的控制方法，所述有源线缆包含发送部、线缆及接收部，其中，所述发送部包含第一PLL电路，所述第一PLL电路能够通过变更参数的设定来变更动作频带、且在各动作频带进行了锁定时生成与输入时钟信号对应的输出时钟信号，所述接收部包含能够通过变更参数的设定来变更动作频带的第二PLL电路、且经由所述线缆而连接于所述发送部，

所述有源线缆的控制方法的特征在于包括如下步骤：

逐次变更所述参数的设定直至所述第一PLL电路被锁定，

基于所述第一PLL电路已锁定的参数来设定所述第二PLL电路的参数。