KR101545318B1 - 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 - Google Patents

멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 Download PDF

Info

Publication number
KR101545318B1
KR101545318B1 KR1020080101611A KR20080101611A KR101545318B1 KR 101545318 B1 KR101545318 B1 KR 101545318B1 KR 1020080101611 A KR1020080101611 A KR 1020080101611A KR 20080101611 A KR20080101611 A KR 20080101611A KR 101545318 B1 KR101545318 B1 KR 101545318B1
Authority
KR
South Korea
Prior art keywords
clock
frequency
transmission
pixel
generating
Prior art date
Application number
KR1020080101611A
Other languages
English (en)
Other versions
KR20100042456A (ko
Inventor
신종신
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080101611A priority Critical patent/KR101545318B1/ko
Priority to US12/575,523 priority patent/US8355084B2/en
Publication of KR20100042456A publication Critical patent/KR20100042456A/ko
Priority to US13/729,076 priority patent/US20130113992A1/en
Priority to US14/664,998 priority patent/US9444976B2/en
Application granted granted Critical
Publication of KR101545318B1 publication Critical patent/KR101545318B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H04N5/067—Arrangements or circuits at the transmitter end
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/242—Synchronization processes, e.g. processing of PCR [Program Clock References]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/854—Content authoring
    • H04N21/8547—Content authoring involving timestamps for synchronizing content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/38—Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/775—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television receiver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/12—Use of DVI or HDMI protocol in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명에 따른 멀티미디어 소스의 클록 생성 방법은, 기준 클록의 주파수를 체배하여 전송 클록을 생성하고, 상기 전송 클록은 상기 멀티미디어 소스의 데이터 전송시 함께 출력되고, 상기 생성된 전송 클록의 주파수를 분주 혹은 체배하여 상기 멀티미디어 소스의 내부에서 사용되는 픽셀 클록을 생성한다.
TMDS, HDMI, CLOCK

Description

멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법{CLOCK GENERATING METHOD AND DATA TRANSMITTING METHOD IN MULTIMEDIA SOURCE}
본 발명은 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법에 관한 것이다.
일반적으로 멀티미디어 시스템은 DVD 플레이어, 셋톱 박스 등과 같이 멀티미디어 신호를 제공하는 멀티미디어 소스 및 TV 등과 같이 멀티미디어 소스로부터 제공받은 멀티미디어 신호를 출력하는 멀티미디어 출력 장치를 포함한다.
멀티미디어 소스와 멀티미디어 출력장치 사이에는 상호 데이터를 송수신하기 위한 인터페이스가 사용되는데, 최근에는 디지털 데이터를 송수신하기 위한 HDMI(High Definition Multimedia Interface) 혹은 DVI(Digital Video Intrface) 등의 인터페이스가 채용되고 있다. 여기서 DVI나 HDMI는 변환 케이블을 통해 상호 호환이 가능하며 DVI를 가진 멀티미디어 소스와 HDMI를 가진 멀티미디어출력 장치의 연결도 가능한다.
HDMI 또는 DVI를 적용한 멀티미디어 소스와 멀티미디어출력 장치간의 데이터 전송 방식은 TMDS(Transition Minimized Differential Signaling) 방식을 채택한 다. TMDS 방식은 비디오 데이터 구간(video data period), 데이터 아일런드 구간(data island period), 제어 구간(control period)으로 구분된다. 이때 비디오 데이터 구간에는 액티브 비디오 데이터가 전송된다. 그리고 데이터 아일런드 구간에는 오디오 정보와 보조 데이터가 패킷 단위로 전송된다. 제어 구간에는 프리앰블데이터를 전송한다.
본 발명의 목적은 PLL의 사용개수를 줄이는 멀티미디어 소스의 클록 생성 방법을 제공하는데 있다.
본 발명에 따른 멀티미디어 소스의 클록 생성 방법은, 기준 클록의 주파수를 체배하여 전송 클록을 생성하고; 상기 전송 클록은 상기 멀티미디어 소스의 데이터 전송시 함께 출력되고; 상기 생성된 전송 클록의 주파수를 분주 혹은 체배하여 상기 멀티미디어 소스의 내부에서 사용되는 픽셀 클록을 생성한다.
실시 예에 있어서, 상기 전송 클록의 생성은, 상기 기준 클록의 주파수를 위상 동기 루프 혹은 지연 동기 루프를 이용하여 소정의 배율로 체배한 클록을 생성하고, 및 상기 소정의 배율로 체배된 클록의 주파수를 5분주하여 상기 전송 클록을 생성한다.
실시 예에 있어서, 상기 데이터 전송시 상기 소정의 배율로 체배된 클록의 라이징 시점 혹은 폴링 시점에서 상기 멀티미디어 소스의 병렬 데이터를 래치하여 직렬 데이터가 생성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 병렬 데이터는 상기 픽셀 클록과 동일한 주파수를 갖는 것을 특징으로 한다.
실시 예에 있어서, 상기 픽셀 클록은 상기 전송 클록의 주파수를 1, 4/5, 2/3, 혹은 1/2배한 클록인 것을 특징으로 한다.
실시 예에 있어서, 상기 전송 클록의 주파수의 4/5배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 5분주되고, 상기 5분주된 클록의 주파수가 두개의 주파수 더블러를 통하여 4배되어 생성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 전송 클록의 주파수의 2/3배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 3분주되고, 상기 3부준된 클록의 주파수가 주파수 더블러를 통하여 2배되어 생성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 전송 클록의 주파수의 1/2배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 2분주되어 생성되는 것을 특징으로 한다.
실시 예에 있어서, 상기 전송 클록의 체배 혹은 분주시 생성된 클록의 듀디 에러는 정정 가능한 것을 특징으로 한다.
실시 예에 있어서, 상기 멀티미디어 소스는 복수의 픽셀 클록들을 생성하되, 컬러 뎁쓰에 따라 상기 복수의 픽셀 클록들 중 어느 하나가 상기 픽셀 클록으로 선택되는 것을 특징으로 한다.
본 발명에 따른 멀티미디어 소스의 데이터 전송 방법은: 기준 클록의 주파수를 체배하여 전송 클록을 생성하고; 상기 생성된 전송 클록의 주파수를 분주 혹은 체배하여 픽셀 클록을 생성하고, 상기 픽셀 클록과 동기된 병렬 데이터를 직렬 데이터로 변환하고, 상기 직렬 데이터 및 상기 전송 클록을 외부로 전송한다.
상술한 바와 같이 본 발명에 따른 멀티미디어 소스의 클록 생성 방법은 전송 클록을 생성한뒤, 생성된 전송 클록을 체배 혹은 분주하여 픽셀 클록을 생성한다. 이로써, 클록 생성시 사용되는 PLL의 개수를 줄일 수 있게 된다. 그 결과로써, 멀티미디어 소스의 면적 및 전원 증대를 억제할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
본 발명에 따른 멀티미디어 소스는 전송 클록을 생성한 뒤, 생성된 전송 클록을 분주 혹은 체배하여 픽셀 클록을 생성한다. 이로써, 본 발명의 멀티미디어 소스는 클록 생성시 필요로하는 PLL의 개수를 종래의 그것보다 줄이게 된다.
도 1은 본 발명에 따른 멀티미디어 소스(100)를 보여주는 실시 예이다. 도 1을 참조하면, 멀티미디어 소스(100)는 비디오 프로세서(120), 송신기(140), 및 클록 생성기(160)을 포함한다. 본 발명의 클록 생성기(160)는 송신 클럭(TMDS CLK)을 이용하여 픽셀 클록(Pixel CLK)을 생성하는 픽셀 클록 생성기(165)을 포함한다. 본 발명의 멀티미디어 소스(100)는 TV, DVD 플레이어, 셋톱박스 등이 될 수 있다.
도 1에 도시된 송신기(140)는 HDMI(High Definition Multimedia Interface) 송신기이지만, 본 발명의 송신기가 HDMI 송신기에 국한될 필요는 없다. 본 발명의 송신기는 입력되는 픽셀 클록(Pixel CLK)과 출력되는 전송 클록(TMDS CLK)의 주파수 차이가 적어도 1배 이상되는 모든 송신기에 적용가능하다. 즉, 출력되는 전송 클록(TMDS CLK)의 주파수가 입력되는 픽셀 클록(Pixel CLK)의 주파수보다 1배 이상 높다.
비디오 프로세서(120)는 영상 데이터를 외부로 송신하기 위한 제반 동작을 제어한다. 비디오 프로세서(120)는 픽셀 클록(Pixel CLK)에 동기하여 병렬 데이터를 출력한다. 즉, 픽셀 클록(Pixel CLK)과 병렬 데이터의 주기는 동일하다. 여기서 병렬 데이터는 R화소 데이터, G화소 데이터, 및 B 화소 데이터를 포함한다. 비디오 프로세서(100)는 송신되기 위한 영상 데이터를 MEPG(Moving Picture Experts Group), JPEG(Joint Photographic Experts Group), 혹은 기타의 방식으로 압축한다.
이때 픽셀 클록(Pixel CLK)은 클록 생성기(160)의 픽셀 클록 생성기(165)로부터 입력된다. 픽셀 클록(Pixel CLK)은 링크 로직(LINK logic, 도시되지 않음) 혹은 비디오 프로세서(120)의 디지털 클록으로 사용된다.
송신기(140)는 병렬 데이터(Paralled DATA)를 5배의 전송 클록(5X TMDS CLK)의 라이징 및 폴링 시점에서 래치하여 직렬 데이터(TMDA DATA)를 생성한다. 송신기(140)는 직렬 데이터(TMDA DATA) 및 전송 클록(TMDS CLK)을 출력한다. 여기서 5배의 전송 클록(5X TMDS CLK) 및 전송 클록(TMDS CLK)은 클록 생성기(160)의 전송 클록 생성기(161)로부터 입력된다. 전송 클록(TMDS CLK)의 주기는 직렬 데이터(TMDA DATA)의 주기보다 10배 빠르다. 도시되지 않았지만, 전송 클록(TMDS CLK) 및 직렬 데이터(TMDA DATA)는 차동 신호(differential signal)로 전송된다.
클록 생성기(160)는 전송 클록 생성기(161) 및 픽셀 클록 생성기(165)를 포함한다. 전송 클록 생성기(161)는 기준 클럭(Ref CLK)을 체배하여 전송 클록(TMDS CLK)을 생성한다. 픽셀 클록 생성기(161)는 전송 클록 생성기(161)로부터 생성된 전송 클록(TMDS)을 체배 혹은 분주하여 픽셀 클록(Pixel CLK)을 생성한다.
일반적인 멀티미디어 소스에서는 딥 컬러(deep color)를 지원하기 위하여, 2개 혹은 3개의 PLL(Phase Loked Loops)가 이용되었다. 예를 들어, 픽셀 클록을 생성하는 데 하나의 PLL이 사용되고, 전송 클록을 생성하는 데 하나의 PLL이 사용되고, 픽셀 클록과 전송 클록 사이의 지터를 해결하기 위하여 또 하나의 PLL이 사용되었다. 그러나 이러한 PLL의 개수 증가는 면적 혹은 전원의 증가로 이어진다. 또한 PLL들 사이의 신호 간섭도 생성하기 쉽다.
반면에 본 발명의 멀티미디어 소스(100)에서는 딥 컬러를 지원하기 위하여 하나의 PLL이 이용된다. 본 발명에 따른 멀티미디어 소스(100)는 전송 클록을 먼저 생성하고, 생성된 전송 클록으로부터 픽셀 클록을 생성하다. 여기서 픽셀 클록은 전송 클록의 체배 혹은 분주를 이용하여 생성된다. 따라서, 본 발명의 멀티미디어 소스(100)는 전송 클록을 생성하는데만 PLL이 사용된다.
도 2은 도 1에 도시된 클록 생성기(160)에 대한 제 1 실시 예를 보여주는 도면이다. 도 2는 클록 생성기(160)는 전송 클록 생성기(161) 및 픽셀 클록 생성기(165)를 포함한다.
전송 클록 생성기(161)는 클록 체배 유닛(CMU;Clock Multiplication Unit,162) 및 분주기(163)를 포함한다.
클록 체배 유닛(162)는 기준 클록(Ref CLK)을 입력받아 전송 클록(TMDS CLK)의 5배 클록을 생성한다. 여기서 5배 전송 클록(5X TMDS CLK)은 전송 클록(TMDS CLK)의 주파수의 5배의 주파수를 갖는 클록으로써, 병렬 데이터를 직렬의 송신 데이터로 변환하는데 이용된다. 분주기(163)는 5배 전송 클록(5X TMDS CLK)의 주파수를 5분주하여 전송 클록(TMDS CLK)을 생성한다. 본 발명의 기준 클록(Ref CLK)은 내장된 고정밀도의 수정 발진기로부터 얻을 수 있다.
클록 체배 유닛(162)은 위상 고정 루프(PLL: Phase Locked Loop) 혹은 지연 고정 루프(DLL, Delay Loked Loop)를 사용한다. 위상 고정 루프를 사용한 클록 체배 유닛은 위상 주파수 검출기를 이용하여 입력 클록과 출력 클록의 주파수를 N으로 분주한 클록에 대응하는 분주 클록 사이의 위상/주파수 차를 검출하고, 검출된 결과를 기초로 출력 클록의 주파수를 조절한다. 지연 고정 루프를 사용한 클록 체배 유닛은 위상 주파수 검출기를 이용하여 입력 클록과 출력 클록 사이의 위상/주파수 차를 검출하고, 검출된 결과를 기초로 딜레이 라인에 포함된 복수의 딜레이 셀들 간의 딜레이를 조절한다.
픽셀 클록 생성기(165)는 전송 클록(TMDS CLK)을 체배 혹은 분주하여 복수의 픽셀 클록들을 생성하고, 생성된 픽셀 클록들 중에서 컬러 뎁쓰(color depth)른 따른 픽셀 클록을 선택한다. 여기서 컬러 뎁쓰는 각각의 점에 색상 정보를 저장하는데 사용비트의 수이다. 예를 들어, G 화소의 컬러 뎁쓰가 10 비트라면, 이는 G 화소의 색상 정보를 저장하는데 10비트가 사용된다.
픽셀 클록 생성기(165)는 분주기들(171,174,176), 주파수 더블러들(172,173,175), 및 멀티 플렉서(177)를 포함한다. 분주기들(171,174,176)은 입력된 클록의 주파수를 소정의 비율로 분주한 클록을 생성하고, 주파수 더블러들(172,173,175)은 입력된 클록의 주파수를 두배로 체배한 클록을 생성한다. 이러한 분주기들(171,174,175) 및 주파수 더블러들(172,173,175)은 위상 고정 루프 혹은 지연 고정 루프를 이용하지 않는다.
컬러 뎁쓰는 전송 클록(TMDS CLK) 및 픽셀 클록(Pixel CLK)의 주파수 비에 따라 달라진다. 예를 들어, 컬러 뎁쓰가 8 비트의 경우에는 1:1이고, 10 비트의 경우에는 1.25:1이고, 16 비트의 경우에는 2:1이 된다. 따라서, 전송 클록(TMDS CLK)을 1배, 4/5배, 2/3배, 1/2배하면, 각각 8/10/12/16/16 비트의 픽셀 클록(Pixel CLK)이 얻어진다.
전송 클록(TMDS CLK)의 4/5배인 클록은 클록의 주파수를 5분주하는 분주기(171) 및 클록의 주파수를 2배 체배하는 주파수 더블러들(172,173)을 거치면서 생성된다. 전송 클록(TMDS CLK)의 2/3배 클록은 클록의 주파수를 3분주하는 분주기(174) 및 클록의 주파수를 2배 체배하는 주파수 더블러(175)를 거치면서 생성된다. 전송 클록(TMDS CLK)의 1/2배 클록은 클록의 주파수를 2분주하는 분주기(176)을 거치면서 생성된다. 멀티 플렉서(177)는 컬러 뎁쓰에 따라 1배 전송 클록, 4/5배 전송 클록, 2/3배 전송 클록, 1/2배 전송 클록들 중에서 어느 하나를 선택하여 픽셀 클록(Pixel CLK)으로 출력한다.
본 발명의 주파수 더블러들(172,173,175)은 DCC(Duty Cycle Corrector)을 포함할 수 있다. 여기서 DCC은 클록의 듀티 사이클(duty cycle)을 소정의 값으로 교정하고 이를 유지하는 것을 말한다. 듀티는 소정의 주파수를 갖는 클록 신호의 한 주기를 기준으로 할 때, 논리 하이 상태 동안의 시간 동안 논리 로우 상태 동안의 시간의 비를 말한다. 예를 들어, 논리 하이 상태 동안의 시간과 논리 로우 상태의 시간이 서로 같으면, 듀티가 50%라고 한다.
도 2에 도시된 클록 생성기(160)는 멀티미디어 소스의 컬러 뎁쓰에 따라 선택적으로 픽셀 클록을 선택하였다. 그러나 본 발명의 클록 생성기가 반드시 선택적으로 픽셀 클록을 선택하도록 구현될 필요는 없다.
도 3은 도 1에 도시된 픽셀 클록 생성기(166)에 대한 제 2 실시 예를 보여주는 도면이다. 도 3을 참조하면, 픽셀 클록 생성기(166)는 전송 클록(TMDS CLK)의 주파수의 4/5배의 주파수를 갖는 클록으로 만드는 분주기(181) 및 체배기들(182,183)을 포함한다. 분주기(181)는 전송 클록(TMDS CLK)의 주파수를 5분주한다. 체배기들(182,183)은 입력된 클록의 주파수를 각각 2배 체배한다.
도 4는 도 1에 도시된 픽셀 클록 생성기(167)에 대한 제 3 실시 예를 보여주는 도면이다. 도 4를 참조하면, 픽셀 클록 생성기(167)는 전송 클록(TMDS CLK)의 주파수의 2/3배의 주파수로 갖는 클록으로 만드는 분주기(184) 및 체배기(185)를 포함한다. 분주기(184)는 전송 클록(TMDS CLK)의 주파수를 3분주한다. 체배기(185)는 입력된 클록의 주파수를 2배 체배한다.
도 5은 도 1에 도시된 픽셀 클록 생성기에 대한 제 4 실시 예를 보여주는 도면이다. 도 5를 참조하면, 픽셀 클록 생성기(168)는 전송 클록(TMDS CLK)의 주파수의 1/2배의 주파수를 갖는 클록으로 만드는 분주기(186)를 포함한다.
도 6은 본 발명에 따른 멀티미디어 데이터 송신 방법을 보여주는 흐름도이다. 도 1 및 도 6을 참조하면, 본 발명에 따른 데이터 송신 방법은 다음과 같다.
멀티미디어 소스의 데이터 송신 시, 클록 생성기(160)는 기준 클럭(Ref CLK)으로부터 전송 클록(TMDS CLK)을 생성한다(S110). 이때 생성된 전송 클록(TMDS CLK)은 PLL을 이용한 정밀한 클록이다.
클록 생성기(160)는 정밀하게 생성된 전송 클록(TMDS CLK)을 이용하여 픽셀 클록(Pixel CLK)을 생성한다(S120). 이때 픽셀 클록(Pixel CLK)은 컬러 뎁쓰에 따라 전송 클록(TMDS CLK)을 체배 혹은 분주하여 생성된다. 예를 들어, 컬러 뎁쓰가 10비트일 경우에는 4/5배 전송 클록(TMDS CLK)을 픽셀 클록(Pixel CLK)으로 이용한다.
이후, 송신기(160)는 컬럽 뎁쓰에 따른 병렬 데이터를 입력받고, 5배의 전송 클록(5X TMDS CLK)의 라이징 시점과 폴링 시점에서 데이터를 래치하여 직렬의 송신 데이터(TMDS DATA)를 생성한다. 송신기(160)는 이렇게 생성된 송신 데이터(TMDS DATA) 및 전송 클록(TMDS CLK)을 출력한다(S130).
도 7은 본 발명에 따른 멀티미디어 소스를 갖는 멀티미디어 시스템(10)을 보여주는 도면이다. 도 7을 참조하면, 멀티미디어 시스템(10)은 멀티미디어 소스(12) 및 멀티미디어 출력 장치(14)를 포함한다. 멀티미디어 소스(12)는 도 1에 도시된 멀티미디어 소스(100)와 동일한 구성을 갖는다. 멀티미디어 소스(13)는 병렬의 영상 데이터를 고속의 직렬 데이터로 변화하여 전송하는 송신기(13)를 포함한다.
멀티미디어 출력 장치(14)는 멀티 미디어 소스(12)로부터 전송된 고속의 직렬 데이터를 입력받는 수신기(15)를 포함한다. 멀티미디어 출력 장치(14)는 입력된 직렬의 영상 데이터를 변환하여 출력하는 장치(도시되지 않음)를 포함한다. 여기서 멀티미디어 출력 장치(14)는 TV, PDA, 휴대폰, 내비게이션 등이 될 수 있다.
멀티미디어 소스(12) 및 멀티미디어 출력 장치(14) 사이는 고속의 데이터 전송을 위하여 TMDS 링크로 연결된다. 여기서 TMDS 링크는 아래와 같은 특징을 갖는다.
첫째로, 비디오 데이터는 인코딩된 다음 인코딩된 워드로 전송된다. 즉, 각 8비트의 디지털 비디오 데이터 워드는 전송 전에 인코딩된 10 비트 워드로 전환된다. 여기서 인코딩은 "in-band" 워드 세트들과 "out-of-band" 워드 세트들을 결정한다. 즉, 인코더는 제어 신호 또는 동기 신호에 응답하여 "out-of-band" 워드들만 생성할 수 있더라도, 비디오 데이터에 응답해서는 "in-band" 워드들만을 생성할 수 있다. 각 in-band 워드는 하나의 입력 비디오 데이터 워드의 인코딩 결과 생성된 인코딩된 워드이다. 링크를 통해 전송된 "in-band" 워드들이 아닌 모든 워드들은 "out-of-band" 워드들이다. 또한, 비디오 데이터의 인코딩은 "in-band" 워드들이 천이(transition)가 최소화되도록 수행된다. 즉, "0in-band" 워드들의 시퀀스는 감소된 또는 최소의 천이 수를 갖는다. 그리고, 비디오 데이터의 인코딩은 "in-band" 워드들이 DC 밸런스 되도록 수행된다. 즉, 인코딩은 "in-band" 워드들의 시퀀스를 전송하는 각 전송된 전압 파형이 기준 전압으로부터 소정의 문턱 전압보다 크게 벗어나지 않게 한다. 특히, 각 "in-band" 워드의 10번째 비트는 "in-band" 워드의 다른 9개 비트들 중 8개 비트들이 인코딩 처리 중에 반전되었는지를 나타내고, 전에 인코딩된 데이터 비트들의 스트림에서 1 및 0들의 러닝 카운트들(running counts) 사이의 불균형을 수정한다.
둘째로, 인코딩된 비디오 데이터 및 비디오 클록 신호는 차동 신호(differential signals)로 전송된다. 즉, 비디오 클록 및 인코딩된 비디오 데이터는 컨덕터 쌍(conductor pair)을 통해 차동 신호로 전송된다.
세째로, 3 개의 컨덕터 쌍들이 상기 인코딩된 비디오 신호를 전송하고, 4번째 컨덕터 쌍이 비디오 클록 신호를 전송한다.
네째로, 신호 전송은 송신기(일반적으로 데스크 탑 또는 휴대용 컴퓨터, 또는 다른 호스트들과 관련된다)로부터, 수신기(일반적으로 모니터 또는 다른 디스플레이 장치 요소)로의 한 방향으로 이루어진다.
또한, 멀티미디어 소스(12) 및 멀티미디어 출력 장치(14)는 모두 HDMI(High Definition Multimedia Interface) 인터페이스로 연결된다. 여기서 HDMI는 비디오와 오디오 신호를 하나의 디지털 인터페이스로 통합한 포맷으로 DVD 플레이어, HDTV, 셋탑 박스 등의 A/V 기기에 사용된다. HDMI의 기반으로는 HDCP(High Bandwidth Digital Content Protection) 카피 프로텍션이 채용 되었으며, DVI가 핵심 기술로, HDCP는 인텔이 제정한 베이스 밴드의 저작권 보호 기술로 DTCP와 마찬 가지로 기기 간 상호 인증이 필요하다. HDMI는 표준, 확장 혹은 HD 비디오는 물론 표준~멀티 채널 오디오 신호를 지원하며, 하나의 단자로 최대 초당 5기가 대역의 비압축 디지털 비디오 신호를 소스 기기(12)로부터 디스플레이 장치(14)에 전송이 가능하다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있다. 그러므로 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
도 1은 본 발명에 따른 멀티미디어 소스를 보여주는 실시 예이다.
도 2은 도 1에 도시된 클록 생성기에 대한 제 1 실시 예를 보여주는 도면이다.
도 3은 도 1에 도시된 클록 생성기에 대한 제 2 실시 예를 보여주는 도면이다.
도 4는 도 1에 도시된 클록 생성기에 대한 제 3 실시 예를 보여주는 도면이다.
도 5은 도 1에 도시된 클록 생성기에 대한 제 4 실시 예를 보여주는 도면이다.
도 6은 본 발명에 따른 멀티미디어 데이터 송신 방법을 보여주는 흐름도이다.
도 7은 본 발명에 따른 멀티미디어 소스를 갖는 멀티미디어 시스템을 보여주는 도면.
*도면의 주요부분에 대한 부호의 설명*
10: 멀티미디어 시스템
12,100: 멀티미디어 소스 14: 멀티미디어 출력 장치
13: HDMI TX 15: HDMI RX
120: 비디어 프로세서 140: 송신기
160: 클록 생성기 161: 전송 클록 생성기
165~168: 픽셀 클록 생성기 162: 클록 체배 유닛
163,171,174,176,181,184,186: 분주기
172,173,175,182,183,185: 주파수 더블러
177: 멀티 플렉서

Claims (12)

  1. 멀티미디어 소스의 클록 생성 방법에 있어서:
    기준 클록의 주파수를 체배함으로써 전송 클록을 생성하는 단계; 및
    상기 전송 클록의 주파수를 분주 혹은 체배함으로써 상기 멀티미디어 소스의 내부에서 사용되는 픽셀 클록을 생성하는 단계를 포함하고,
    상기 전송 클록은 상기 멀티미디어 소스의 데이터 전송시 함께 출력되는 클록 생성 방법.
  2. 제 1 항에 있어서,
    상기 전송 클록의 생성하는 단계는,
    상기 기준 클록의 주파수를 위상 동기 루프 혹은 지연 동기 루프를 이용하여 소정의 배율로 체배한 클록을 생성하는 단계; 및
    상기 소정의 배율로 체배된 클록의 주파수를 분주함으로써 상기 전송 클록을 생성하는 단계를 더 포함하는 클록 생성 방법.
  3. 제 2 항에 있어서,
    상기 데이터 전송시 상기 소정의 배율로 체배된 클록의 라이징 시점 혹은 폴링 시점에서 상기 멀티미디어 소스의 병렬 데이터를 래치함으로서 직렬 데이터가 생성되는 하는 클록 생성 방법.
  4. 제 1 항에 있어서,
    상기 픽셀 클록은 상기 전송 클록의 주파수를 1, 4/5, 2/3, 혹은 1/2배한 클록인 클록 생성 방법.
  5. 제 4 항에 있어서,
    상기 전송 클록의 주파수의 4/5배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 5분주되고, 상기 5분주된 클록의 주파수가 두개의 주파수 더블러를 통하여 4배되어 생성되는 클록 생성 방법.
  6. 제 4 항에 있어서,
    상기 전송 클록의 주파수의 2/3배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 3분주되고, 상기 3분주된 클록의 주파수가 주파수 더블러를 통하여 2배되어 생성되는 클록 생성 방법.
  7. 제 4 항에 있어서,
    상기 전송 클록의 주파수의 1/2배의 주파수를 갖는 상기 픽셀 클록은 상기 전송 클록의 주파수가 분주기를 통하여 2분주되어 생성되는 클록 생성 방법.
  8. 제 4 항에 있어서,
    상기 전송 클록의 체배 혹은 분주시 생성된 클록의 듀디 에러는 정정 가능한 클록 생성 방법.
  9. 제 1 항에 있어서,
    상기 멀티미디어 소스는 복수의 픽셀 클록들을 생성하되, 컬러 뎁쓰에 따라 상기 복수의 픽셀 클록들 중 어느 하나가 상기 픽셀 클록으로 선택되는 클록 생성 방법.
  10. 멀티미디어 소스의 데이터 전송 방법에 있어서:
    기준 클록의 주파수를 체배하여 전송 클록을 생성하는 단계;
    상기 생성된 전송 클록의 주파수를 분주 혹은 체배하여 픽셀 클록을 생성하는 단계;
    상기 픽셀 클록과 동기된 병렬 데이터를 직렬 데이터로 변환하는 단계; 및
    상기 상기 직렬 데이터 및 상기 전송 클록을 외부로 전송하는 단계를 포함하는 데이터 전송 방법.
  11. 병렬 데이터를 직렬 데이터로 변환하고, 전송 클록을 생성하는 멀티미디어 소스; 및
    상기 전송 클록에 동기하여 상기 직렬 데이터를 입력 받는 멀티미디어 출력 장치를 포함하고,
    상기 멀티미디어 소스는,
    기준 클록을 이용하여 상기 전송 클록을 생성하고, 상기 전송 클록을 분주하거나 상기 분주된 전송 클록을 체배함으로써 픽셀 클록을 생성하는 클록 발생기;
    상기 픽셀 클록에 동기하여 상기 병렬 데이터를 발생하는 비디오 프로세서; 및
    상기 전송 클록에 동기하여 상기 직렬 데이터를 출력하는 전송기를 포함하는 멀티미디어 시스템.
  12. 제 11 항에 있어서,
    상기 멀티미디어 소스는 상기 기준 클록을 발생하는 위상 동기 루프를 더 포함하는 멀티미디어 시스템.
KR1020080101611A 2008-10-16 2008-10-16 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법 KR101545318B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080101611A KR101545318B1 (ko) 2008-10-16 2008-10-16 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법
US12/575,523 US8355084B2 (en) 2008-10-16 2009-10-08 Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources
US13/729,076 US20130113992A1 (en) 2008-10-16 2012-12-28 Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources
US14/664,998 US9444976B2 (en) 2008-10-16 2015-03-23 Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080101611A KR101545318B1 (ko) 2008-10-16 2008-10-16 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법

Publications (2)

Publication Number Publication Date
KR20100042456A KR20100042456A (ko) 2010-04-26
KR101545318B1 true KR101545318B1 (ko) 2015-08-18

Family

ID=42108360

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080101611A KR101545318B1 (ko) 2008-10-16 2008-10-16 멀티미디어 소스에서의 클록 생성 방법 및 데이터 전송 방법

Country Status (2)

Country Link
US (3) US8355084B2 (ko)
KR (1) KR101545318B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5668397B2 (ja) * 2010-10-01 2015-02-12 ミツミ電機株式会社 通信機器設定装置、通信機器設定方法、及び通信機器設定プログラム
KR20130002856A (ko) * 2011-06-29 2013-01-08 삼성전자주식회사 멀티미디어 시스템에서의 클록 생성 방법 및 그 장치
KR101978702B1 (ko) 2012-08-06 2019-05-16 삼성전자 주식회사 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
KR102488584B1 (ko) * 2018-07-13 2023-01-17 에스케이하이닉스 주식회사 다양한 주파수의 클럭 신호들을 수신하는 반도체 장치 및 이를 포함하는 시스템
CN114245029B (zh) * 2021-12-20 2023-08-01 北京镁伽科技有限公司 基于fpga的数据流处理方法、装置及pg设备
CN117812197B (zh) * 2024-02-27 2024-05-28 武汉精立电子技术有限公司 时间同步方法及图像信号发生装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033451A (ja) 2003-07-11 2005-02-03 Pioneer Electronic Corp 映像信号伝送システム及び方法並びに送信装置及び受信装置
US20070159938A1 (en) * 2006-01-12 2007-07-12 Yokogawa Electric Corporation Clock reproducing apparatus
US20070291856A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. Clock regeneration system and method for wireless media content delivery systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122636A (ja) 1997-10-09 1999-04-30 Sony Corp 映像信号伝送装置
JP4154856B2 (ja) 2000-12-28 2008-09-24 コニカミノルタホールディングス株式会社 クロック発生回路および画像形成装置
US20020163598A1 (en) * 2001-01-24 2002-11-07 Christopher Pasqualino Digital visual interface supporting transport of audio and auxiliary data
US7088398B1 (en) 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
JP2006267230A (ja) 2005-03-22 2006-10-05 Mitsubishi Electric Corp デジタル映像伝送装置
KR100790984B1 (ko) 2006-03-03 2008-01-02 삼성전자주식회사 Ｄｏｔ 클럭 신호의 주파수에 관계없이 일정한 주파수의시스템 클럭 신호를 생성하는 디스플레이용 구동 집적회로및 시스템 클럭 신호 생성 방법
US8063986B2 (en) * 2007-06-04 2011-11-22 Himax Technologies Limited Audio clock regenerator with precisely tracking mechanism

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033451A (ja) 2003-07-11 2005-02-03 Pioneer Electronic Corp 映像信号伝送システム及び方法並びに送信装置及び受信装置
US20070159938A1 (en) * 2006-01-12 2007-07-12 Yokogawa Electric Corporation Clock reproducing apparatus
US20070291856A1 (en) * 2006-06-20 2007-12-20 Radiospire Networks, Inc. Clock regeneration system and method for wireless media content delivery systems

Also Published As

Publication number Publication date
US9444976B2 (en) 2016-09-13
US20150195429A1 (en) 2015-07-09
US8355084B2 (en) 2013-01-15
US20130113992A1 (en) 2013-05-09
US20100097527A1 (en) 2010-04-22
KR20100042456A (ko) 2010-04-26

Similar Documents

Publication Publication Date Title
KR100875340B1 (ko) 데이터 비활성 기간에 부채널 데이터를 전송하는 방법 및시스템
US9444976B2 (en) Methods of generating a pixel clock signal from a transmission clock signal and related data transmission methods for multimedia sources
US7295578B1 (en) Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
JP4625863B2 (ja) 送信装置および送受信装置
US7558326B1 (en) Method and apparatus for sending auxiliary data on a TMDS-like link
US8441575B2 (en) Audio clock regenerator with precise parameter transformer
US20020163598A1 (en) Digital visual interface supporting transport of audio and auxiliary data
US10432435B2 (en) Methods and apparatus for enabling and disabling scrambling of control symbols
US20080055485A1 (en) Generation of a Frame Synchronized Clock for a Wireless Video Receiver
JP2007020166A (ja) Ｈｄｍｉ伝送システム
JP2011211756A (ja) データ伝送システム、送信デジタル処理システム、受信デジタル処理システム
US8111799B2 (en) Method, system and apparatus for reducing power consumption at low to midrange resolution settings
US8583841B2 (en) Digital video data relay
US20130002954A1 (en) Clock generation method and apparatus in multimedia system
JP2003189122A (ja) デジタルビデオ信号伝送システム及び伝送方法
JP4962024B2 (ja) データ送信・受信システム
CN101502036B (zh) 半导体集成电路和具有该电路的发送装置
JP2005033451A (ja) 映像信号伝送システム及び方法並びに送信装置及び受信装置
JP2005079984A (ja) 映像信号伝送方法
US7170323B1 (en) Delay locked loop harmonic detector and associated method
JP2005079963A (ja) 映像信号伝送システム及び方法並びに送信装置及び受信装置
KR101978702B1 (ko) 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
US8565284B2 (en) Spread spectrum clock generator and method
JP6472845B2 (ja) 画像受信装置
JP5942526B2 (ja) 映像データ送信装置、映像データ送信方法及び光通信ネットワークシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 5