TWI357217B - Frequency synthesizer, automatic frequency calibra - Google Patents

Frequency synthesizer, automatic frequency calibra Download PDF

Info

Publication number
TWI357217B
TWI357217B TW096139253A TW96139253A TWI357217B TW I357217 B TWI357217 B TW I357217B TW 096139253 A TW096139253 A TW 096139253A TW 96139253 A TW96139253 A TW 96139253A TW I357217 B TWI357217 B TW I357217B
Authority
TW
Taiwan
Prior art keywords
frequency
signal
voltage
packet
divider
Prior art date
Application number
TW096139253A
Other languages
English (en)
Other versions
TW200830721A (en
Inventor
Jeong Cheol Lee
Moon Kyung Ahn
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of TW200830721A publication Critical patent/TW200830721A/zh
Application granted granted Critical
Publication of TWI357217B publication Critical patent/TWI357217B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

’1357217 ,, 九、發明說明: 【發明所屬之技術領域】 本發明係關於-種頻率合成器,且更具體而言,係關於一種能 夠使用具有低增益kvco之壓控振盪器(vc〇)之頻率合成器,其 能改良相位雜訊特性、具有短的自動頻率校正時間並自動地應 . 對環境之變化。 【先前技術】 * 线收發11之積體電路必然要設計成滿足低功耗及低製造成本 之條件。於滿足此條件之無線收發器之設計中,其中之一最重要 - 之組件係頻率合成11。於各種類型之習知頻率合成H中,高速運 作之分數N頻率合成器要優於整數\頻率合成器。此處,N係為 一整數。 第1圖係為一方塊圖,其圖解說明一習知之分數N頻率合成器。 參見第1圖,習知之分數N頻率合成器100包含一參考分頻器 • 110、—相㈣卿⑽、-電荷幫浦13〇、一迴路渡波器14〇二 壓控振盪器(Voltage Control 〇scillator ;vC0) 15〇、一自動頻率 校正塊160、一主分頻器17〇、以及二開關S1及S2。 參考分頻H 11G以-分頻比1/R對—參考信號f "進行分頻。 此處’ R係為-整數’其根據使用頻率合成器丨⑻之系統之特性 加以確定。該系統可係為一無線收發器。 主分頻E 170以-分頻比ι/(ΝχΡ)輸出由壓控振盈@ 15〇所產生 之輸出電廢。此S’P係、為一整數。主分頻器】7〇包含一前置換算 器17卜一程式分頻器172、及一積分_三角(Σ_Λ)調變器⑺。 5 1357217 前置換算器171以一分頻比1/P對輸出信號v輸出進行分頻。程 式分頻器172以一分頻比1/Ν對自前置換算器17丨輸出之—信號 進行分頻。積分-三角調變器173因應自程式分頻器172輸出之一 信號而產生分頻控制信號DC。程式分頻器172之除數值係根 據分頻控制信號DC加以確定。 4目位偵測器120將自參考分頻器11〇輸出之信號之相位與自主 分頻器170輸出之信號之相位相比較,並輸出一對應於該二信號 φ 之相位差之脈衝。電荷幫浦U〇根據自相位谓測器⑽輸出之脈 衝之寬度及符號而增大或減少電荷數,以改變輸出電流。 用於自具參考頻率f μ之參考信號產生具預定頻率之信號 之迭代過㈣可避免地會導致產生雜訊分量。迴路m i4〇即 用於移除在迴路操作期間所出現之雜訊。迴路濾波器14〇包含一 於該迴路濾波器中相互串聯連接之電阻器及電容器陣列。因此, 迴路據波器140可移除自電荷泵浦13〇輪出之輪出電流中所包含 之雜訊。此外,藉由經迴路濾波器之電容器對輸出電流進行充電 • 及放電而產生泵激電壓vcp。 自動頻率校正塊160輸出一頻率控制信號AFC〇及二開關控制 信號GW1與GW2,頻率控制信號AFC輪出對應於自參考分頻器㈣ 輸出之信號與自主分頻器170輸出之信號間之頻率差。自動頻率 校正塊160包含一頻率偵測器161及一狀態機162。頻率偵測器 161將參考分頻器110使用一除數1/R獲得之信號之頻率與主分頻 器170使用一除數1/(ΝχΡ)獲得之信號之頻率相比較,並輸出一對 應於該頻率差之比較信號。狀態機162產生頻率控制信號AFC除出 1357217 以及開關控制信號GW1和GW2,頻率控制信號術“具有關於 麼控振盈器15〇所要產生之輸出信號頻率“出之資訊,開關控制 信號G W i及G W 2則用於使用自頻率偵測器i 6 i輸出之比較信號 來控制δ亥二開關s 1及S2。
壓控振盈器150因應一控制電麼vc及頻率控制訊號afc “而 產生-輪出訊號“”控制電壓vc係根據該二開關Μ及Μ之 狀態而選自迴路遽波器⑽所輸出之參考電㈠與栗激電塵^ 其中之-’該二開關S1及S2則由狀態機162所產生之開關控制 訊號GW1及GW2進行操作。 如上文所述’習知之分數N頻率合成器1〇〇使用自動頻率校正 塊160執行-通用頻率校正功能。習知之自動頻率校正塊⑽可 使用自參考分頻器110(即除以R分頻器)輸出之訊號與自主分 頻器170 (即除以N分頻器)輸出之訊號間之頻率絲校正輸出 訊號之頻率f^。 為減少執行自動頻率校正所用之時間,需將自分頻器ιι〇輸出 之訊號之頻率增大-乘數L(L係為—整數)倍。因此,壓控振盈 器150巾各分蚊鮮解析度亦增大紐l倍。相應地,各分組 之步長隨之增大。因此,需要增大壓控振盪器之增益“。。 壓控振盪器之增益Kvco係定義為輸入至壓控振盪器之電壓與輸 出訊號頻率之比。如在此項技術中眾所習知,壓控振盪器之增益 KVC0增大,相位雜訊亦隨之增大。亦即,在習知之頻率合成器中, 為減少進行自動頻率校正之時間,會不可避免地增大相位雜訊。 此外,壓控振盪器中所包含之一分組最初經過確定而適合於環 7 1357217 境三一旦該—分組得到確^,便無法更改分組之步長。因此,在 確定出該刀’”且之後’便無法再修改分組之步長而使其適合於環境 變匕例如系統或系統溫度之變化。結果,在實際之現場中, 壓控振盪器或頻率合成器可能會不正常工作。 【發明内容】 本發月提供-種頻率合成器,其能夠使用一具有低增益之 壓控振盈器VCO、此約快速地校正頻率並防止因溫度變化而導致 一鎖相迴路(PLL)不正常工作。 本發明亦提供一種頻率校正方法,其能夠使用一具有低增益 Kvco之壓控振盪器VCO、能夠快速地校正頻率並防止因溫度變化 而導致一鎖相迴路(PLL)不正常工作。 根據本發明之一態樣,提供一種頻率合成器,包含:一參考分 頻器,其以一分頻比1/(R1)對—參考訊號進行分頻;一相位偵測 器,其輸出一脈衝,該脈衝對應於一精確模式訊號與自該參考分 頻器輸出之一訊號間之一相位差;一主分頻器,其使用該參考分 頻器之輸出訊號而輸出一粗略模式訊號及該精確模式訊號;一電 荷泵浦’其根據自該相位偵測器輸出之脈衝之寬度及符號而產生 一泵激電壓,該泵激電壓對應於被充電或放電之電荷;一迴路濾 波器,其移除在頻率校正迴路工作期間所產生之雜訊,並使用一 内建式電容器瑞定泵激電壓之電壓位準,該電壓位準對應於該電 荷果浦之充電或放電電荷;一第一開關,其因應一第一開關控制 訊號而將施加至其一端子上之泵激電壓傳遞至一連接至其另一端 子上之壓控振盪器,一第一開關,其因應一第二開關控制訊號而 8 1357217 將把加至其-端子上之一參考電壓冑遞至連接至另一端子上之壓 控振盪器;該壓控振盪器之輸出訊號對應於—頻率控制訊號及藉 由該第-及第施加之—控制電壓;以及__自動頻率校正 塊,其因應m電壓'該參考訊號、以及該粗略模式訊號而產 生該頻率控制訊號、該第_開關控制訊號、以及該第二開關控制 訊號。
根據本發明之另—態樣,提供—種用於如請求項5所述之頻与 。成益中之頻率校正方法,包含:__初始化步驟,其確^該塵扫 振盈器中所内建之各分組中之任一分組作為一初始分組並確定一 送代變數及- N目標值;_ N目標算法步驟,其使用參考訊號及 粗略模式訊號計算- N產生值,該粗略模式訊號係藉由對使用該 初始分組所產生之振盪訊號進行分頻以生,並根據該迭代變 數'使用該N目標值與該N產生值之差改變一分組編號·一輔助 搜索算法㈣,其於若❹該N目標算法所確定之—分組被確定 為-最佳分組時搜索最佳分組;以及一搜索後算法步驟其於該N 目標算法步驟及/或該輔助搜索算法步驟中確定出最佳分組之後經 ^預疋時間時,確定出先前所確定之分組不為最佳分組,則 再次根據該N目標算法執行頻率校正。 可將本發明歸納如下。 2控振盪器輸出具有—預㈣率之«訊號,該預定頻率對應 ' :制電壓。為產生能自適應性地應對該控制訊號之時間變化: /訊號,對該壓控振盪㈣供複數個分組。各該分組皆設計成 在-預定範圍内怜當地應對控制㈣之變化。該頻率合成器確定 9 1357217 在給定條件下之最佳分組,並使用該最佳分組產生具有該預定頻 率之振盪訊號。為確定最佳分組,需要使該振盪訊號與一參考訊 號間無相差。在一習知之頻率合成器中,則使用一線性搜索方案 搜索最佳分組。 本發明係根據如下事實構思而成:位於壓控振盪器之複數個分 組之中心處之分組使用最頻繁。因此,於一分組初始化步驟中, 使用對應於一控制訊號中心值之一分組作為一初始參考分組來搜 索最佳分組。接著,於一粗略模式中,使用該初始參考分組在較 短之時間内搜索一被確定有可能為最佳分組之分組或者一靠近所 確定分組之分組。接著,執行更精確之搜索過程(精確模式)。因 此,可大幅減小AFC鎖定時間(N目標算法)。此處,AFC鎖定 時間表示在使用一參考訊號產生具有該預定頻率之輸出訊號時所 用之時間。若需要,除執行粗略模式及精確模式之外,亦可執行 一額外之過程以搜索最佳分組(輔助搜索算法)。 此外,根據本發明,於確定出最佳分組之後,可連續監測實作 有該壓控振盪器之系統及該系統之環境之變化(搜索後算法)。相 應地,若需要將當前所設定之最佳分組修改成一新之最佳分組, 則可對分組進行修改。 【實施方式】 下文將參照附圖詳細說明本發明之實例性實施例。 第2圖係為一方塊圖,其圖解說明根據本發明一實施例之一頻 率合成器200。 參見第2圖,頻率合成器200包含一參考分頻器210' —相位偵 1357217 測器220、一電荷泵浦230、一迴路濾波器240、二開關S1及S2、 —壓控振盪器(Voltage Control Oscillator ; VCO ) 250 ' — 自動頻 率校正塊260、以及一主分頻器270。 參考分頻器210以一分頻比l/(Ri)對一參考訊號進行分頻。 此處Rl係為一整數,其根據使用頻率合成器200之系統之特性 加以確定。
刀頰窃27〇使用參考分頻器21〇之輸出訊號及壓控振盪器25〇 <輪出邙π -〜f “輸出一粗略模式訊號PS0及一精確模式訊號 Mn2〇 * yV , i;, 刀頻器270包含—前置換算器27卜一程式分頻器272、 刀-二角(sigma-delta modulator,Σ-Δ )調變琴 273。 剐薏換I_ ° 、达行:器271使用一比值1/P(P係為一整數)對輸出訊號 因應〜頻以產生上述粗略模式訊號PS0。程式分頻器272則 對自妒乃頻控制訊號DC而使用一比值1/(N1) (N1係為一整數)
_薏換算器271輸出之粗略模式訊號ps〇進行分頻,以產生 ^:變;。楔式乱號™Ν2。此處’ N1之值隨分頻控制訊號DC而 以慶生積’二角輕器273調變自參考分頻器210輸出之訊號, 具有〜切分頻控制訊號1^。此處,積分·三角調變ϋ 273較佳 性、良H級式雜訊整形(MASH)結構,該結構具有操作穩定 〜又蚌之雜訊形狀、及20位元之解析度。 賴率訊β °,隸振盈器250之輸出訊號之頻率係高於參考 之頻率。因此,自前置換算器271輸出之經p分頻之 自程式^係向於自參考分頻1121G輪出之㈣1分頻之訊號以及 乃頻益272輸出之經N1分頻之訊號之頻率。此外,自程式 1357217 之迭代次數。
分組數量可設定為不同之值。舉例而言,若分組數量為20,則 Nvco分组需要至少等於5。因此,於使用線性搜索算法之情形中, 總AFC鎖定時間TAFC變為32T枚正,而於使用二進制搜索算法之 情形中,總AFC鎖定時間TAFC變為5Tw。如在下文中所述,於 使用根據本發明之N目標算法之情形中,總AFC鎖定時間TAFC 變為3T校正或4T κ正。 在Ν目標算法中用作一比較值之Ν目標值由方程式3加以界定。 [方程式3]
/參考魯尸 此處,f μ係為頻率合成器200所將輸出之輸出訊號之理想頻 率,Ρ係為前置換算器271之除數。由於參考訊號之頻率f<^、輸 出訊號之頻率fu、R2 ' N2、及P係根據頻率合成器200之硬體 實施方式加以確定,因而使用方程式3可容易地計算出N目標值。 該N目標算法係由狀態機264執行。N目標包含一粗略模式及 一精確模式。 於粗略模式中,於最短之時間内確定出一等於或最接近於一目 標分組編號之分組。隨後,於精確模式中,根據在粗略模式中所 確定出之分組而確定一被預測為最佳分組之分組。該粗略模式及 該精確模式受控於狀態機264。可使用各種眾所習知之控制方法。 該等控制方法可由此項技術中之一般技術者闡明,因而不再對其 加以贅述。 16 1357217 1.分組初始化310 於其中使用狀態機264進行分組初始化之情形中,輸出分組控 制訊號AFCe*,以將壓控振盪器250之各分組中具有中心分組編 號值之分組N中心設定為一初始分組N分组。或者,使用第二開關 S2將輸入至壓控振盪器250之控制電壓VC設定為參考電屡v 參 考’以將具有中心分組編號值之分組N中心設定為初始分組N分组。 在該過程中,將一用於決定頻率校正循環之迭代次數之交互作用 變數Μ及方程式3中之N目標值初始化。 2.粗略模式320 於粗略模式中’頻率比較器263將自除以R分頻器261輸出之 訊號fR2與自除以Ν分頻器262輸出之訊號k相比較。由於自除 以N分頻器262輸出之訊號fNZ之頻率高於自除以R分頻器261 輸出之訊號fR;!之頻率,因而對應於自除以R分頻器26丨輸出之訊 號h之一週期,使用自除以N分頻器262輸出之訊號^之—週 期來偵測N產生值Ν A生。在下文中將參照第4圖對N產生值進行 詳細說明。 可使用由方程式3所界定u目標值N "與使用以下方程式4 所界疋之N產生值Nh之差,計算當前所確定分組編號與將根據 所偵測值加以調整之分組編號之分組編差值。 [方程式4] 目標 步長 分組編號差Ν"表示要相對於當前所禮定中心分組編號!增大 1357217 或減小之分組數量。F w根據控制電壓VC之任意值表示各分組之 頻率。因此,分組編號差Ν μ係於相同控制電壓VC情況下第N 分組編號與第(Ν+1)分組編號之差,並在壓控振盪器設計過程中加 以確定。 由於在根據本發明之頻率合成器中,自前置換算器271輸出之 粗略模式訊號PSO之頻率係高於參考分頻器210所產生之訊號之 頻率,因而與習知之頻率合成器相比,執行粗略模式可更精確地 確定出初始分組。 於粗略模式中,可相對精確地獲得Ν目標值及Ν產生值 N 4生。因此,在一個自動頻率校正循環T校正期間,可根據當前分 組而獲得居先於最佳分組之分組。此外,儘管在粗略模式之一循 環期間並未確定出最佳分組,然而可縮短在執行下一搜索步驟時 所用之時間。 粗略模式係在一個自動頻率校正循環T ^期間藉由調整狀態機 264來執行。 3.精確模式330 藉由調整狀態機264而執行精確模式。精確模式係根據在粗略 模式中獲得之最佳分組與靠近最佳分組之分組而執行。在精確模 式中,若給出迭代變數Μ之值為2或3,則在二或三個循環過程 中使用線性搜索算法搜索最佳分組之分組編號。在精確模式中, 藉由將自動頻率校正之迭代次數預先限定為2或3,可減小AFC 鎖定時間TAFC。 4.辅助搜索算法340 1357217 =夕數情形中’皆可藉由執行包含粗略模式與精確模式之上 述目標异法來確定最佳分組。然而,於虔控振盈器中 實際實施方式t’由於各分組中電容器絕對值之偏^及各純 «蛊頻率範圍之偏差,僅僅執行上述N目標算法可能無法確定 出取佳分組°於此種情形卜另外執行線性搜索算法或者二進制 搜索算法。於該等算法t,藉由以〗為單位(即最小單位)增大 或減小分組編號而確定最佳分組。
在本發明中,將執目標算法所用時間與執行輔助搜索算法 所用時間之和定義為總AFC鎖定時間。 根據本發明之頻率合成器採用N目標算法32〇及33〇,因而鎖 定時間可短於傳統頻率合成器之鎖定時I在傳統之頻率合成器 中’僅使用精確模式330或輔助搜索算法34〇執行自動頻率校正。 因此,頻率及相位匹配過程需要過長之鎖定時間及過大之功率消 耗。 5.搜索後算法350 泵激電壓監測電路265連續監測自電荷泵浦23〇輸出之泵激電 壓vcp,並產生分組調整啟用訊號PSA一Sne分組調整啟用訊號 PSA_Sn係藉由判定當前所設定之分組是否可覆蓋泵激電壓乂叩之 寬度變化而得到之一訊號。舉例而言,將泵激電壓Vep與一個分組 所能覆蓋之最低及最高電壓相比較。若泵激電壓Vcp小於最低電壓 或大於最高電壓,自動頻率校正迴路便會運行。 可能會確定出當前所設定之最佳分組並非一最佳分組。於此種 情況下,自動頻率校正環路根據分組調整啟用訊號pSA—Sn自精確 1357217 模式330開始進行,藉以改變自狀態機264輸出之分組控制訊號 AFC «e 出。 於傳統之頻率合成器中,一旦確定出一分組係為最佳分組,即 使於環境發生變化之情形中亦無法再改變最佳分組。然而,於根 據本發明之頻率合成器200中,縱使已確定出最佳分組,泵激電 壓監測電路265亦可藉由自適應性地應對該等環境而確定出一新 之最佳分組。 第4圖係為於一 N目標算法期間一自動頻率校正塊260之内部 訊號之時序圖。 參見第4圖,當分組選擇啟用訊號BS-En自一低位準變至一高 位準時,N目標算法便開始進行。此外,當分組調整啟用訊號 PSA_Sn被啟用時,N目標算法亦自精確模式開始進行。 在分組選擇啟用訊號BS-En或分組調整啟用訊號PSA_Sn得到 啟用時,會產生藉由自參考訊號f η之一第一邊緣之定時起將參 考訊號fw除以一除數R2而得到之訊號以及用於操作狀態機260 之工作時鐘SM_CIK。儘管於第2圖中未顯示,然而狀態機260 係根據工作時鐘SM_CIK進行工作。 對訊號fN2之週期進行計算,藉以得到N產生值N ,其中訊 號fN2係藉由對包含於訊號fR2之一週期之時間間隔中之粗略模式 訊號PSO進行分頻而得到,而訊號fR2係藉由對參考訊號f w進行 分頻而得到。此處,粗略模式訊號PSO係為藉由對壓控振盪器所 輸出之振盪訊號進行分頻而得到之訊號。 接著,於計算出N產生值Ν η之後,緊接著確定分組數量差 1357217 N差a,即在第一工作時鐘SM_Clk之一循環中所要移過之分組數 量(參見方程式4)。在工作時鐘SM_Clk之下一循環中根據分組 數量差N i a移過N * &個分組。 第5圖係為一曲線圖,其圖解說明一電荷泵浦之輸出電流之變 化相對於泵激電壓Vcp之變化之關係。 參見第5圖,於該分組所能覆蓋之一頻率範圍中,即於最低電 壓Vcp_min與最高電壓Vcp_max間之範圍中,於由電荷泵浦230 進行充電之電流Ipu或向電荷泵浦230放電之電流Idn之變化小於 約1%之條件下,一鎖相迴路(PLL)可正常工作。 當泵激電壓Vcp處於最低電壓Vcp_min與最高電壓Vcp_max間之 範圍中時,根據泵激電壓Vcp之電壓位準,PLL處於一頻率鎖定狀 態。儘管達成了頻率鎖定,然壓控振盪器所輸出之振盪訊號之頻 率可隨PLL電路溫度之變化而以0.1 MHz/°C之速率變化。於-20 °(:至80°C之溫度範圍内,壓控振盪器所輸出之振盪訊號之頻率隨 PLL電路之溫度每變化1°C而以1 〇〇 MHz/°C之速率變化。 根據壓控振盪器之增益Kvco之定義,於最低電壓Vcp_min與最 高電壓Vcp_max間之可容許電壓差為0.2V之條件下’該增益變為 50 MHz/V。換言之,於增益Kvco大於50 MHz/V之情況下’ PLL 可正常工作。 於其中PLL之狀況或PLL之環境發生變化之情況下,特別是甚 至於泵激電壓Vcp因溫度變化而偏離最低電壓Vcp_min與最高電壓 Vcp_max之間範圍之情況下,執行本發明之搜索後算法,以便調整 分組編號。 21 1357217 根據本發明,藉由使用一參考訊號及—前置換算器之輸出以 粗略模式快速且簡便地執行頻率校正,由此可減低頻率合成器 之功率消耗並削、财合成n之實作面積。特職,可於短時間 内達成頻率鎖定,並可使用-具有小之增益Kve。之壓控振盈器, 由此可有效地減低雜訊。 ia S上文係參照本發明之實例性實施例具體顯示及說明本發 明,然而熟習此項技術者將瞭解,可於形式及細節上對其作出: 種改動’此並不背離由隨附中請專利範圍所界^之本發明之精神 及範圍。 【圖式簡單說明】 參照附圖閱讀對本發明實例性實施例之詳細說明,本發明之上 述及其它特徵及優點將變得更加一目了然,附圖中: 第1圖係為-方塊圖,其圖解說明—習知之分數N頻率合成器;
第2圖係為一方塊圖,其圖解說明根據本發明一實施例之一頻 率合成器; 第3圖係為-訊號流程圖,其圖解說明根據本發明另一實施例 之一頻率校正方法; 自動頻率校正塊之各内部 電荷栗浦之輸出電流之變 第4圖係為一在一 N目標算法期間_ 訊號之時序圖;以及 第5圖係為一曲線圖,其圖解說明_ 化相對於泵激電壓之變化之關係。 22 1357217
【主要元件符號說明】 100 :習知分數N頻率合成器 110 :參考分頻器 120 :相位偵測器 13 0 :電荷泵浦 140 :迴路濾波器 150 :壓控振盪器 160 :自動頻率校正塊 161 :頻率偵測器 162 :狀態機 170 :主分頻器 171 :前置換算器 172 :程式分頻器 173 :積分-三角調變器 200 : 頻率合成器 210 :分頻器 220 :相位偵測器 230 :電荷泵浦 240 :迴路濾波器 250 :壓控振盪器 260 :自動頻率校正塊 261 :除以R分頻器 262 :除以N分頻器 263 :頻率比較器 264 :狀態機 265 :泵激電壓監測電路 270 :主分頻器 271 :前置換算器 272 :程式分頻器 273 :積分-三角調變器 S1 :開關 S2 :開關 23

Claims (1)

  1. 十、申請專利範圍: 1.—種頻率合成器,包含: 夕考刀頻器,其以—分頻比1/(R1)對一參考訊號進行 分頻,其中該R1係為一整數; 一相位偵測器,其輸出—脈衝,該脈衝對應於一精確模 式訊號與自該參考分頻器輸出之―訊號間之—相位差; 一主分頻器,其使用該參考分頻器之該輸出訊號輸出一 粗略模式訊號及該精確模式訊號; 電荷泵浦,其產生一泵激電壓,該泵激電壓對應於自 該相位偵測器輸出之該脈衝之一寬度及符號; 迴路濾波器,其移除於頻率校正迴路之運作期間所產 生之雜訊,並確定該泵激電壓之一電壓位準; 第一開關,其因應一第一開關控制訊號而將施加至其 端子上之該泵激電壓傳遞至一連接至其另一端子上之壓控 振盪器; 一第二開關,其因應一第二開關控制訊號而將施加至其 -端子上之-參考電料遞至連接至另—端子上之該壓控振 盈器;該壓控振廬器之該輸出訊號對應於—頻率控制訊號及 藉由該第一及第二開關所施加之一控制電壓;以及 -自動頻率校正塊’其因應該录激電壓、該參考訊號、 以及該粗略模式訊號而產生該頻率控制訊號、該第一開關控 制訊號、以及該第二開關控制訊號。 如請求項〗所述之頻率合成器,其中該主分頻器包含·· 一前置換算器,其以-分頻比"P對該輸出訊號進行分 1357217
    頻’其中該p係為一整數; -積分-三角調變器’其調變該參考分頻器之一輸出以 產生—分頻控制訊號;以及 程式分頻器,其因應該分頻控制訊號而以一分頻比 1/(N1)對自該刖置換算器輸出之該粗略模式訊號進行分頻,以 產生該精確模式訊號’其中該N1係為一整數。 3.如請求項2所述之頻率合成器,其中該積分_三角調變器具有 為一 20位元解析度之一四階多級雜訊整形結構。 4·如請求項i所述之頻率合成器其中該第一與第二開關控制 訊號不能同時啟用,以及該控制電壓具有該參考訊號與該環 路/慮波益之該輸出訊就其中之一的一電壓位準。 5·如請求項1所述之頻率合成器\其中該自動頻率校正塊包含: 一除以R分頻器,其以一分頻比1/(R2)對該參考訊號進 行分頻,以產生一第一分頻訊號,且其中該R2係為整數; 一除以N分頻器,其以一分頻比"(N2)對該粗略模式訊 號進行分頻,以產生一第二分頻訊號,且其中該N2係為整數; 頻率比較器,其因應一控制訊號而產生一比較訊號, 該比較訊號對應於自該除以R分頻器與該除以N分頻器輸出 之該第一與該第二分頻訊號間之一頻率差; 一狀態機’其使用該比較訊號及一分組調整啟用訊號產 生該頻率控制訊號、該第一開關控制訊號、該第二開關控制 訊號、及該控制訊號;以及 泵激電壓監測電路,其將該系·激電壓與該參考電壓相 25 比較,以產生該分組調整啟用訊號β 如請求項5所述之頻率合成器,其中該除以R分頻器之該除 數R2係小於該參考分頻器之該除數RI。 U項5所述之頻率合成II',其中該參考電廢係、為一當前 所設定分組所能覆蓋之一最低電壓與一最高電壓。 一種自動頻率校正電路、,包含: 除以R分頻器,其以—分頻比】/(R2)對參考訊號進行 刀頻卩產生-第-分頻訊號,其中該參考訊號係用於一壓 控振盈器中對-頻率進行合成,且其中該R2係為—整數; —除以N分頻器,纟以__分頻& 1/(N2)對—粗略模式訊 號進行分頻,以產生—第二分頻訊號,其中該粗略模式訊號 係藉由以—分頻比1/P對該壓控振盈器之-輸出訊號進行分 頻而產生,且其中該p及該N2係為整數; 一頻率比較器,其因應一控制訊號而產生一比較訊號, 該比較訊號對應於自該除以尺分頻器與該除以N分頻器輸出 之該第一與該第二分頻訊號間之一頻率差; —泵激電壓監測電路,其將一參考電壓與一泵激電壓相 比較,以產生一分組調整啟用訊號,該泵激電壓用於決定該 壓控振盛器之一輸出訊號之一頻率;以及 一狀態機,其使用該比較訊號及該分組調整啟用訊號產 生該頻率控制訊號及該控制訊號。 如請求項8所述之自動頻率校正電路,其中該參考電壓係為 一當前所設定分組所能覆蓋之一最低電壓與一最高電壓。 種用於如5月求項5所述之頻率合成器中之頻率校正方法, 其包含: 盆初始化步驟,其確定内建於該壓控振盈器中之各分組 ”中之任-分組作為—初始分组,並確定—迭代變數及一 N 目標值; 。j : N目標算法步驟,其使用該參考訊號及該粗略模式訊 异-N產生值’該粗略模式訊號係藉由對使用該初始分 φ 所產生之°亥振盈訊號進行分頻而產生,並根據該迭代變 數使用該N目標值與該N產生值之差來改變一分組編號; 伽搜索算法步驟,其於若使用該N目標算法所確定 之分組被確定為—最佳分組時搜索該最佳分組;以及 :搜索後算法步驟,其於該N目標算法步驟及/或該輔助 ,索算法步驟中確定出該最佳分組之後經過—預定時間時, 疋出該先W所確定之分組並非該最佳分組,則再次根據 該N目標算法執行頻率校正。 1 η·如請求項1G所述之頻率校正方法,其中該任-分組之-分組 編號係為複數個分組編號中之―中心、編號,該迭代變數決定 要^ N目標异法中執行之頻率校正循環之數量,以及該N 目標值滿足以下方程式, = —Z 輸出,/?2 /參考U 、 系為該參考訊號之頻率,f“係為該振廬訊號之 ^ ’ R2係為該除以R分頻器之除數,N2係為該除以N分 除數,且P係為用於產生該粗略模式訊號之該輸出訊 27 1357217 號之除數。 12. 如請求項11所述之頻率校正方法,其中該N目標算法步驟包 含: 一粗略模式步驟,其計算藉由使用該參考訊號及該粗略 模式訊號而產生之一 N產生值,該粗略模式訊號係藉由以該 - 除數P對使用該初始分組所產生之該振盪訊號進行分頻而產 - 生,並使用該N產生值與該N目標值之差首先將該分組編號 ^ 改變一所要移過之分組數量,其中該P係為一整數;以及 一精確模式步驟,其使用藉由執行該粗略模式步驟而得 到之該分組來搜索更佳之分組, 其中於該粗略模式中,於一個搜索循環中移動該分組, 而於該精確模式中,藉由使該搜索循環迭代地執行該迭代變 數之次數而移動該分組。 13. 如請求項12所述之頻率校正方法,其中該N產生值係藉由以 一除數N2對該粗略模式訊號進行分頻而得到之該訊號之一 • 週期,且該粗略模式訊號對應於藉由以一除數R2對該參考訊 號進行分頻而得到之該訊號之一個週期,該所要移過之分組 數量滿足以下方程式, W差值產生目樣) F步長 其中F 度表示根據該N2及R2所確定之一頻率解析 度,且該F μ表示根據輸入至該壓控振盪器之該控制電壓, 該等分組間之一頻率差,以及 其中該首先所移到之分組編號滿足以下方程式, 28 "分= 中心+W差值 "分= 中心+W差值
    17.
    14.如請求項13所述之頻率校正方法,其中於該精確模式中,使 用一線性搜索方案校正該頻率。 如-月求項14所述之頻率校正方法其中於該輔助搜索算法 中將該策激電壓與該參考電壓相互比較且若該栗激電壓 不處於該參考電壓之—範_,則使用―線性搜索方案或一 二進制搜索方案搜索一最佳分組。 16.如。月求項15所述之頻率校正方法,其中使用藉由使用該線性 搜索方案或該二進制搜索方案所獲得之資訊使該分組編號增 大或減小1,而搜索該最佳分组。 =明、、項15所述之頻率校正方法,其中該參考電壓係為一當 刖所。X疋刀組所能覆蓋之一最高電壓與一最低電壓,以及若 «激電壓係大於該最高電壓D組職增大卜而若該 泵激電壓係小於該最低電屋,則將該分組編號減小1。 18·如咕求項15所述之頻率校正方法,其中該搜索後算法步驟係 於一其中該果激電麗處於該參考㈣之—範圍内之情形中執 行0 29
TW096139253A 2006-10-20 2007-10-19 Frequency synthesizer, automatic frequency calibra TWI357217B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060102283A KR100847687B1 (ko) 2006-10-20 2006-10-20 주파수합성기 및 주파수조절방법

Publications (2)

Publication Number Publication Date
TW200830721A TW200830721A (en) 2008-07-16
TWI357217B true TWI357217B (en) 2012-01-21

Family

ID=39359232

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096139253A TWI357217B (en) 2006-10-20 2007-10-19 Frequency synthesizer, automatic frequency calibra

Country Status (4)

Country Link
US (1) US7804367B2 (zh)
KR (1) KR100847687B1 (zh)
CN (1) CN101227189B (zh)
TW (1) TWI357217B (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101316890B1 (ko) 2007-11-08 2013-10-11 삼성전자주식회사 주파수 합성기의 주파수 보정장치 및 그 방법
CN101471577B (zh) * 2007-12-29 2011-06-15 比亚迪股份有限公司 双节可充电电池电压平衡电路
CN101677236B (zh) * 2008-09-19 2013-02-13 阿尔特拉公司 用于调整反馈时钟信号的数字环路滤波器和方法
KR101018092B1 (ko) 2008-12-04 2011-02-25 한국과학기술원 저전력 주파수 합성기
US8258830B2 (en) * 2009-01-20 2012-09-04 Mediatek Inc. Methods for calibrating gated oscillator and oscillator circuit utilizing the same
US8259890B2 (en) * 2009-02-18 2012-09-04 Mediatek Inc. Phase-locked loop circuit and related phase locking method
KR101097646B1 (ko) * 2009-08-10 2011-12-22 삼성전기주식회사 자동주파수조절기, 자동주파수 조절방법 및 이를 사용하는 주파수합성기
US7994829B2 (en) * 2009-10-16 2011-08-09 Realtek Semiconductor Corp. Fast lock-in all-digital phase-locked loop with extended tracking range
JP5697376B2 (ja) * 2009-11-16 2015-04-08 キヤノン株式会社 信号処理装置
TWI362835B (en) * 2010-03-11 2012-04-21 Ind Tech Res Inst Automatic frequency calibration circuit and method for frequency synthesizer
TWI417702B (zh) * 2010-04-13 2013-12-01 Weltrend Semiconductor Inc 自動校正頻率之頻率校正電路及其方法
US8559582B2 (en) * 2010-09-13 2013-10-15 Altera Corporation Techniques for varying a periodic signal based on changes in a data rate
US8502609B2 (en) 2011-06-10 2013-08-06 Broadcom Corporation Reference-less frequency detector
US9281828B2 (en) * 2011-06-10 2016-03-08 Broadcom Corporation Reference-less voltage controlled oscillator (VCO) calibration
US8666012B2 (en) * 2011-10-20 2014-03-04 Broadcom Corporation Operating a frequency synthesizer
US8598924B2 (en) 2012-02-13 2013-12-03 Rf Monolithics, Inc. Frequency-locked synthesizer with low power consumption and related system and method
US8953730B2 (en) * 2012-04-20 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Auto frequency calibration for a phase locked loop and method of use
WO2013185308A1 (zh) * 2012-06-13 2013-12-19 海能达通信股份有限公司 一种对频率锁定的方法、一种压控振荡器以及频率产生单元
CN102868395B (zh) * 2012-10-11 2015-12-16 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN103095295B (zh) * 2012-12-28 2015-09-23 重庆西南集成电路设计有限责任公司 锁相频率合成器及自适应频率校准电路和校准方法
KR101483855B1 (ko) * 2013-04-22 2015-01-16 삼성전기주식회사 Pll 다이렉트 모듈레이터 및 그 모듈레이터에서의 주파수 이득 부정합 보상 방법
KR101462799B1 (ko) * 2013-07-22 2014-11-20 삼성전기주식회사 주파수 합성기 및 그 제어 방법
WO2015073659A1 (en) * 2013-11-14 2015-05-21 Marvell World Trade Ltd Method and apparatus to calibrate frequency synthesizer
US8942315B1 (en) * 2014-05-29 2015-01-27 Cypress Semiconductor Corporation Systems, methods, and devices for frequency calibration of transmitters
CN104052474B (zh) * 2014-06-03 2017-03-15 华为技术有限公司 一种锁相环频率校正方法及系统
CN104038215B (zh) * 2014-06-13 2017-06-09 南京邮电大学 一种∑‑△分数频率综合器用自动频率校准电路
CN104360318A (zh) * 2014-10-14 2015-02-18 奇瑞汽车股份有限公司 一种雷达前端模块及雷达系统
KR102375949B1 (ko) * 2015-01-02 2022-03-17 삼성전자주식회사 주파수 합성기의 출력을 제어하기 위한 장치 및 방법
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
CN104849547B (zh) * 2015-05-08 2018-12-04 中国电子科技集团公司第四十一研究所 一种提高yto预置准确度的校准方法及校准系统
CN105207669A (zh) * 2015-08-19 2015-12-30 深圳市海能达通信有限公司 一种减小频率源锁定时间的方法及电路
CN108139472A (zh) * 2015-10-01 2018-06-08 三菱电机株式会社 线性啁啾信号发生器
EP3190704B1 (en) 2016-01-06 2018-08-01 Nxp B.V. Digital phase locked loops
US9793902B2 (en) * 2016-02-19 2017-10-17 Cisco Technology, Inc. Reference-less clock and data recovery circuit
CN105790757B (zh) * 2016-04-18 2019-04-02 杭州中科微电子有限公司 自动频率校正电路及频率校正方法
TWI619351B (zh) * 2016-05-06 2018-03-21 瑞鼎科技股份有限公司 頻率合成裝置及使用其之自動校正方法
US10615803B2 (en) * 2018-07-23 2020-04-07 The Trustees Of Columbia University In The City Of New York Compact phase-locked loop with low jitter and reference spurs
KR102182281B1 (ko) 2019-10-01 2020-11-24 (주)큐니온 Qm급 주파수 합성기 시험치구
US11018680B1 (en) * 2020-07-15 2021-05-25 Keysight Technologies, Inc. Phase lock loops (PLLS) and methods of initializing PLLS
CN113014254B (zh) * 2021-03-10 2023-12-05 苏州芯捷联电子有限公司 锁相环电路
CN112710899B (zh) * 2021-03-29 2021-07-13 国网江西省电力有限公司供电服务管理中心 一种改进增益有限脉冲响应滤波的电网信号频率检测方法
CN113541683B (zh) * 2021-06-08 2022-11-25 西安电子科技大学 一种基于可编程三分频器的锁相环自动频率校准器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4955075A (en) * 1988-10-17 1990-09-04 Motorola, Inc. Battery saver circuit for a frequency synthesizer
US5603109A (en) * 1994-03-29 1997-02-11 P-Com, Inc. Automatic frequency control which monitors the frequency of a voltage controlled oscillator in a PLL demodulator
KR100510119B1 (ko) * 1997-05-21 2005-11-25 삼성전자주식회사 디지털 pll 회로와 그 방법
US5942949A (en) * 1997-10-14 1999-08-24 Lucent Technologies Inc. Self-calibrating phase-lock loop with auto-trim operations for selecting an appropriate oscillator operating curve
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6710664B2 (en) * 2002-04-22 2004-03-23 Rf Micro Devices, Inc. Coarse tuning for fractional-N synthesizers
CN100362743C (zh) * 2002-10-25 2008-01-16 Gct半导体公司 用于抑制锁相环电路中的噪声的系统和方法
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
KR100532476B1 (ko) * 2003-10-18 2005-12-01 삼성전자주식회사 광-대역 전압 제어발진기 및 빠른 적응 주파수 보정기법을이용한 주파수 합성기
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
US20060145776A1 (en) * 2005-01-05 2006-07-06 Qian Shi High-speed VCO calibration technique for frequency synthesizers
US7375595B2 (en) * 2006-09-29 2008-05-20 Broadcom Corporation Method and apparatus for calibrating a phase locked loop in open-loop
US7495517B1 (en) * 2006-12-14 2009-02-24 Altera Corporation Techniques for dynamically adjusting the frequency range of phase-locked loops

Also Published As

Publication number Publication date
US7804367B2 (en) 2010-09-28
KR100847687B1 (ko) 2008-07-23
KR20080035786A (ko) 2008-04-24
TW200830721A (en) 2008-07-16
US20080106340A1 (en) 2008-05-08
CN101227189A (zh) 2008-07-23
CN101227189B (zh) 2011-05-25

Similar Documents

Publication Publication Date Title
TWI357217B (en) Frequency synthesizer, automatic frequency calibra
US9048848B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US8085101B2 (en) Spread spectrum clock generation device
Chiu et al. A dynamic phase error compensation technique for fast-locking phase-locked loops
KR100793988B1 (ko) 자기 교정 전압 제어 발진기를 위한 시스템 및 방법
US7511579B2 (en) Phase lock loop and operating method thereof
US9240796B2 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching
TW201037964A (en) Phase locked loop, circuits and methods for compensating control voltage of voltage controlled oscillator
EP2153522A2 (en) Fractional-n synthesized chirp generator
US9312867B2 (en) Phase lock loop device with correcting function of loop bandwidth and method thereof
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
JP2004530334A5 (zh)
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
US11509315B2 (en) Fractional-N phase-locked loop and sliced charge pump control method thereof
JP2006180349A (ja) 位相同期ループ回路および半導体集積回路
Kuo et al. An fast lock technique for wide band PLL frequency synthesizer design
JP2006033414A (ja) 位相同期回路
US20120062288A1 (en) Device and Method for Generating a Signal of Parametrizable Frequency
Antonov et al. A charge limiting and redistribution method for delay line locking in multi-output clock generation
JP2005311594A (ja) 周波数シンセサイザ
JP2006121365A (ja) Pll回路
JP2008206084A (ja) 位相同期回路
JP2006041816A (ja) 周波数シンセサイザ
JP2005223542A (ja) 分数分周周波数シンセサイザー

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees